JP2008147560A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2008147560A
JP2008147560A JP2006335688A JP2006335688A JP2008147560A JP 2008147560 A JP2008147560 A JP 2008147560A JP 2006335688 A JP2006335688 A JP 2006335688A JP 2006335688 A JP2006335688 A JP 2006335688A JP 2008147560 A JP2008147560 A JP 2008147560A
Authority
JP
Japan
Prior art keywords
resin layer
wafer
semiconductor device
substrate
dicing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006335688A
Other languages
English (en)
Other versions
JP5028988B2 (ja
Inventor
Yoshio Fukuda
芳生 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2006335688A priority Critical patent/JP5028988B2/ja
Priority to TW096147111A priority patent/TWI384590B/zh
Priority to US12/001,307 priority patent/US7790506B2/en
Priority to KR1020070128018A priority patent/KR100950823B1/ko
Priority to CN2007101994480A priority patent/CN101202254B/zh
Publication of JP2008147560A publication Critical patent/JP2008147560A/ja
Application granted granted Critical
Publication of JP5028988B2 publication Critical patent/JP5028988B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】取り扱いを容易としながらも基板を被覆する樹脂に欠けや剥がれが発生しにくい半導体装置を提供する。
【解決手段】主面２ａに集積回路３を備える基板２と、パッド電極４を介して前記集積回路３と電気的に接続される再配線５と、該再配線５上に形成された電極端子６と、該電極端子６を外方に露出させるように前記再配線５を含む前記基板２の全面を封止する樹脂層７とを備えて略板状の外観をなす半導体装置１において、前記基板２の裏面２ｂを被覆した前記樹脂層７の裏面７ｂと前記基板２の裏面２ｂに交差する側面２ｃを被覆した前記樹脂層７の側面７ｃとの角部に、前記樹脂層７の裏面７ｂから側面７ｃに向けて傾斜する傾斜面７ｄを形成する。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法に関する。
近年、例えば携帯端末装置などのデバイスの多機能化や高機能化に伴い、これに使用される半導体装置は、小型で薄型、且つ高速で処理を行えるものが求められている。これに応える半導体装置として、いわゆるＷＬ−ＣＳＰ（Wafer Level Chip Size Package）と称される半導体装置が注目を集めている。このＷＬ−ＣＳＰは、ウェハレベルで再配線の形成と電極端子の形成、並びに熱や光、物理的衝撃等から主にウェハの主面に形成されたＩＣ（集積回路）を保護するための樹脂封止（パッケージング）までを行い、最終段階で個片化して製造される。これにより、半導体装置のパッケージ後の寸法をＩＣチップとほぼ同等とすることができ、大幅に小型化を図ることが可能なものとされている。
また、従来のＷＬ−ＣＳＰ（半導体装置）には、基板（個片化されたウェハ）の主面だけではなく、例えば特許文献１のように基板の側面を樹脂で被覆して製造されるものや、例えば特許文献２のように基板の側面及び裏面を樹脂で被覆して製造されるものもある。この場合には、基板の保護を図るとともに、例えばダイシング時に基板に生じたチッピングなどの欠損部分を被覆できるため、欠けが発生しにくく、欠損部分を小さくできるという利点を有する。
特開２０００−２４３７２９号公報 特開２００１−１４４１２１号公報
しかしながら、上述のように製造された半導体装置では、その角部に強い衝撃が加えられると基板を被覆していた樹脂が欠けたり剥がれたりして基板が露出してしまうため、搬送や各種デバイスへの搭載に際して半導体装置を慎重に取り扱う必要があり、上記搬送や搭載等の処理の高速化に限界が生じている。
本発明は、上述した事情に鑑みてなされたものであって、取り扱いを容易としながらも基板を被覆する樹脂に欠けや剥がれが発生しにくい半導体装置及びその製造方法を提供することを目的とする。
上記の目的を達するために、この発明は以下の手段を提供している。
本発明の半導体装置は、主面に集積回路を備える基板と、パッド電極を介して前記集積回路と電気的に接続される再配線と、該再配線上に形成された電極端子と、該電極端子を外方に露出させるように前記再配線を含む前記基板の全面を封止する樹脂層とを備えて略板状の外観をなし、前記基板の裏面を被覆した前記樹脂層の裏面と前記基板の裏面に交差する側面を被覆した前記樹脂層の側面との角部に、前記樹脂層の裏面から側面に向けて傾斜する傾斜面が形成されていることを特徴とする。
また、本発明の半導体装置は、前記基板の主面を被覆した前記樹脂層の表面と前記樹脂層の側面との角部にも、前記樹脂層の表面から側面に向けて傾斜する傾斜面が形成されていることを特徴とする。
これらの発明に係る半導体装置によれば、樹脂層の角部に傾斜面を形成しておくことで、当該角部に衝撃が加えられても樹脂層が欠けたり剥がれたりすることを容易に防止できる。特に、半導体装置をコレットにより移送する際には、電極端子が形成されていない基板の裏面側（樹脂層の裏面）を吸着保持することが多いが、この吸着保持の際に樹脂層の裏面と側面との角部がコレットに衝突しても当該角部において樹脂層の欠けや剥離が発生することを容易に防止できる。また、樹脂層の表面と側面との角部に傾斜面を形成することで、基板の主面を被覆する樹脂層に欠けや剥がれが生じることを防止して、再配線や電極端子が外方に露出したり破損することも容易に防止できる。
また、本発明の半導体装置は、前記傾斜面を形成した前記樹脂層の角部に対応する前記基板の裏面と側面との角部にも、前記基板の裏面から側面に向けて傾斜する傾斜面が形成されていることを特徴とする。
さらに、本発明の半導体装置は、前記傾斜面を形成した前記樹脂層の角部に対応する前記基板の主面と側面との角部にも、該基板の主面から側面に向けて傾斜する傾斜面が形成されていることを特徴とする。
これら場合には、傾斜面とした樹脂層の角部における樹脂層の厚みを十分に確保することができるため、樹脂層により基板をさらに良好に保護することができる。
さらに、前記半導体装置において、前記樹脂層が前記基板の裏面を被覆する第１樹脂層と、前記基板の主面及び側面を被覆する第２樹脂層とからなる場合には、前記樹脂層に形成された傾斜面がこれら第１樹脂層及び第２樹脂層にわたって形成されるとしてもよい。
この場合には、樹脂層の裏面と側面との角部に衝撃が加えられても、これら第１樹脂層と第２樹脂層との界面に応力が集中することを防いで、第１樹脂層が第２樹脂層から剥離することを効果的に防止できる。
そして、本発明の半導体装置の製造方法は、主面に複数の集積回路が形成されたウェハが用意され、パッド電極を介して前記集積回路と電気的に接続される再配線を形成するとともに、該再配線上に電極端子を形成した後に、前記ウェハをダイシングして個片化する半導体装置の製造方法であって、前記再配線及び前記電極端子の形成前から形成後までの間に、前記ウェハの裏面を被覆する第１樹脂層を形成し、前記再配線、前記電極端子及び前記第１樹脂層の形成後に、前記ウェハの主面側から裏面に向けて前記第１樹脂層の途中まで１回目のダイシングを行って前記複数の集積回路を区画するためのダイシング溝を形成し、該ダイシング溝の形成後に、該ダイシング溝及び前記ウェハの主面を連続的に封止する第２樹脂層を形成し、前記第１樹脂層の形成後から前記第２樹脂層の形成後までの間に、前記ダイシング溝と前記ウェハの厚さ方向に重なるように前記ウェハの裏面側からダイシングして断面略Ｖ字状に形成された樹脂Ｖ字溝を少なくとも前記第１樹脂層に形成し、前記１回目のダイシングによって画成された前記ウェハの側面を被覆する前記第２樹脂層が残るように、かつ、前記樹脂Ｖ字溝の一部が前記ウェハの裏面を被覆する前記第１樹脂層の裏面から傾斜する傾斜面として残るように２回目のダイシングを行って個片化することを特徴とする。
また、本発明の半導体装置の製造方法は、前記第２樹脂層の形成後から前記２回目のダイシングの前までに、前記ダイシング溝と前記ウェハの厚さ方向に重なるように前記ウェハの主面側からダイシングして断面略Ｖ字状に形成された樹脂Ｖ字溝を前記第２樹脂層にも形成し、前記２回目のダイシングに際して、前記第２樹脂層に形成された前記樹脂Ｖ字溝の一部が前記ウェハの主面を被覆する前記第２樹脂層の表面から傾斜する傾斜面として残るようにすることを特徴とする。
これらの発明に係る半導体装置の製造方法によって製造された半導体装置においては、少なくとも個片化されたウェハ（基板）の裏面を被覆する第１樹脂層の角部や基板の表面を被覆する第２樹脂層の角部に傾斜面が形成されるため、これら第１樹脂層や第２樹脂層の角部に衝撃が加えられても樹脂層が欠けたり剥がれたりすることを容易に防止できる。
また、本発明の半導体装置の製造方法は、前記第１樹脂層の形成前に、前記樹脂Ｖ字溝と前記ウェハの厚さ方向に重なるように前記ウェハの裏面に断面略Ｖ字状のウェハＶ字溝を形成して、前記第１樹脂層の形成時に前記ウェハの裏面と共に前記ウェハＶ字溝も被覆することを特徴とする。
このようにして製造された半導体装置によれば、２回目のダイシングを施すことで、ウェハＶ字溝の一部が第１樹脂層に形成された傾斜面とウェハ（基板）の厚さ方向に重なる傾斜面として残ることになる。この場合には、傾斜面とした第１樹脂層の角部における厚みを十分に確保することができるため、樹脂層により基板をさらに良好に保護することができる。
本発明によれば、樹脂層の角部に傾斜面を形成しておくことで、当該角部に衝撃が加えられても樹脂層が欠けたり剥がれたりすることを容易に防止できるため、搬送や各種デバイスへの搭載に際して半導体装置の取り扱いが容易となり、上記搬送や搭載等の処理の高速化を図ることができる。
以下、図１から図７を参照し、本発明の第１実施形態に係る半導体装置及びその製造方法について説明する。本実施形態に示す半導体装置は、例えば携帯端末装置などのデバイスに搭載されて使用されるものであり、特にウェハレベルで再配線や樹脂封止などが施されるＷＬ−ＣＳＰに関するものである。
図１に示すように、本実施形態の半導体装置１は、主面２ａに集積回路３を備える薄板状の基板（個片化されたウェハ）２と、パッド電極４を介して集積回路３と電気的に接続される再配線５と、再配線５上に形成された柱状の電極端子（メタルポスト）６と、電極端子６の上面６ａを外方に露出させるように再配線５を含む基板２の全面を封止する樹脂層７とを備えており、略板状の外観をなしている。また、この半導体装置１は、電極端子６の上面６ａに突起電極（バンプ）８を搭載して構成されている。
基板２の側面（後述する１回目のダイシングによって画成される側面）２ｃは、主面２ａ及びこの反対側に位置する裏面２ｂに対して略直交しており、基板２の側面２ｃと裏面２ｂとの角部には、基板２の裏面２ｂから側面２ｃに向けて傾斜する傾斜面２ｄが形成されている。
樹脂層７は、その表面７ａ、裏面７ｂ及び側面７ｃが、それぞれ基板２の主面２ａ、裏面２ｂ及び側面２ｃと略平行となるように形成されており、基板２の主面２ａを被覆する樹脂層７の厚さは、その表面７ａがメタルポスト６の上面６ａと略同一平面をなすように設定されている。また、基板２の裏面２ｂを被覆する樹脂層７の裏面７ｂと基板２の側面２ｃを被覆する樹脂層７の側面７ｃとの角部には、樹脂層７の裏面７ｂから側面７ｃに向けて傾斜する傾斜面７ｄが形成されている。この樹脂層７の傾斜面７ｄは、基板２に形成された傾斜面２ｄに対応づけて形成されており、これら樹脂層７及び基板２の傾斜面７ｄ，２ｄは相互に平行に形成されることが好ましい。
この樹脂層７は、基板２の裏面２ｂ及び傾斜面２ｄを被覆する第１樹脂層９、及び、基板２の主面２ａ及び側面２ｃを被覆する第２樹脂層１０によって構成されている。これら第１樹脂層９及び第２樹脂層１０は後述する製造方法において個別に形成されるようになっており、例えば同じエポキシ樹脂によって形成されている。なお、この実施形態において、上述した傾斜面７ｄは第１樹脂層９にのみ形成されており、第２樹脂層１０には到達していない。
以上のように構成された半導体装置１を製造する方法について、以下に説明する。
はじめに、図２に示すように、主面２ａに複数の集積回路３が形成された円板状のウェハ２を用意し、複数の集積回路３を個々に区画する境界線に沿ってウェハ２の裏面２ｂをダイシングして深さの浅い断面略Ｖ字状のウェハＶ字溝１１を形成する。次いで、ウェハ２の主面２ａにパッド電極４に接続された再配線５と、再配線５上に柱状のメタルポスト６とを形成する。ここで、再配線５は、エッチング処理が施されて形成されている。
その後、図３に示すように、ウェハ２の裏面２ｂ及びここに形成されたウェハＶ字溝１１を被覆する第１樹脂層９を形成する。この際には、例えば第１樹脂層９をなす樹脂シート上に裏面２ｂを対向させた状態でウェハ２を載置し、この状態において樹脂シートを溶融することで、樹脂シートがウェハ２の裏面２ｂに貼り付けられると共に溶融した樹脂がウェハＶ字溝に充填することができると共に、第１樹脂層９の裏面７ｂを容易にウェハ２の裏面２ｂと平行とすることができる。
この第１樹脂層９の形成後には、図４に示すように、ウェハ２の主面２ａ側から裏面２ｂに向けて第１樹脂層９の途中まで１回目のダイシングを実施して、ウェハＶ字溝１１とウェハ２の厚さ方向に重なるダイシング溝１２を形成する。この１回目のダイシングにおいては、ウェハ２がダイシング溝１２によって個々の基板２に個片化されることになるが、これら複数の基板２は第１樹脂層９によって一体に固定されている。
また、この際に形成されるダイシング溝１２の幅は、ウェハＶ字溝１１の幅よりも狭く形成されており、ダイシング溝１２の形成によってウェハＶ字溝１１の幅方向中央部のみが削り落とされることになる。そして、このウェハＶ字溝１１の残部が各基板２における傾斜面２ｄをなすことになる。
その後、図５に示すように、ダイシング溝１２及びウェハ２の主面２ａを連続的に封止して、その表面７ａがウェハ２の主面２ａと平行するように第２樹脂層１０を形成する。この際には、第２樹脂層１０をなす樹脂をダイシング溝１２内に充填すると共に同樹脂によりウェハ２の主面２ａ、再配線５及びメタルポスト６を封止すればよい。また、この第２樹脂層１０の形成においては、はじめに第２樹脂層１０を構成する樹脂によりメタルポスト６を完全に埋設させておき、その後、この樹脂を研磨してメタルポスト６の上面６ａを露出させればよい。
第２樹脂層１０の形成後には、図６に示すように、ダイシング溝１２及びウェハＶ字溝１１の残部とウェハ２の厚さ方向に重なるようにウェハ２の裏面２ｂ側からダイシングして、第１樹脂層９の裏面７ｂに断面略Ｖ字状の樹脂Ｖ字溝１３を形成する。
そして、図７に示すように、第２樹脂層１０の表面７ａに露出されたメタルポスト６の上面６ａにバンプ８を搭載するとともに、ウェハ２の裏面２ｂ側を封止した第１樹脂層９の裏面７ｂにダイシングテープ１５を貼り付ける。その後、ウェハ２の主面２ａ側（第２樹脂層１０の表面７ａ側）からダイシングテープ１５の途中まで到達するように、ダイシング溝１２内に切り込みを入れる２回目のダイシングを実施し、この段階で半導体装置１が個片化されることになる。
ここで、このダイシングにおける切り込みの幅は、ダイシング溝１２の幅や樹脂Ｖ字溝１３の幅よりも狭くなっているため、ダイシング溝１２の側面（基板２の側面）２ａを被覆する第２樹脂層１０が残る。また、このダイシングにおいては樹脂Ｖ字溝１３の幅方向中央部のみが削り落とされ、この樹脂Ｖ字溝１３の残部が各半導体装置１における樹脂層７の傾斜面７ｄをなすことになる。
最後に、ダイシングテープ１５を引き伸ばすように引っ張り、ダイシングテープ１５に貼りついた状態で個片化された半導体装置１を剥離する。これにより、図１に示す半導体装置１の製造が完了する。
上述したように、この実施形態に係る半導体装置１及びその製造方法によれば、樹脂層７の裏面７ｂと側面７ｃとの角部に傾斜面７ｄを形成しておくことで、この角部に衝撃が加えられても樹脂層７が欠けたり剥がれたりすることを容易に防止できる。特に、半導体装置１をコレットにより移送する際には、メタルポスト６及びバンプ８が形成されていない半導体装置１の裏面７ｂを吸着保持することが多いが、この吸着保持の際に樹脂層７の裏面７ｂと側面７ｃとの角部がコレットに衝突しても上記角部において樹脂層７の欠けや剥離が発生することを容易に防止できる。したがって、搬送や各種デバイスへの搭載に際して半導体装置１の取り扱いが容易となり、上記搬送や搭載等の処理の高速化を図ることができる。
また、樹脂層７の裏面７ｂ側の傾斜面７ｄに対応する基板２の裏面２ｂ側の角部にも傾斜面２ｄが形成されているため、樹脂層７の裏面７ｂ側の角部における樹脂層７の厚みを十分に確保することができ、樹脂層７により基板２をさらに良好に保護することが可能となる。
なお、上述した第１実施形態において、第１樹脂層９の形成は、再配線５やメタルポスト６の形成後に行われるとしたが、これに限ることはなく、少なくともウェハＶ字溝１１の形成後に実施されればよい。すなわち、再配線５やメタルポスト６の形成は、例えばウェハＶ字溝１１の形成前に実施しても良いし、第１樹脂層９の形成後に実施しても構わない。
また、第１樹脂層９の裏面７ｂに形成される樹脂Ｖ字溝１３は、第２樹脂層１０の形成後に限らず、少なくとも第１樹脂層９の形成後から２回目のダイシングの前までに形成すればよい。
以上のことから、半導体装置１の製造手順としては、例えば、ウェハ２の裏面２ｂ側にウェハＶ字溝１１、第１樹脂層９及び樹脂Ｖ字溝１３を順番に形成し、その後に、再配線５及びメタルポスト６の形成、ダイシング溝１２の形成、第２樹脂層１０の形成を順番に実施し、最後に、２回目のダイシングを実施するとしてもよい。この場合には、ウェハ２の裏面２ｂ側の処理を一括して行った後に、ウェハ２の主面２ａ側の処理を行うことができるため、製造効率の向上を図ることができる。
また、基板２の裏面２ｂと側面２ｃとの角部に傾斜面２ｄが形成されるとしたが、例えば図８に示すように、基板２に傾斜面２ｄを形成せずに樹脂層７のみに傾斜面７ｄが形成されるとしても構わない。この場合には、半導体装置２１を製造する際にウェハＶ字溝１１を形成する必要がないため、半導体装置２１の製造効率向上を図ることができる。
また、この構成の半導体装置２１を製造する場合には、第１樹脂層９がウェハ２の裏面２ｂのみに形成されることになる。この場合、樹脂層７に形成される傾斜面７ｄは、上記第１実施形態と同様に、第１樹脂層９のみに形成されるとしても構わないが、図示例のように、第１樹脂層９及び第２樹脂層１０の両方にわたって形成されることがより好ましい。すなわち、この半導体装置２１の製造においては、樹脂Ｖ字溝１３を形成する際に樹脂Ｖ字溝１３を第２樹脂層１０に到達させることが好ましい。このようにすることで、樹脂層７の裏面７ｂと側面７ｃとの角部に強い衝撃が加えられても、これら第１樹脂層９と第２樹脂層１０との界面に応力が集中することを防いで、第１樹脂層９が第２樹脂層１０から剥離することを効果的に防止できる。
次に、本発明による第２実施形態について図９を参照して説明する。なお、この第２実施形態の半導体装置のうち、第１実施形態の半導体装置１の構成要素と同一の部分については同一符号を付し、その説明を省略する。
図９に示すように、この実施形態に係る半導体装置３１においては、樹脂層７（第１樹脂層９）の裏面７ｂから側面７ｃに向かう傾斜面７ｄに加えて、樹脂層７（第２樹脂層１０）の表面７ａと側面７ｃとの角部にも表面７ａから側面７ｃに向かう傾斜面７ｅが形成されている。
また、基板２には、その裏面２ｂから側面２ｃに向けて傾斜する傾斜面２ｄに加えて、基板２の主面２ａと側面２ｃとの角部にも主面２ａから側面２ｃに向かう傾斜面２ｅが形成されている。この基板２の主面２ａ側の傾斜面２ｅは、樹脂層７の表面７ａ側の傾斜面７ｅに対応づけて形成されており、これら基板２及び樹脂層７の傾斜面２ｅ，７ｅは相互に平行に形成されていることが好ましい。
上記構成の半導体装置３１は、第１実施形態と同様にして製造することができる。そして、基板２の主面２ａ側の傾斜面２ｅは、再配線５及びメタルポスト６の形成後からダイシング溝１２の形成前までの間に、ウェハ２の主面２ａに第１実施形態と同様のウェハＶ字溝３２を形成しておき、１回目のダイシングにおいてこのウェハＶ字溝３２の幅方向中央部のみを削り落とすことで形成することができる。すなわち、１回目のダイシング後のウェハＶ字溝３２の残部が各基板２における主面２ａ側の傾斜面２ｅをなすことになる。
また、第２樹脂層１０の表面７ａ側の傾斜面７ｅは、第２樹脂層１０の形成後から２回目のダイシング前までに、第２樹脂層１０の表面７ａに第１実施形態と同様の樹脂Ｖ字溝３３を形成しておき、２回目のダイシングにおいてこの樹脂Ｖ字溝３３の幅方向中央部のみを削り落とすことで形成することができる。すなわち、２回目のダイシング後の樹脂Ｖ字溝３３の残部が各半導体装置３１における第２樹脂層１０の表面７ａ側の傾斜面７ｅをなすことになる。
上記半導体装置３１及びその製造方法によれば、第１実施形態と同様の効果を奏する。また、樹脂層７の表面７ａと側面７ｃとの角部に傾斜面７ｅを形成しておくことで、基板２の主面２ａを被覆する第２樹脂層１０に欠けや剥がれが生じることを防止して、再配線５やメタルポスト６が外方に露出したり破損することも容易に防止できる。したがって、搬送や各種デバイスへの搭載に際して半導体装置３１の取り扱いがさらに容易となり、上記搬送や搭載等の処理の高速化をさらに図ることができる。
なお、上述した第２実施形態においては、基板２の主面２ａ側に傾斜面２ｅが形成されるとしたが、例えば樹脂層７のみに表面７ａ側の傾斜面７ｅが形成されるとしても構わない。
また、表面７ａ側及び裏面７ｂ側の両方に傾斜面７ｄ，７ｅが形成されるとしたが、例えば、樹脂層７の表面７ａ側にのみ傾斜面７ｅが形成されるとしてもよい。
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
本発明の第１実施形態に係る半導体装置を示す断面図である。 図１の半導体装置の製造過程において、ウェハの主面に再配線及びメタルポストを形成し、かつ、ウェハの裏面にウェハＶ字溝を形成した状態を示す断面図である。 図１の半導体装置の製造過程において、ウェハの裏面に第１樹脂層を形成した状態を示す断面図である。 図１の半導体装置の製造過程において、ウェハにダイシング溝を形成した状態を示す断面図である。 図１の半導体装置の製造過程において、ウェハの主面側に第２樹脂層を形成した状態を示す断面図である。 図１の半導体装置の製造過程において、第１樹脂層の裏面に樹脂Ｖ字溝を形成した状態を示す断面図である。 図１の半導体装置の製造過程において、２回目のダイシングを実施した状態を示す断面図である。 本発明の他の実施形態に係る半導体装置を示す断面図である。 本発明の第２実施形態に係る半導体装置を示す断面図である。
符号の説明
１，２１，３１・・・半導体装置、２・・・ウェハ（基板）、２ａ・・・主面、２ｂ・・・裏面、２ｃ・・・側面、２ｄ，２ｅ・・・傾斜面、３・・・集積回路、４・・・パッド電極、５・・・再配線、６・・・メタルポスト（電極端子）、７・・・樹脂層、７ａ・・・表面、７ｂ・・・裏面、７ｃ・・・側面、７ｄ，７ｅ・・・傾斜面、９・・・第１樹脂層、１０・・・第２樹脂層、１１・・・ウェハＶ字溝、１２・・・ダイシング溝、１３，３３・・・樹脂Ｖ字溝

Claims (8)

  1. 主面に集積回路を備える基板と、パッド電極を介して前記集積回路と電気的に接続される再配線と、該再配線上に形成された電極端子と、該電極端子を外方に露出させるように前記再配線を含む前記基板の全面を封止する樹脂層とを備えて略板状の外観をなし、
    前記基板の裏面を被覆した前記樹脂層の裏面と前記基板の裏面に交差する側面を被覆した前記樹脂層の側面との角部に、前記樹脂層の裏面から側面に向けて傾斜する傾斜面が形成されていることを特徴とする半導体装置。
  2. 前記傾斜面を形成した前記樹脂層の角部に対応する前記基板の裏面と側面との角部にも、前記基板の裏面から側面に向けて傾斜する傾斜面が形成されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記樹脂層が、前記基板の裏面を被覆する第１樹脂層と、前記基板の主面及び側面を被覆する第２樹脂層とからなり、
    前記樹脂層に形成された傾斜面が、これら第１樹脂層及び第２樹脂層にわたって形成されていることを特徴とする請求項１に記載の半導体装置。
  4. 前記基板の主面を被覆した前記樹脂層の表面と前記樹脂層の側面との角部にも、前記樹脂層の表面から側面に向けて傾斜する傾斜面が形成されていることを特徴とする請求項１から請求項３のいずれか１項に記載の半導体装置。
  5. 前記傾斜面を形成した前記樹脂層の角部に対応する前記基板の主面と側面との角部にも、該基板の主面から側面に向けて傾斜する傾斜面が形成されていることを特徴とする請求項４に記載の半導体装置。
  6. 主面に複数の集積回路が形成されたウェハが用意され、パッド電極を介して前記集積回路と電気的に接続される再配線を形成するとともに、該再配線上に電極端子を形成した後に、前記ウェハをダイシングして個片化する半導体装置の製造方法であって、
    前記再配線及び前記電極端子の形成前から形成後までの間に、前記ウェハの裏面を被覆する第１樹脂層を形成し、
    前記再配線、前記電極端子及び前記第１樹脂層の形成後に、前記ウェハの主面側から裏面に向けて前記第１樹脂層の途中まで１回目のダイシングを行って前記複数の集積回路を区画するためのダイシング溝を形成し、
    該ダイシング溝の形成後に、該ダイシング溝及び前記ウェハの主面を連続的に封止する第２樹脂層を形成し、
    前記第１樹脂層の形成後から前記第２樹脂層の形成後までの間に、前記ダイシング溝と前記ウェハの厚さ方向に重なるように前記ウェハの裏面側からダイシングして断面略Ｖ字状に形成された樹脂Ｖ字溝を少なくとも前記第１樹脂層に形成し、
    前記１回目のダイシングによって画成された前記ウェハの側面を被覆する前記第２樹脂層が残るように、かつ、前記樹脂Ｖ字溝の一部が前記ウェハの裏面を被覆する前記第１樹脂層の裏面から傾斜する傾斜面として残るように２回目のダイシングを行って個片化することを特徴とする半導体装置の製造方法。
  7. 前記第１樹脂層の形成前に、前記樹脂Ｖ字溝と前記ウェハの厚さ方向に重なるように前記ウェハの裏面に断面略Ｖ字状のウェハＶ字溝を形成して、前記第１樹脂層の形成時に前記ウェハの裏面と共に前記ウェハＶ字溝も被覆することを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記第２樹脂層の形成後から前記２回目のダイシングの前までに、前記ダイシング溝と前記ウェハの厚さ方向に重なるように前記ウェハの主面側からダイシングして断面略Ｖ字状に形成された樹脂Ｖ字溝を前記第２樹脂層にも形成し、
    前記２回目のダイシングに際して、前記第２樹脂層に形成された前記樹脂Ｖ字溝の一部が前記ウェハの主面を被覆する前記第２樹脂層の表面から傾斜する傾斜面として残るようにすることを特徴とする請求項６又は請求項７に記載の半導体装置の製造方法。
JP2006335688A 2006-12-13 2006-12-13 半導体装置の製造方法 Expired - Fee Related JP5028988B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006335688A JP5028988B2 (ja) 2006-12-13 2006-12-13 半導体装置の製造方法
TW096147111A TWI384590B (zh) 2006-12-13 2007-12-10 半導體裝置及其製造方法
US12/001,307 US7790506B2 (en) 2006-12-13 2007-12-11 Method of manufacturing semiconductor devices encapsulated in chip size packages
KR1020070128018A KR100950823B1 (ko) 2006-12-13 2007-12-11 반도체 장치 및 그 제조 방법
CN2007101994480A CN101202254B (zh) 2006-12-13 2007-12-13 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006335688A JP5028988B2 (ja) 2006-12-13 2006-12-13 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008147560A true JP2008147560A (ja) 2008-06-26
JP5028988B2 JP5028988B2 (ja) 2012-09-19

Family

ID=39517321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006335688A Expired - Fee Related JP5028988B2 (ja) 2006-12-13 2006-12-13 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US7790506B2 (ja)
JP (1) JP5028988B2 (ja)
KR (1) KR100950823B1 (ja)
CN (1) CN101202254B (ja)
TW (1) TWI384590B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056463A (ja) * 2008-08-29 2010-03-11 Tdk Corp 電子部品モジュール及び電子部品モジュールの製造方法
JP2011129643A (ja) * 2009-12-16 2011-06-30 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP2019145833A (ja) * 2011-12-28 2019-08-29 ローム株式会社 チップ抵抗器
JP2021002625A (ja) * 2019-06-24 2021-01-07 株式会社ディスコ パッケージデバイスチップの製造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100871707B1 (ko) * 2007-03-30 2008-12-05 삼성전자주식회사 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지 및 그제조방법
US7655539B2 (en) * 2008-04-16 2010-02-02 Fairchild Semiconductor Corporation Dice by grind for back surface metallized dies
ATE551722T1 (de) * 2008-06-26 2012-04-15 Nxp Bv Verkapseltes halbleiterprodukt und verfahren zu seiner herstellung
JP2010103300A (ja) * 2008-10-23 2010-05-06 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2011108733A (ja) 2009-11-13 2011-06-02 Casio Computer Co Ltd 半導体装置及びその製造方法
JP2012099648A (ja) * 2010-11-02 2012-05-24 Fujitsu Semiconductor Ltd 半導体装置とその製造方法
US8722514B2 (en) * 2011-01-17 2014-05-13 Infineon Technologies Ag Semiconductor devices having insulating substrates and methods of formation thereof
US20160064299A1 (en) * 2014-08-29 2016-03-03 Nishant Lakhera Structure and method to minimize warpage of packaged semiconductor devices
CN104362117B (zh) * 2014-11-24 2018-04-20 苏州晶方半导体科技股份有限公司 基底键合装置和键合方法
US9478576B1 (en) * 2015-04-28 2016-10-25 Omnivision Technologies, Inc. Sealed-sidewall device die, and manufacturing method thereof
US9741617B2 (en) * 2015-11-16 2017-08-22 Amkor Technology, Inc. Encapsulated semiconductor package and method of manufacturing thereof
US10535554B2 (en) * 2016-12-14 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor die having edge with multiple gradients and method for forming the same
CN209167760U (zh) * 2019-01-30 2019-07-26 京东方科技集团股份有限公司 显示模组及显示装置
KR20220006931A (ko) 2020-07-09 2022-01-18 삼성전자주식회사 인터포저 및 이를 포함하는 반도체 패키지

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06342794A (ja) * 1993-06-01 1994-12-13 Mitsubishi Electric Corp 樹脂封止型半導体パッケージおよびその製造方法
JPH11251493A (ja) * 1998-02-27 1999-09-17 Fujitsu Ltd 半導体装置及びその製造方法及びその搬送トレイ及び半導体基板の製造方法
JP2006080284A (ja) * 2004-09-09 2006-03-23 Oki Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP2006261299A (ja) * 2005-03-16 2006-09-28 Yamaha Corp 半導体装置の製造方法および半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2954110B2 (ja) * 1997-09-26 1999-09-27 九州日本電気株式会社 Ｃｓｐ型半導体装置及びその製造方法
CN1242602A (zh) * 1998-07-16 2000-01-26 日东电工株式会社 晶片规模封装结构及其内使用的电路板
JP4809957B2 (ja) 1999-02-24 2011-11-09 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
JP2001127206A (ja) 1999-08-13 2001-05-11 Citizen Watch Co Ltd チップスケールパッケージの製造方法及びｉｃチップの製造方法
JP3455762B2 (ja) 1999-11-11 2003-10-14 カシオ計算機株式会社 半導体装置およびその製造方法
US6603191B2 (en) * 2000-05-18 2003-08-05 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
US6717245B1 (en) * 2000-06-02 2004-04-06 Micron Technology, Inc. Chip scale packages performed by wafer level processing
TWI226090B (en) * 2003-09-26 2005-01-01 Advanced Semiconductor Eng Transparent packaging in wafer level
US6936922B1 (en) * 2003-09-26 2005-08-30 Amkor Technology, Inc. Semiconductor package structure reducing warpage and manufacturing method thereof
KR100738730B1 (ko) * 2005-03-16 2007-07-12 야마하 가부시키가이샤 반도체 장치의 제조방법 및 반도체 장치
JP4731191B2 (ja) * 2005-03-28 2011-07-20 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06342794A (ja) * 1993-06-01 1994-12-13 Mitsubishi Electric Corp 樹脂封止型半導体パッケージおよびその製造方法
JPH11251493A (ja) * 1998-02-27 1999-09-17 Fujitsu Ltd 半導体装置及びその製造方法及びその搬送トレイ及び半導体基板の製造方法
JP2006080284A (ja) * 2004-09-09 2006-03-23 Oki Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP2006261299A (ja) * 2005-03-16 2006-09-28 Yamaha Corp 半導体装置の製造方法および半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056463A (ja) * 2008-08-29 2010-03-11 Tdk Corp 電子部品モジュール及び電子部品モジュールの製造方法
JP2011129643A (ja) * 2009-12-16 2011-06-30 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP2019145833A (ja) * 2011-12-28 2019-08-29 ローム株式会社 チップ抵抗器
JP2021002625A (ja) * 2019-06-24 2021-01-07 株式会社ディスコ パッケージデバイスチップの製造方法

Also Published As

Publication number Publication date
KR100950823B1 (ko) 2010-04-02
CN101202254A (zh) 2008-06-18
US20080197455A1 (en) 2008-08-21
CN101202254B (zh) 2012-03-28
US7790506B2 (en) 2010-09-07
TW200845318A (en) 2008-11-16
TWI384590B (zh) 2013-02-01
KR20080055648A (ko) 2008-06-19
JP5028988B2 (ja) 2012-09-19

Similar Documents

Publication Publication Date Title
JP5028988B2 (ja) 半導体装置の製造方法
US11848237B2 (en) Composite wafer, semiconductor device and electronic component
JP2004327855A (ja) 半導体装置およびその製造方法
JP2009181981A (ja) 半導体装置の製造方法および半導体装置
JP2007335424A (ja) 半導体装置および半導体装置の実装体および半導体装置の製造方法
JP2006261299A (ja) 半導体装置の製造方法および半導体装置
US9972580B2 (en) Semiconductor package and method for fabricating the same
JP2006093367A (ja) 半導体装置の製造方法
JP2003257930A (ja) 半導体装置およびその製造方法
WO2020094096A1 (zh) 超薄来料封装方法
JP2004055852A (ja) 半導体装置及びその製造方法
JP2011091453A (ja) 半導体装置および半導体装置の製造方法
US9209047B1 (en) Method of producing encapsulated IC devices on a wafer
JP2015099827A (ja) 半導体装置および半導体装置の製造方法
JP2009088109A (ja) 半導体装置およびその製造方法
US10714528B2 (en) Chip package and manufacturing method thereof
JP2009302231A (ja) 半導体装置の製造方法
JP2010225648A (ja) 半導体装置およびその製造方法
US9859184B2 (en) Method of making a plurality of semiconductor devices
US8912653B2 (en) Plasma treatment on semiconductor wafers
JP4903014B2 (ja) 半導体装置
US20120168943A1 (en) Plasma treatment on semiconductor wafers
JP2006179563A (ja) 半導体装置の製造方法、半導体装置、積層半導体装置、回路基板、及び電子機器
JP2005191485A (ja) 半導体装置
JP2004022653A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091021

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120529

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120611

R150 Certificate of patent or registration of utility model

Ref document number: 5028988

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees