JP2004022653A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004022653A JP2004022653A JP2002172791A JP2002172791A JP2004022653A JP 2004022653 A JP2004022653 A JP 2004022653A JP 2002172791 A JP2002172791 A JP 2002172791A JP 2002172791 A JP2002172791 A JP 2002172791A JP 2004022653 A JP2004022653 A JP 2004022653A
- Authority
- JP
- Japan
- Prior art keywords
- rewiring
- wiring
- semiconductor device
- slit
- sealing film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】半導体基板上の接続パッドに接続される配線及びバンプ電極を有する半導体装置において、応力による配線の短絡や切断不良を抑制すること。
【解決手段】本発明では、バンプ電極６ａ及び接続パッド２を囲むパターンを有して設けられた再配線５にスリット８を設けたことを特徴としている。それによって、再配線５と封止膜７との熱膨張係数の差によって熱応力が発生したとしても、発生した熱応力をスリット８によって分散させて緩和することができる。その結果、熱応力により再配線５や封止膜７に発生するクラックを抑制することができる。
【選択図】 図２
【解決手段】本発明では、バンプ電極６ａ及び接続パッド２を囲むパターンを有して設けられた再配線５にスリット８を設けたことを特徴としている。それによって、再配線５と封止膜７との熱膨張係数の差によって熱応力が発生したとしても、発生した熱応力をスリット８によって分散させて緩和することができる。その結果、熱応力により再配線５や封止膜７に発生するクラックを抑制することができる。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体基板上の接続パッドに接続される配線及びバンプ電極を有する半導体装置に関するものである。
【０００２】
【従来技術】
この種の半導体装置として、チップとパッケージのサイズがほぼ等しくなるＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）構造の半導体装置が知られている。このＣＳＰ構造を、例えば電力素子のような比較的大電流を流す半導体装置に適用した場合を図５及び図６に示す。
【０００３】
図５に示されるように、半導体装置２０は、半導体基板１の表面側にアルミ電極等からなり、同一の電位（例えば、ソース電位あるいはドレイン電位）を扱う複数の接続パッド２を有しており、この接続パッド２の上面側には各接続パッド２の中央部分が露出するように、酸化シリコンあるいは窒化シリコン等からなるパッシベーション膜３が形成されている。
【０００４】
そして、ＣＳＰ構造を構成するように、このパッシベーション膜３の上面側には、各接続パッド２の中央部分が開口するようにポリイミド系樹脂よりなる絶縁膜４が形成されている。
【０００５】
また、絶縁膜４上には、各接続パッド２と後述する電極６とを電気的に接続する再配線５が形成され、この再配線５上の所定箇所には複数の電極６が設定されている。そして、半導体基板１の表面全体には、エポキシ樹脂、アクリル樹脂、ポリイミド樹脂等からなる保護膜としての封止膜７が電極６を覆うように形成されている。
【０００６】
さらに、封止膜７の上端面は切削研磨されて電極６の端面が露出され、この露出された電極６上には、外部接続端子であるバンプ電極６ａが設けられている。
【０００７】
【発明が解決しようとする課題】
図６は図５におけるＢ矢視図であり、再配線５と接続パッド２とバンプ電極６ａの位置関係を示している。図６に示されるように、再配線５は、同一の電位を扱う複数の接続パッド２とそれと対応する複数のバンプ電極６ａとを囲むパターンを有して設けられている。
【０００８】
しかしながら、例えば、再配線５と封止膜７との熱膨張係数の差によって発生する熱応力により、再配線５や封止膜７にはクラックが発生してしまうという問題がある。特に、半導体基板１の周縁部に位置する再配線５や封止膜７には発生した熱応力が集中するため、それに伴って再配線５や封止膜７におけるクラックの発生は顕著になる。
【０００９】
そこで、本発明の目的は、上記問題点に鑑み、半導体基板上の接続パッドに接続される配線及びバンプ電極を有する半導体装置において、応力によるクラックの発生を抑制することにある。
【００１０】
【課題を解決するための手段】
請求項１に記載の半導体装置は、半導体基板上の接続パッドに接続される配線及びバンプ電極を有する半導体装置において、配線はバンプ電極及び接続パッドを囲むパターンを有して設けられており、配線にはスリットが設けられていることを特徴としている。尚、請求項４に記載のように、上記配線の表面には保護膜が形成されている。
【００１１】
請求項１に記載の発明によれば、バンプ電極及び接続パッドを囲むパターンを有して設けられた配線にスリットを設けているため、例えば、熱膨張係数の差によって熱応力が発生したとしても、発生した熱応力をスリットにより分散させて緩和することができる。その結果、応力により配線や保護膜に発生するクラックを抑制することができる。
【００１２】
また、半導体基板の周縁部は応力が集中する領域であるため、請求項２に記載のように、少なくとも半導体基板の周縁部に配置された配線にスリットを設けたことにより、半導体基板の周縁部に位置する配線や保護膜への応力集中を緩和させることができる。その結果、応力により配線や保護膜に発生するクラックを抑制することができる。
【００１３】
さらに、請求項３に記載のように、配線やスリットの角部には面取りを施したことにより、配線やスリットの角部における電流集中や応力集中を抑制することができるため、電流集中による配線の劣化や応力集中によるクラックの発生を抑制することができる。
【００１４】
【発明の実施の形態】
以下、本発明の半導体装置をＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）構造の半導体装置に適用した一実施形態を、図面に従って説明する。尚、本実施形態では、このＣＳＰ構造を、例えば電力素子のような比較的大電流を流す半導体装置に適用している。
【００１５】
図１には、本発明の一実施形態における半導体装置２０の断面構造を示す。また、図２には図１におけるＡ矢視図を示し、図３には半導体装置２０の製造方法を示す。尚、図２では樹脂膜７を省略して図示している。
【００１６】
まず、図１及び図２に示されるように、本実施形態の半導体装置２０は、半導体基板１の表面側にアルミ電極等からなり、同一の電位（例えば、ソース電位あるいはドレイン電位）を扱う複数の接続パッド２を有しており、この接続パッド２の上面側には各接続パッド２の中央部分が露出するように、酸化シリコンあるいは窒化シリコン等からなるパッシベーション膜３が形成されている。
【００１７】
そして、ＣＳＰ構造を構成するように、このパッシベーション膜３の上面側には、各接続パッド２の中央部分が開口するとともに、後述する電極６の下方に位置するようにポリイミド樹脂等からなる絶縁膜４が形成されている。
【００１８】
また、絶縁膜４上には、各接続パッド２と後述する電極６とを電気的に接続する再配線５（本発明で言う配線）が形成されている。また、再配線５にはスリット８が設けられており、このスリット８を介して、絶縁膜４と後述する封止膜７とが接触するようになっている。
【００１９】
また、この再配線５上の所定箇所には複数の電極６が設定されており、そして、半導体基板１の表面全体には、例えばエポキシ樹脂、アクリル樹脂、ポリイミド樹脂等からなる封止膜７（本発明で言う保護膜）が電極６を覆うように形成されている。
【００２０】
さらに、封止膜７の上端面は切削研磨されて電極６の端面が露出され、この露出された電極６上には、外部接続端子であるバンプ電極６ａが設けられている。
【００２１】
ここで、図３を参照して、本実施形態の半導体装置２０の製造工程について説明する。
【００２２】
まず、図３（ａ）に示されるように、半導体基板１の表面側に設けられたアルミ電極等からなる複数の接続パッド２の上面側に、それぞれ各接続パッド２の中央部が露出するように、酸化シリコンあるいは窒化シリコン等からなる絶縁膜をパッシベーション膜３として形成する。次に、このパッシベーション膜３の上面側に、各接続パッド２の中央部分が開口するとともに、後述する電極６の下方に位置するようにポリイミド樹脂等からなる絶縁膜４を形成する。尚、この絶縁膜４は、例えば半導体装置１の表面側全面にポリイミド系樹脂を塗布硬化させた後に、所定のレジストパターンを用いて絶縁パターニングを施すことで形成される。
【００２３】
続いて、レジスト剥離後、図３（ｂ）に示されるように、絶縁膜４に形成された開口部を介して露出される接続パッド２上に、銅あるいはアルミ等からなる再配線５を形成する。この再配線５は、導体層用のフォトレジストを塗布硬化させ、フォトリソグラフィ技術によりパターニングを施した後、このレジストによって開口された部分に電解メッキを施すことで形成される。この際に、レジストの開口パターン内にレジストを局所的に残しておくことにより、再配線８にスリット８を形成することができる。尚、スリット８の形成位置は、半導体基板１の周縁部に配置された再配線５の周縁部に設けることが望ましい。
【００２４】
続いて、図３（ｃ）に示されるように、再配線５上の所定箇所に、良好な導電特性を備える銅あるいははんだ等からなる電極６を設ける。この電極６は、電極形成用のフォトレジストを塗布硬化させた後、再配線５の所定箇所を露出する開口部を形成し、この開口部内に電解メッキを施すことで形成される。
【００２５】
続いて、図３（ｄ）に示されるように、半導体基板１の表面全体に、例えばエポキシ樹脂を塗布した後に硬化させて、電極６を覆うように封止膜７を形成する。尚、この際に、再配線５に形成されたスリット８の内部にもエポキシ樹脂を塗布することにより、スリット８の内部にも封止膜７を形成する。
【００２６】
続いて、図３（ｅ）に示されるように、封止膜７の上端面を切削研磨して電極６の端面を露出させ、この露出した領域にはんだ等などからなるバンプ電極６ａを形成することによって、図１に示すような半導体装置２０が完成する。
【００２７】
ところで、上述のように、バンプ電極６ａとバンプ電極６ａよりも周縁部側に配置された接続パッド２とを接続する再配線５を、同一の電位を扱う複数の接続パッド２とそれと対応する複数のバンプ電極６ａとを囲むパターンを有して設けた場合、再配線５の面積が大きくなり、例えば再配線５と封止膜７との熱膨張係数の差によって発生する熱応力により、再配線５や封止膜７にはクラックが発生してしまうという問題があった。
【００２８】
そこで、本実施形態では、図２に示されるように、バンプ電極６ａ及び接続パッド２を囲むパターンを有して設けられた再配線５にスリット８を設けたことを特徴としている。尚、本実施形態では、接続パッド２の配置位置及びバンプ電極６ａの配置位置を避けるように、再配線５に長方形状のスリット８を５つ設けている。
【００２９】
それによって、再配線５と封止膜７との熱膨張係数の差によって熱応力が発生したとしても、発生した熱応力をスリット８によって分散させて緩和することができる。その結果、熱応力により再配線５や封止膜７に発生するクラックを抑制することができる。
【００３０】
また、半導体基板１の周縁部に位置する再配線５や封止膜７においては、上記熱応力が集中する領域であるため、それに伴って再配線５や封止膜７におけるクラックの発生は顕著になる。
【００３１】
そこで、本実施形態では、少なくとも半導体基板１の周縁部に配置された再配線５の周縁部に、また接続パッド２よりも周縁部側にスリット８を設けたことを特徴としている。それによって、半導体基板１の周縁部に配置された再配線５や封止膜７における応力集中を緩和させることができるため、応力により再配線５や封止膜７に発生するクラックを抑制することができる。
【００３２】
また、本実施形態のように、バンプ電極６ａ及び接続パッド２を囲むパターンを有する再配線５を設けた場合、図２に示されるように、再配線５の角部に面取りを施すと、再配線５の角部における電流集中や応力集中を抑制することができるため、電流集中による再配線５の劣化や応力集中によるクラックの発生を抑制することができる。また、再配線５の角部だけでなく、図２に示されるように、再配線５に設けられたスリット８の角部にも面取りを施すことにより、再配線５の角部に面取りを施した場合と同様の効果を得ることができる。
【００３３】
尚、本発明は、上記実施形態に限られるものではなく、様々な態様に適用可能である。
【００３４】
例えば、上記実施形態では、図２に示されるように、４つの接続パッド２に対して６つのバンプ電極６ａを設けた例について説明したが、これに限られるものではなく、接続パッド２及びバンプ電極６ａの数は上記実施形態に限定されるものではない。
【００３５】
また、上記実施形態では、図２に示されるように、再配線５に長方形状のスリット８を５つ設けた例について説明したが、これに限られるものではなく、スリット８の形状及び数は上記実施形態に限定されるものではなく、再配線５の配線抵抗の増加とスリット８による応力緩和効果とを考慮して適宜設定すればよい。
【００３６】
また、上記実施形態では、図２に示されるように、半導体基板１の周縁部に配置された再配線５の周縁部にのみスリット８を設けた例について説明したが、これに限られるものではなく、図４（ａ）に示されるように、再配線５の中央部、即ちバンプ電極６ａ間にスリット８が設けられていてもよく、また図４（ｂ）に示されるように、再配線５のコーナー部にスリット８が設けられていてもよい。尚、スリット８は、再配線５の配線抵抗を考慮して、接続パッド２とバンプ電極６ａとの間の領域を避けるように配置することが望ましい。
【００３７】
また、上記実施形態では、パッシベーション膜３の上面側に各接続パッド２の中央部分が開口するように絶縁膜４を形成したが、この絶縁膜４は必ず必要なものではなく、絶縁膜４をパッシベーション膜３で代用させるようにしてもよい。この場合、再配線５や封止膜７はパッシベーション膜３上に形成されることになる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体装置の断面構造を示す図である。
【図２】図１におけるＡ矢視図である。
【図３】（ａ）から（ｅ）は、本実施形態の半導体装置の製造方法を示す図である。
【図４】（ａ）と（ｂ）は、その他の実施形態を示す図である。
【図５】比較例の半導体装置の断面構造を示す図である。
【図６】図５におけるＢ矢視図である。
【符号の説明】
１…半導体基板、
２…接続パッド、
３…パッシベーション膜、
４…絶縁膜、
５…再配線、
６…電極、
６ａ…バンプ電極、
７…封止膜、
８…スリット、
２０…半導体装置。
【発明の属する技術分野】
本発明は、半導体基板上の接続パッドに接続される配線及びバンプ電極を有する半導体装置に関するものである。
【０００２】
【従来技術】
この種の半導体装置として、チップとパッケージのサイズがほぼ等しくなるＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）構造の半導体装置が知られている。このＣＳＰ構造を、例えば電力素子のような比較的大電流を流す半導体装置に適用した場合を図５及び図６に示す。
【０００３】
図５に示されるように、半導体装置２０は、半導体基板１の表面側にアルミ電極等からなり、同一の電位（例えば、ソース電位あるいはドレイン電位）を扱う複数の接続パッド２を有しており、この接続パッド２の上面側には各接続パッド２の中央部分が露出するように、酸化シリコンあるいは窒化シリコン等からなるパッシベーション膜３が形成されている。
【０００４】
そして、ＣＳＰ構造を構成するように、このパッシベーション膜３の上面側には、各接続パッド２の中央部分が開口するようにポリイミド系樹脂よりなる絶縁膜４が形成されている。
【０００５】
また、絶縁膜４上には、各接続パッド２と後述する電極６とを電気的に接続する再配線５が形成され、この再配線５上の所定箇所には複数の電極６が設定されている。そして、半導体基板１の表面全体には、エポキシ樹脂、アクリル樹脂、ポリイミド樹脂等からなる保護膜としての封止膜７が電極６を覆うように形成されている。
【０００６】
さらに、封止膜７の上端面は切削研磨されて電極６の端面が露出され、この露出された電極６上には、外部接続端子であるバンプ電極６ａが設けられている。
【０００７】
【発明が解決しようとする課題】
図６は図５におけるＢ矢視図であり、再配線５と接続パッド２とバンプ電極６ａの位置関係を示している。図６に示されるように、再配線５は、同一の電位を扱う複数の接続パッド２とそれと対応する複数のバンプ電極６ａとを囲むパターンを有して設けられている。
【０００８】
しかしながら、例えば、再配線５と封止膜７との熱膨張係数の差によって発生する熱応力により、再配線５や封止膜７にはクラックが発生してしまうという問題がある。特に、半導体基板１の周縁部に位置する再配線５や封止膜７には発生した熱応力が集中するため、それに伴って再配線５や封止膜７におけるクラックの発生は顕著になる。
【０００９】
そこで、本発明の目的は、上記問題点に鑑み、半導体基板上の接続パッドに接続される配線及びバンプ電極を有する半導体装置において、応力によるクラックの発生を抑制することにある。
【００１０】
【課題を解決するための手段】
請求項１に記載の半導体装置は、半導体基板上の接続パッドに接続される配線及びバンプ電極を有する半導体装置において、配線はバンプ電極及び接続パッドを囲むパターンを有して設けられており、配線にはスリットが設けられていることを特徴としている。尚、請求項４に記載のように、上記配線の表面には保護膜が形成されている。
【００１１】
請求項１に記載の発明によれば、バンプ電極及び接続パッドを囲むパターンを有して設けられた配線にスリットを設けているため、例えば、熱膨張係数の差によって熱応力が発生したとしても、発生した熱応力をスリットにより分散させて緩和することができる。その結果、応力により配線や保護膜に発生するクラックを抑制することができる。
【００１２】
また、半導体基板の周縁部は応力が集中する領域であるため、請求項２に記載のように、少なくとも半導体基板の周縁部に配置された配線にスリットを設けたことにより、半導体基板の周縁部に位置する配線や保護膜への応力集中を緩和させることができる。その結果、応力により配線や保護膜に発生するクラックを抑制することができる。
【００１３】
さらに、請求項３に記載のように、配線やスリットの角部には面取りを施したことにより、配線やスリットの角部における電流集中や応力集中を抑制することができるため、電流集中による配線の劣化や応力集中によるクラックの発生を抑制することができる。
【００１４】
【発明の実施の形態】
以下、本発明の半導体装置をＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）構造の半導体装置に適用した一実施形態を、図面に従って説明する。尚、本実施形態では、このＣＳＰ構造を、例えば電力素子のような比較的大電流を流す半導体装置に適用している。
【００１５】
図１には、本発明の一実施形態における半導体装置２０の断面構造を示す。また、図２には図１におけるＡ矢視図を示し、図３には半導体装置２０の製造方法を示す。尚、図２では樹脂膜７を省略して図示している。
【００１６】
まず、図１及び図２に示されるように、本実施形態の半導体装置２０は、半導体基板１の表面側にアルミ電極等からなり、同一の電位（例えば、ソース電位あるいはドレイン電位）を扱う複数の接続パッド２を有しており、この接続パッド２の上面側には各接続パッド２の中央部分が露出するように、酸化シリコンあるいは窒化シリコン等からなるパッシベーション膜３が形成されている。
【００１７】
そして、ＣＳＰ構造を構成するように、このパッシベーション膜３の上面側には、各接続パッド２の中央部分が開口するとともに、後述する電極６の下方に位置するようにポリイミド樹脂等からなる絶縁膜４が形成されている。
【００１８】
また、絶縁膜４上には、各接続パッド２と後述する電極６とを電気的に接続する再配線５（本発明で言う配線）が形成されている。また、再配線５にはスリット８が設けられており、このスリット８を介して、絶縁膜４と後述する封止膜７とが接触するようになっている。
【００１９】
また、この再配線５上の所定箇所には複数の電極６が設定されており、そして、半導体基板１の表面全体には、例えばエポキシ樹脂、アクリル樹脂、ポリイミド樹脂等からなる封止膜７（本発明で言う保護膜）が電極６を覆うように形成されている。
【００２０】
さらに、封止膜７の上端面は切削研磨されて電極６の端面が露出され、この露出された電極６上には、外部接続端子であるバンプ電極６ａが設けられている。
【００２１】
ここで、図３を参照して、本実施形態の半導体装置２０の製造工程について説明する。
【００２２】
まず、図３（ａ）に示されるように、半導体基板１の表面側に設けられたアルミ電極等からなる複数の接続パッド２の上面側に、それぞれ各接続パッド２の中央部が露出するように、酸化シリコンあるいは窒化シリコン等からなる絶縁膜をパッシベーション膜３として形成する。次に、このパッシベーション膜３の上面側に、各接続パッド２の中央部分が開口するとともに、後述する電極６の下方に位置するようにポリイミド樹脂等からなる絶縁膜４を形成する。尚、この絶縁膜４は、例えば半導体装置１の表面側全面にポリイミド系樹脂を塗布硬化させた後に、所定のレジストパターンを用いて絶縁パターニングを施すことで形成される。
【００２３】
続いて、レジスト剥離後、図３（ｂ）に示されるように、絶縁膜４に形成された開口部を介して露出される接続パッド２上に、銅あるいはアルミ等からなる再配線５を形成する。この再配線５は、導体層用のフォトレジストを塗布硬化させ、フォトリソグラフィ技術によりパターニングを施した後、このレジストによって開口された部分に電解メッキを施すことで形成される。この際に、レジストの開口パターン内にレジストを局所的に残しておくことにより、再配線８にスリット８を形成することができる。尚、スリット８の形成位置は、半導体基板１の周縁部に配置された再配線５の周縁部に設けることが望ましい。
【００２４】
続いて、図３（ｃ）に示されるように、再配線５上の所定箇所に、良好な導電特性を備える銅あるいははんだ等からなる電極６を設ける。この電極６は、電極形成用のフォトレジストを塗布硬化させた後、再配線５の所定箇所を露出する開口部を形成し、この開口部内に電解メッキを施すことで形成される。
【００２５】
続いて、図３（ｄ）に示されるように、半導体基板１の表面全体に、例えばエポキシ樹脂を塗布した後に硬化させて、電極６を覆うように封止膜７を形成する。尚、この際に、再配線５に形成されたスリット８の内部にもエポキシ樹脂を塗布することにより、スリット８の内部にも封止膜７を形成する。
【００２６】
続いて、図３（ｅ）に示されるように、封止膜７の上端面を切削研磨して電極６の端面を露出させ、この露出した領域にはんだ等などからなるバンプ電極６ａを形成することによって、図１に示すような半導体装置２０が完成する。
【００２７】
ところで、上述のように、バンプ電極６ａとバンプ電極６ａよりも周縁部側に配置された接続パッド２とを接続する再配線５を、同一の電位を扱う複数の接続パッド２とそれと対応する複数のバンプ電極６ａとを囲むパターンを有して設けた場合、再配線５の面積が大きくなり、例えば再配線５と封止膜７との熱膨張係数の差によって発生する熱応力により、再配線５や封止膜７にはクラックが発生してしまうという問題があった。
【００２８】
そこで、本実施形態では、図２に示されるように、バンプ電極６ａ及び接続パッド２を囲むパターンを有して設けられた再配線５にスリット８を設けたことを特徴としている。尚、本実施形態では、接続パッド２の配置位置及びバンプ電極６ａの配置位置を避けるように、再配線５に長方形状のスリット８を５つ設けている。
【００２９】
それによって、再配線５と封止膜７との熱膨張係数の差によって熱応力が発生したとしても、発生した熱応力をスリット８によって分散させて緩和することができる。その結果、熱応力により再配線５や封止膜７に発生するクラックを抑制することができる。
【００３０】
また、半導体基板１の周縁部に位置する再配線５や封止膜７においては、上記熱応力が集中する領域であるため、それに伴って再配線５や封止膜７におけるクラックの発生は顕著になる。
【００３１】
そこで、本実施形態では、少なくとも半導体基板１の周縁部に配置された再配線５の周縁部に、また接続パッド２よりも周縁部側にスリット８を設けたことを特徴としている。それによって、半導体基板１の周縁部に配置された再配線５や封止膜７における応力集中を緩和させることができるため、応力により再配線５や封止膜７に発生するクラックを抑制することができる。
【００３２】
また、本実施形態のように、バンプ電極６ａ及び接続パッド２を囲むパターンを有する再配線５を設けた場合、図２に示されるように、再配線５の角部に面取りを施すと、再配線５の角部における電流集中や応力集中を抑制することができるため、電流集中による再配線５の劣化や応力集中によるクラックの発生を抑制することができる。また、再配線５の角部だけでなく、図２に示されるように、再配線５に設けられたスリット８の角部にも面取りを施すことにより、再配線５の角部に面取りを施した場合と同様の効果を得ることができる。
【００３３】
尚、本発明は、上記実施形態に限られるものではなく、様々な態様に適用可能である。
【００３４】
例えば、上記実施形態では、図２に示されるように、４つの接続パッド２に対して６つのバンプ電極６ａを設けた例について説明したが、これに限られるものではなく、接続パッド２及びバンプ電極６ａの数は上記実施形態に限定されるものではない。
【００３５】
また、上記実施形態では、図２に示されるように、再配線５に長方形状のスリット８を５つ設けた例について説明したが、これに限られるものではなく、スリット８の形状及び数は上記実施形態に限定されるものではなく、再配線５の配線抵抗の増加とスリット８による応力緩和効果とを考慮して適宜設定すればよい。
【００３６】
また、上記実施形態では、図２に示されるように、半導体基板１の周縁部に配置された再配線５の周縁部にのみスリット８を設けた例について説明したが、これに限られるものではなく、図４（ａ）に示されるように、再配線５の中央部、即ちバンプ電極６ａ間にスリット８が設けられていてもよく、また図４（ｂ）に示されるように、再配線５のコーナー部にスリット８が設けられていてもよい。尚、スリット８は、再配線５の配線抵抗を考慮して、接続パッド２とバンプ電極６ａとの間の領域を避けるように配置することが望ましい。
【００３７】
また、上記実施形態では、パッシベーション膜３の上面側に各接続パッド２の中央部分が開口するように絶縁膜４を形成したが、この絶縁膜４は必ず必要なものではなく、絶縁膜４をパッシベーション膜３で代用させるようにしてもよい。この場合、再配線５や封止膜７はパッシベーション膜３上に形成されることになる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体装置の断面構造を示す図である。
【図２】図１におけるＡ矢視図である。
【図３】（ａ）から（ｅ）は、本実施形態の半導体装置の製造方法を示す図である。
【図４】（ａ）と（ｂ）は、その他の実施形態を示す図である。
【図５】比較例の半導体装置の断面構造を示す図である。
【図６】図５におけるＢ矢視図である。
【符号の説明】
１…半導体基板、
２…接続パッド、
３…パッシベーション膜、
４…絶縁膜、
５…再配線、
６…電極、
６ａ…バンプ電極、
７…封止膜、
８…スリット、
２０…半導体装置。
Claims (4)
- 半導体基板上の接続パッドに接続される配線及びバンプ電極を有する半導体装置において、
前記配線は前記バンプ電極及び前記接続パッドを囲むパターンを有して設けられており、前記配線にはスリットが設けられていることを特徴とする半導体装置。 - 前記スリットは、少なくとも前記半導体基板の周縁部に配置された前記配線に設けられていることを特徴とする請求項１に記載の半導体装置。
- 前記配線または前記スリットの角部には面取りが施されていることを特徴とする請求項１または２に記載の半導体装置。
- 前記配線の表面には保護膜が形成されていることを特徴とする請求項１乃至３の何れか１つに記載の半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002172791A JP2004022653A (ja) | 2002-06-13 | 2002-06-13 | 半導体装置 |
| US10/440,159 US20030218246A1 (en) | 2002-05-22 | 2003-05-19 | Semiconductor device passing large electric current |
| DE10323238A DE10323238B4 (de) | 2002-05-22 | 2003-05-22 | Leistungselement, welches einen großen elektrischen Strom durchlässt |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002172791A JP2004022653A (ja) | 2002-06-13 | 2002-06-13 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004022653A true JP2004022653A (ja) | 2004-01-22 |
Family
ID=31172254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002172791A Pending JP2004022653A (ja) | 2002-05-22 | 2002-06-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004022653A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007208209A (ja) * | 2006-02-06 | 2007-08-16 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US7696504B2 (en) | 2006-09-20 | 2010-04-13 | Elpida Memory, Inc. | Phase change memory device |
| JP2012049281A (ja) * | 2010-08-26 | 2012-03-08 | Toyota Motor Corp | 半導体装置 |
| WO2014171045A1 (ja) * | 2013-04-17 | 2014-10-23 | パナソニックＩｐマネジメント株式会社 | 半導体装置 |
| JP2016092339A (ja) * | 2014-11-10 | 2016-05-23 | ローム株式会社 | 半導体装置およびその製造方法 |
| US10483223B2 (en) | 2016-08-10 | 2019-11-19 | Ablic Inc. | Semiconductor device having a large area interconnect or pad |
-
2002
- 2002-06-13 JP JP2002172791A patent/JP2004022653A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007208209A (ja) * | 2006-02-06 | 2007-08-16 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US7365434B2 (en) | 2006-02-06 | 2008-04-29 | Fujitsu Limited | Semiconductor device and manufacturing method for the same |
| US7696504B2 (en) | 2006-09-20 | 2010-04-13 | Elpida Memory, Inc. | Phase change memory device |
| JP2012049281A (ja) * | 2010-08-26 | 2012-03-08 | Toyota Motor Corp | 半導体装置 |
| WO2014171045A1 (ja) * | 2013-04-17 | 2014-10-23 | パナソニックＩｐマネジメント株式会社 | 半導体装置 |
| JP2016092339A (ja) * | 2014-11-10 | 2016-05-23 | ローム株式会社 | 半導体装置およびその製造方法 |
| US10483223B2 (en) | 2016-08-10 | 2019-11-19 | Ablic Inc. | Semiconductor device having a large area interconnect or pad |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6132769B2 (ja) | 半導体装置 | |
| JP2012069585A (ja) | 半導体装置およびその製造方法 | |
| JP6635328B2 (ja) | 半導体装置およびその製造方法 | |
| JP3459234B2 (ja) | 半導体装置およびその製造方法 | |
| JP3945380B2 (ja) | 半導体装置およびその製造方法 | |
| CN108155155B (zh) | 半导体结构及其形成方法 | |
| CN109727942B (zh) | 半导体装置以及半导体装置的制造方法 | |
| JP2006339408A (ja) | 半導体装置及びその製造方法 | |
| JP2004079988A (ja) | 半導体装置 | |
| JPH05343468A (ja) | 半導体装置 | |
| JP2004022653A (ja) | 半導体装置 | |
| JP2008244383A (ja) | 半導体装置およびその製造方法 | |
| JP4084737B2 (ja) | 半導体装置 | |
| JP2008141019A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3894042B2 (ja) | 半導体装置 | |
| JP2008210828A (ja) | 半導体装置およびその製造方法 | |
| JP2007095894A (ja) | 半導体装置及びその製造方法 | |
| JP2004022650A (ja) | 半導体装置 | |
| JP3925318B2 (ja) | 半導体装置 | |
| JP7137674B1 (ja) | 半導体装置およびその製造方法 | |
| JP3666495B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2022011095A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP4016276B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2004022651A (ja) | 半導体装置 | |
| JP4058630B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040723 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050712 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060829 |