JP2010225648A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2010225648A JP2010225648A JP2009068432A JP2009068432A JP2010225648A JP 2010225648 A JP2010225648 A JP 2010225648A JP 2009068432 A JP2009068432 A JP 2009068432A JP 2009068432 A JP2009068432 A JP 2009068432A JP 2010225648 A JP2010225648 A JP 2010225648A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor
- film
- manufacturing
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Dicing (AREA)
Abstract
【解決手段】 シリコン基板1の側面に形成された円弧状に凹んだ傾斜面13にはアモルファスシリコンやポリイミド系樹脂等からなる側部保護膜14が設けられている。これにより、シリコン基板1の側面下端のエッジ部1aを保護することができる。この場合、側部保護膜14の下端部下面はシリコン基板1の下面と面一となっているので、シリコン基板1の下面に樹脂保護膜を形成する場合と比較して、薄型化することができる。
【選択図】 図1
Description
請求項2に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記傾斜面は前記半導体基板の下面から前記絶縁膜の側面に亘って設けられていることを特徴とするものである。
請求項3に記載の発明に係る半導体装置は、請求項2に記載の発明において、前記傾斜面は前記半導体基板、前記絶縁膜および前記封止膜の側面に設けられていることを特徴とするものである。
請求項4に記載の発明に係る半導体装置は、請求項3に記載の発明において、前記側部保護膜の下端部下面は前記半導体基板の裏面と面一となっていることを特徴とするものである。
請求項5に記載の発明に係る半導体装置は、請求項4に記載の発明において、前記傾斜面は円弧状に凹んだ面であることを特徴とするものである。
請求項6に記載の発明に係る半導体装置は、請求項5に記載の発明において、前記傾斜面は、前記半導体基板の下面に接する緩傾斜面を有することを特徴とするものである。
請求項7に記載の発明に係る半導体装置は、請求項4に記載の発明において、前記傾斜面は平面であることを特徴とするものである。
請求項8に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記側部保護膜の上端部側面は前記封止膜の側面と面一となっていることを特徴とするものである。
請求項9に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記側部保護膜は前記半導体基板の周辺部裏面にも設けられていることを特徴とするものである。
請求項10に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記側部保護膜はアモルファスシリコンあるいはポリイミド系樹脂からなることを特徴とするものである。
請求項11に記載の発明に係る半導体装置は、請求項10に記載の発明において、前記側部保護膜の厚さは1〜50μmであることを特徴とするものである。
請求項12に記載の発明に係る半導体装置の製造方法は、一面上に集積回路が形成された半導体ウエハの当該一面上に絶縁膜が形成され、前記絶縁膜上に電極用接続パッド部が前記集積回路に接続されて形成され、前記電極用接続パッド部上に外部接続用バンプ電極が形成され、前記外部接続用バンプ電極の周囲に封止膜が形成されたものを準備する工程と、ダイシングストリートおよびその両側に対応する部分における前記半導体ウエハの下面側に内壁面が傾斜面となる溝を形成し、前記半導体ウエハを複数の半導体基板に分離する工程と、前記溝の内壁面および前記半導体基板の下面に前記溝の深さおよび幅よりも薄い厚さの側部保護膜を形成する工程と、前記ダイシングストリートに沿って切断し、前記傾斜面を覆う前記側部保護膜を有する半導体装置を複数個得る工程と、を有することを特徴とするものである。
請求項13に記載の発明に係る半導体装置の製造方法は、請求項12に記載の発明において、前記溝は前記封止膜の厚さ方向の中間位置まで形成することを特徴とするものである。
請求項14に記載の発明に係る半導体装置の製造方法は、請求項12に記載の発明において、前記溝は断面半楕円形状に形成することを特徴とするものである。
請求項15に記載の発明に係る半導体装置の製造方法は、請求項14に記載の発明において、前記溝を形成する工程は、前記半導体基板の下面に接する緩傾斜面を有する傾斜面を形成する工程を含むことを特徴とするものである。
請求項16に記載の発明に係る半導体装置の製造方法は、請求項12に記載の発明において、前記溝は断面V字形状に形成することを特徴とするものである。
請求項17に記載の発明に係る半導体装置の製造方法は、請求項12に記載の発明において、前記側部保護膜はインクジェット法あるいはディスペンサ法によって形成することを特徴とするものである。
請求項18に記載の発明に係る半導体装置の製造方法は、請求項17に記載の発明において、前記側部保護膜はアモルファスシリコンあるいはポリイミド系樹脂によって形成することを特徴とするものである。
請求項19に記載の発明に係る半導体装置の製造方法は、請求項18に記載の発明において、前記側部保護膜の厚さは1〜50μmとすることを特徴とするものである。
請求項20に記載の発明に係る半導体装置の製造方法は、請求項12に記載の発明において、前記溝を形成する前に、前記半導体ウエハの裏面側を研削して該半導体ウエハの厚さを薄くする工程を有することを特徴とするものである。
請求項21に記載の発明に係る半導体装置の製造方法は、請求項12に記載の発明において、前記溝を形成した後に、前記半導体ウエハの裏面側を研削して該半導体ウエハの厚さを薄くする工程を有することを特徴とするものである。
請求項22に記載の発明に係る半導体装置の製造方法は、請求項12に記載の発明において、前記側部保護膜を形成した後に、前記半導体ウエハの裏面側を研削して該半導体ウエハの厚さを薄くする工程を有することを特徴とするものである。
請求項23に記載の発明に係る半導体装置の製造方法は、請求項20〜22のいずれかに記載の発明において、前記半導体ウエハの裏面側を研削した後に、前記半導体ウエハの裏面に研削により形成された加工変質層を除去する工程を有することを特徴とするものである。
請求項24に記載の発明に係る半導体装置の製造方法は、請求項12に記載の発明において、前記側部保護膜を形成する工程は、前記溝周辺の前記半導体基板の下面に側部保護膜を形成する工程を含むことを特徴とするものである。
図1はこの発明の第1実施形態としての半導体装置の断面図を示す。この半導体装置は、一般的にはCSPと呼ばれるものであり、シリコン基板(半導体基板)1を備えている。シリコン基板1は、限定するする意味ではないが、例えば、厚さ150〜400μmであり、その上面には所定の機能の集積回路を構成する素子、例えば、トランジスタ、ダイオード、抵抗、コンデンサ等の素子(図示せず)が形成され、その上面周辺部には、上記集積回路の各素子に接続されたアルミニウム系金属等からなる接続パッド2が設けられている。接続パッド2は2個のみを図示するが、実際にはシリコン基板1の上面周辺部に多数配列されている。
図9はこの発明の第2実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す半導体装置と異なる点は、シリコン基板1、パッシベーション膜3および保護膜5の側面に平面状の傾斜面13を設け、この傾斜面13に側部保護膜14を設けた点である。この場合も、側部保護膜14の下端部下面はシリコン基板1の下面とほぼ面一となっており、溝24周辺のシリコン基板1の下面に延出されていない。側部保護膜14の上端部側面は封止膜11の側面とほぼ面一となっており、封止膜11から突き出していない。
図11はこの発明の第3実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す半導体装置と異なる点は、シリコン基板1の周辺部下面を側部保護膜13でさらに覆った点である。このようにした場合には、シリコン基板1の周側面下端のエッジ部1aの保護を強化することができる。
例えば、上記第1実施形態において、図2に示すものを準備した後に、図4に示すブレード23を用いて、図4に示すような溝24を形成し、次いで半導体ウエハ21の上面(裏面)側を適宜に研削するようにしてもよい。また、図2に示すものを準備した後に、図4に示すブレード23を用いて、図4に示すような溝24を形成し、次いで溝24の内壁面に側部保護膜14を形成し、次いで半導体ウエハ21の上面(裏面)側を適宜に研削するようにしてもよい。なお、これらの場合も、半導体ウエハ21の上面を研削した後に、半導体ウエハ21の上面に研削により形成された加工変質層をエッチングして除去する。
2 接続パッド
3 パッシベーション膜
5 保護膜
7 配線
10 柱状電極
11 封止膜
12 半田ボール
13 傾斜面
14 側部保護膜
21 半導体ウエハ
22 ダイシングストリート
23 ブレード
24 溝
25 ブレード
26 溝
Claims (24)
- 一面上に集積回路が形成された半導体基板と、前記半導体基板の一面上に設けられた絶縁膜と、前記絶縁膜上に前記集積回路に接続されて設けられた電極用接続パッド部と、前記電極用接続パッド部上に設けられた外部接続用バンプ電極と、前記外部接続用バンプ電極の周囲に設けられた封止膜と、少なくとも前記半導体基板の下面から前記封止膜の側面に亘って設けられた傾斜面と、前記傾斜面を覆って設けられ、該傾斜面の深さおよび幅よりも薄い厚さの側部保護膜とを備えていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記傾斜面は前記半導体基板の下面から前記絶縁膜の側面に亘って設けられていることを特徴とする半導体装置。
- 請求項2に記載の発明において、前記傾斜面は前記半導体基板、前記絶縁膜および前記封止膜の側面に設けられていることを特徴とする半導体装置。
- 請求項3に記載の発明において、前記側部保護膜の下端部下面は前記半導体基板の裏面と面一となっていることを特徴とする半導体装置。
- 請求項4に記載の発明において、前記傾斜面は円弧状に凹んだ面であることを特徴とする半導体装置。
- 請求項5に記載の発明において、前記傾斜面は、前記半導体基板の下面に接する緩傾斜面を有することを特徴とする半導体装置。
- 請求項4に記載の発明において、前記傾斜面は平面であることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記側部保護膜の上端部側面は前記封止膜の側面と面一となっていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記側部保護膜は前記半導体基板の周辺部裏面にも設けられていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記側部保護膜はアモルファスシリコンあるいはポリイミド系樹脂からなることを特徴とする半導体装置。
- 請求項10に記載の発明において、前記側部保護膜の厚さは1〜50μmであることを特徴とする半導体装置。
- 一面上に集積回路が形成された半導体ウエハの当該一面上に絶縁膜が形成され、前記絶縁膜上に電極用接続パッド部が前記集積回路に接続されて形成され、前記電極用接続パッド部上に外部接続用バンプ電極が形成され、前記外部接続用バンプ電極の周囲に封止膜が形成されたものを準備する工程と、
ダイシングストリートおよびその両側に対応する部分における前記半導体ウエハの下面側に内壁面が傾斜面となる溝を形成し、前記半導体ウエハを複数の半導体基板に分離する工程と、
前記溝の内壁面および前記半導体基板の下面に前記溝の深さおよび幅よりも薄い厚さの側部保護膜を形成する工程と、
前記ダイシングストリートに沿って切断し、前記傾斜面を覆う前記側部保護膜を有する半導体装置を複数個得る工程と、
を有することを特徴とする半導体装置の製造方法。 - 請求項12に記載の発明において、前記溝は前記封止膜の厚さ方向の中間位置まで形成することを特徴とする半導体装置の製造方法。
- 請求項12に記載の発明において、前記溝は断面半楕円形状に形成することを特徴とする半導体装置の製造方法。
- 請求項14に記載の発明において、前記溝を形成する工程は、前記半導体基板の下面に接する緩傾斜面を有する傾斜面を形成する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項12に記載の発明において、前記溝は断面V字形状に形成することを特徴とする半導体装置の製造方法。
- 請求項12に記載の発明において、前記側部保護膜はインクジェット法あるいはディスペンサ法によって形成することを特徴とする半導体装置の製造方法。
- 請求項17に記載の発明において、前記側部保護膜はアモルファスシリコンあるいはポリイミド系樹脂によって形成することを特徴とする半導体装置の製造方法。
- 請求項18に記載の発明において、前記側部保護膜の厚さは1〜50μmとすることを特徴とする半導体装置の製造方法。
- 請求項12に記載の発明において、前記溝を形成する前に、前記半導体ウエハの裏面側を研削して該半導体ウエハの厚さを薄くする工程を有することを特徴とする半導体装置の製造方法。
- 請求項12に記載の発明において、前記溝を形成した後に、前記半導体ウエハの裏面側を研削して該半導体ウエハの厚さを薄くする工程を有することを特徴とする半導体装置の製造方法。
- 請求項12に記載の発明において、前記側部保護膜を形成した後に、前記半導体ウエハの裏面側を研削して該半導体ウエハの厚さを薄くする工程を有することを特徴とする半導体装置の製造方法。
- 請求項20〜22のいずれかに記載の発明において、前記半導体ウエハの裏面側を研削した後に、前記半導体ウエハの裏面に研削により形成された加工変質層を除去する工程を有することを特徴とする半導体装置の製造方法。
- 請求項12に記載の発明において、前記側部保護膜を形成する工程は、前記溝周辺の前記半導体基板の下面に側部保護膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009068432A JP2010225648A (ja) | 2009-03-19 | 2009-03-19 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009068432A JP2010225648A (ja) | 2009-03-19 | 2009-03-19 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010225648A true JP2010225648A (ja) | 2010-10-07 |
Family
ID=43042576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009068432A Pending JP2010225648A (ja) | 2009-03-19 | 2009-03-19 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010225648A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105304605A (zh) * | 2015-11-20 | 2016-02-03 | 江阴长电先进封装有限公司 | 一种芯片嵌入式封装结构及其封装方法 |
CN105304587A (zh) * | 2015-11-20 | 2016-02-03 | 江阴长电先进封装有限公司 | 一种提高芯片可靠性的封装结构及其圆片级制作方法 |
WO2018142976A1 (ja) * | 2017-02-01 | 2018-08-09 | 株式会社村田製作所 | Csp型半導体デバイスおよびその製造方法 |
CN110197815A (zh) * | 2018-02-27 | 2019-09-03 | 株式会社东芝 | 半导体装置以及切割方法 |
WO2020031530A1 (ja) * | 2018-08-09 | 2020-02-13 | ソニーセミコンダクタソリューションズ株式会社 | 半導体パッケージ、その搬送用トレイおよび半導体パッケージの製造方法 |
JP2020161757A (ja) * | 2019-03-28 | 2020-10-01 | 株式会社ディスコ | パッケージ基板の加工方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003347441A (ja) * | 2002-05-22 | 2003-12-05 | Sharp Corp | 半導体素子、半導体装置、及び半導体素子の製造方法 |
JP2006352076A (ja) * | 2005-05-18 | 2006-12-28 | Yamaha Corp | 半導体装置の製造方法および半導体装置 |
-
2009
- 2009-03-19 JP JP2009068432A patent/JP2010225648A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003347441A (ja) * | 2002-05-22 | 2003-12-05 | Sharp Corp | 半導体素子、半導体装置、及び半導体素子の製造方法 |
JP2006352076A (ja) * | 2005-05-18 | 2006-12-28 | Yamaha Corp | 半導体装置の製造方法および半導体装置 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105304605A (zh) * | 2015-11-20 | 2016-02-03 | 江阴长电先进封装有限公司 | 一种芯片嵌入式封装结构及其封装方法 |
CN105304587A (zh) * | 2015-11-20 | 2016-02-03 | 江阴长电先进封装有限公司 | 一种提高芯片可靠性的封装结构及其圆片级制作方法 |
WO2018142976A1 (ja) * | 2017-02-01 | 2018-08-09 | 株式会社村田製作所 | Csp型半導体デバイスおよびその製造方法 |
JP6424996B1 (ja) * | 2017-02-01 | 2018-11-21 | 株式会社村田製作所 | Csp型半導体デバイスおよびその製造方法 |
CN110197815A (zh) * | 2018-02-27 | 2019-09-03 | 株式会社东芝 | 半导体装置以及切割方法 |
CN110197815B (zh) * | 2018-02-27 | 2023-08-22 | 株式会社东芝 | 半导体装置以及切割方法 |
WO2020031530A1 (ja) * | 2018-08-09 | 2020-02-13 | ソニーセミコンダクタソリューションズ株式会社 | 半導体パッケージ、その搬送用トレイおよび半導体パッケージの製造方法 |
US11545403B2 (en) | 2018-08-09 | 2023-01-03 | Sony Semiconductor Solutions Corporation | Semiconductor package having a multilayer structure and a transport tray for the semiconductor structure |
JP2020161757A (ja) * | 2019-03-28 | 2020-10-01 | 株式会社ディスコ | パッケージ基板の加工方法 |
JP7242377B2 (ja) | 2019-03-28 | 2023-03-20 | 株式会社ディスコ | パッケージ基板の加工方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4003780B2 (ja) | 半導体装置及びその製造方法 | |
US8154133B2 (en) | Semiconductor device having low dielectric constant film and manufacturing method thereof | |
JP5582811B2 (ja) | 半導体装置及びその製造方法 | |
TWI446512B (zh) | 晶片封裝體及其形成方法 | |
JP5028988B2 (ja) | 半導体装置の製造方法 | |
JP4193897B2 (ja) | 半導体装置およびその製造方法 | |
JP2010225648A (ja) | 半導体装置およびその製造方法 | |
JP6234725B2 (ja) | 半導体ウェハー、半導体icチップ及びその製造方法 | |
JP2009099838A (ja) | 半導体装置およびその製造方法 | |
JP4765947B2 (ja) | 半導体装置およびその製造方法 | |
JP5473959B2 (ja) | 半導体装置 | |
JP2008130886A (ja) | 半導体装置の製造方法 | |
JP4974384B2 (ja) | 半導体装置の製造方法 | |
JP2006173548A (ja) | 半導体装置および半導体装置の製造方法 | |
JP4913563B2 (ja) | 半導体装置の製造方法 | |
US20100283129A1 (en) | Semiconductor device and method for fabricating the same | |
JP5004907B2 (ja) | 半導体装置の製造方法 | |
JP2008244383A (ja) | 半導体装置およびその製造方法 | |
JP2010093273A (ja) | 半導体装置の製造方法 | |
JP6152434B2 (ja) | 半導体装置 | |
JP5873146B2 (ja) | 半導体装置 | |
JP4986417B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2013065582A (ja) | 半導体ウエハ及び半導体装置並びに半導体装置の製造方法 | |
JP2012074461A (ja) | 半導体装置およびその製造方法 | |
JP5394418B2 (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20111129 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120223 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120803 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120904 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121002 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130107 |