JP4986417B2 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4986417B2 JP4986417B2 JP2005188732A JP2005188732A JP4986417B2 JP 4986417 B2 JP4986417 B2 JP 4986417B2 JP 2005188732 A JP2005188732 A JP 2005188732A JP 2005188732 A JP2005188732 A JP 2005188732A JP 4986417 B2 JP4986417 B2 JP 4986417B2
- Authority
- JP
- Japan
- Prior art keywords
- passivation film
- sealing resin
- semiconductor device
- stress relaxation
- side portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 107
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000002161 passivation Methods 0.000 claims description 89
- 238000007789 sealing Methods 0.000 claims description 47
- 239000011347 resin Substances 0.000 claims description 45
- 229920005989 resin Polymers 0.000 claims description 45
- 230000002093 peripheral effect Effects 0.000 claims description 37
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 238000005520 cutting process Methods 0.000 claims description 2
- 230000002040 relaxant effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 96
- 239000011229 interlayer Substances 0.000 description 17
- 238000005336 cracking Methods 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 239000004642 Polyimide Substances 0.000 description 8
- 229920001721 polyimide Polymers 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 239000003822 epoxy resin Substances 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000007788 liquid Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000004850 liquid epoxy resins (LERs) Substances 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
WL−CSPの半導体装置は、図7に示すように、半導体チップ101の表面全域が薄い膜状のパッシベーション膜102で覆われている。このパッシベーション膜102には、半導体チップ101の表面に形成された内部配線の一部を電極パッド103として露出させるためのパッド開口104が形成されている。また、パッシベーション膜102上には、ポリイミド層105が積層されている。さらに、ポリイミド層105上には、再配線106が形成されており、この再配線106は、ポリイミド層105に貫通して形成された貫通孔107を介して電極パッド103に接続されている。そして、ポリイミド層105および再配線106上には、エポキシ樹脂からなる封止樹脂層108が積層され、再配線106は、その封止樹脂層108を貫通するポスト109を介して、封止樹脂層108の表面に配設された半田ボール110に接続されている。
この構成によれば、パッシベーション膜の中央側部分の側面は、その中央側部分と周縁側部分との間に入り込んでいる応力緩和層によって覆われる。そのため、パッシベーション膜の中央側部分の側面を応力緩和層によって保護することができる。また、パッシベーション膜の中央側部分と周縁側部分との間においても、その間に入り込んでいる応力緩和層によって、この半導体装置に加わる応力を吸収することができる。その結果、パッシベーション膜の中央側部分の剥がれやひび割れをより確実に防止することができる。
この構成によれば、封止樹脂層が応力緩和層の側面に回り込むことによって、応力緩和層の側面が封止樹脂層によって覆われる。そのため、応力緩和層を外気から遮断することができ、外気に含まれる水分などによる応力緩和層の劣化を防止することができる。
図1は、この発明の一実施形態に係る半導体装置の構成を示す断面図である。この半導体装置は、WL−CSPの半導体装置であり、最表層部にパッシベーション膜(表面保護膜)11を有する半導体チップ1と、パッシベーション膜11上に積層された応力緩和層2と、この応力緩和層2上に形成された再配線3と、この再配線3上に積層された封止樹脂層4と、この封止樹脂層4上に配置された金属ボール5とを備えている。
応力緩和層2は、この半導体装置に応力が加わったときに、その応力を吸収して緩和するために設けられている。この応力緩和層2は、たとえば、ポリイミドからなり、その表面を見下ろしたときに、パッシベーション膜11の中央側部分111よりも少し小さい矩形状に形成されている。この応力緩和層2には、電極パッド6と対向する位置に貫通孔21が貫通して形成されている。
封止樹脂層4は、たとえば、エポキシ樹脂からなり、半導体チップ1の表面側を封止している。この封止樹脂層4は、パッシベーション膜11の中央側部分111、応力緩和層2および再配線3の表面を覆い、さらに、これらの表面から側面に回り込み、半導体チップ1の溝12を埋め尽くしている。また、封止樹脂層4は、表面が平坦面に形成されるとともに、その側面が半導体チップ1の側面と面一に形成されている。これによって、この半導体装置は、平面視におけるサイズが半導体チップ1のサイズと等しい略直方体形状を有している。
金属ボール5は、図示しない配線基板などとの接続(外部接続)のための外部接続端子であり、たとえば、半田などの金属材料を用いてボール状に形成されている。
次いで、図2(b)に示すように、ダイシングラインLの両側において、溝12が形成されることによって、ダイシングラインLと所定間隔を空けて、ダイシングラインLに沿って延びる帯状の領域からパッシベーション膜11が除去される。溝12は、たとえば、ブレード(図示せず)を用いて、パッシベーション膜11の表面側からハーフカットの手法によって形成してもよいし、レーザ加工によって形成してもよい。ブレードを用いる場合、そのブレードの厚みおよびカット量(切り込み量)によって、溝12の幅および深さを制御することができる。
図3は、この発明の他の実施形態に係る半導体装置の構成を説明するための断面図である。この図3において、上述の図1に示された各部に対応する部分には、図1の場合と同一の参照符号を付して示す。
このような構成によれば、図1に示す半導体装置と同様、パッシベーション膜11が溝12を挟んで内側の中央側部分111と外側の周縁側部分112とに分断されているので、半導体装置の側面でパッシベーション膜11の剥がれやひび割れが発生しても、その剥がれやひび割れをパッシベーション膜11の周縁側部分112のみに止めることができる。その結果、パッシベーション膜11の中央側部分111の剥がれやひび割れを防止することができ、その剥がれやひび割れに起因する機能素子の動作不良の発生を防止することができる。
図4は、図3に示す半導体装置の製造工程を工程順に示す断面図である。図4に示す半導体装置の製造工程では、まず、複数の半導体チップ1が作り込まれ、その最表層部にパッシベーション膜11を有するウエハWが用意される。そして、図4(a)に示すように、パッシベーション膜11に電極パッド6を露出させるためのパッド開口113が形成された後、ダイシングラインLの両側において、溝12が形成されることによって、ダイシングラインLと所定間隔を空けて、ダイシングラインLに沿って延びる帯状の領域からパッシベーション膜11が除去される。
そして、図4(d)に示すように、ダイシングブレード(図示せず)を用いて、ダイシングラインLに沿って、封止樹脂層4とともにウエハWを切断(ダイシング)すると、図3に示すWL−CSPの半導体装置が得られる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
2 応力緩和層
4 封止樹脂層
11 パッシベーション膜
12 溝
91 第1層間絶縁膜
92 第2層間絶縁膜
111 中央側部分
112 周縁側部分
911 中央側部分
912 周縁側部分
921 中央側部分
922 周縁側部分
A 素子形成領域
L ダイシングライン
W ウエハ
Claims (3)
- パッシベーション膜を最表層部に有する半導体チップと、上記半導体チップの表面側を封止するための封止樹脂層とを備える半導体装置であって、
上記パッシベーション膜は、上記半導体チップにおける素子形成領域上を覆い尽くす中央側部分と、この中央側部分の周縁と所定間隔を空けて、上記中央側部分の周囲を取り囲む周縁側部分とを含み、
上記パッシベーション膜と上記封止樹脂層との間に介在され、外部から加わる応力を吸収して緩和するための応力緩和層をさらに備え、
上記中央側部分と上記周縁側部分との間に上記応力緩和層が入り込んでおり、
上記パッシベーション膜の上記中央側部分の側面が上記応力緩和層で覆われていることを特徴とする半導体装置。 - 上記封止樹脂層は、上記応力緩和層の側面に回り込んでいることを特徴とする請求項1記載の半導体装置。
- 複数の半導体チップが作り込まれ、その最表層部にパッシベーション膜を有する半導体ウエハを用意する工程と、
上記半導体ウエハに設定されたダイシングラインと所定間隔を空けて、そのダイシングラインに沿って延びる帯状の領域から、少なくとも上記パッシベーション膜の一部を除去して、上記パッシベーション膜を、上記半導体チップにおける素子形成領域上を覆い尽くす中央側部分と、この中央側部分の周縁と所定間隔を空けて、上記中央側部分の周囲を取り囲む周縁側部分とに分断するパッシベーション膜除去工程と、
このパッシベーション膜除去工程後、上記半導体ウエハ上に封止樹脂層を形成する封止樹脂層形成工程と、
この封止樹脂層形成工程後に、上記半導体ウエハをダイシングラインに沿って切断するダイシング工程と、
上記パッシベーション膜除去工程後であって、上記封止樹脂層形成工程前に、上記半導体ウエハ上に応力緩和層を形成する応力緩和層形成工程とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (14)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005188732A JP4986417B2 (ja) | 2005-06-28 | 2005-06-28 | 半導体装置および半導体装置の製造方法 |
CN2005800391536A CN101057324B (zh) | 2004-11-16 | 2005-11-16 | 半导体装置及半导体装置的制造方法 |
CN201110266920.4A CN102306635B (zh) | 2004-11-16 | 2005-11-16 | 半导体装置及半导体装置的制造方法 |
PCT/JP2005/021048 WO2006054606A1 (ja) | 2004-11-16 | 2005-11-16 | 半導体装置および半導体装置の製造方法 |
US11/667,849 US7714448B2 (en) | 2004-11-16 | 2005-11-16 | Semiconductor device and method for manufacturing semiconductor device |
US12/659,968 US8575764B2 (en) | 2004-11-16 | 2010-03-26 | Semiconductor device and method for manufacturing semiconductor device |
US14/059,489 US8786106B2 (en) | 2004-11-16 | 2013-10-22 | Semiconductor device and method for manufacturing semiconductor device |
US14/306,327 US8928156B2 (en) | 2004-11-16 | 2014-06-17 | Semiconductor device and method for manufacturing semiconductor device |
US14/565,498 US9111819B2 (en) | 2004-11-16 | 2014-12-10 | Semiconductor device and method for manufacturing semiconductor device |
US14/795,955 US9312228B2 (en) | 2004-11-16 | 2015-07-10 | Semiconductor device and method for manufacturing semiconductor device |
US15/059,278 US9601441B2 (en) | 2004-11-16 | 2016-03-02 | Semiconductor device and method for manufacturing semiconductor device |
US15/438,268 US10431516B2 (en) | 2004-11-16 | 2017-02-21 | Semiconductor device and method for manufacturing semiconductor device |
US16/559,927 US11069591B2 (en) | 2004-11-16 | 2019-09-04 | Semiconductor device and method for manufacturing semiconductor device |
US17/349,211 US20210313245A1 (en) | 2004-11-16 | 2021-06-16 | Semiconductor device and method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005188732A JP4986417B2 (ja) | 2005-06-28 | 2005-06-28 | 半導体装置および半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011024114A Division JP5394418B2 (ja) | 2011-02-07 | 2011-02-07 | 半導体装置および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007012712A JP2007012712A (ja) | 2007-01-18 |
JP4986417B2 true JP4986417B2 (ja) | 2012-07-25 |
Family
ID=37750858
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005188732A Active JP4986417B2 (ja) | 2004-11-16 | 2005-06-28 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4986417B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006054606A1 (ja) | 2004-11-16 | 2006-05-26 | Rohm Co., Ltd. | 半導体装置および半導体装置の製造方法 |
JP5394418B2 (ja) * | 2011-02-07 | 2014-01-22 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
EP2950338B1 (en) * | 2014-05-28 | 2019-04-24 | ams AG | Dicing method for wafer-level packaging |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0541377A (ja) * | 1991-08-06 | 1993-02-19 | Nec Corp | 半導体装置 |
JP3723545B2 (ja) * | 1996-07-12 | 2005-12-07 | 富士通株式会社 | 半導体装置 |
JP3694679B2 (ja) * | 2002-04-02 | 2005-09-14 | 京セラ株式会社 | フリップチップ型icの製造方法 |
JP4388265B2 (ja) * | 2002-10-11 | 2009-12-24 | 株式会社ルネサステクノロジ | 半導体集積回路装置およびその製造方法 |
JP2004288816A (ja) * | 2003-03-20 | 2004-10-14 | Seiko Epson Corp | 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器 |
-
2005
- 2005-06-28 JP JP2005188732A patent/JP4986417B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007012712A (ja) | 2007-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11069591B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP5183708B2 (ja) | 半導体装置およびその製造方法 | |
JP4003780B2 (ja) | 半導体装置及びその製造方法 | |
JP4818005B2 (ja) | 半導体装置及びその製造方法 | |
JP2007329396A (ja) | 半導体装置、その製造方法及びその実装方法 | |
JP5473959B2 (ja) | 半導体装置 | |
JP7140530B2 (ja) | 電子部品およびその製造方法 | |
US10964595B2 (en) | Method for singulating packaged integrated circuits and resulting structures | |
KR101014829B1 (ko) | 반도체 장치 | |
JP2006173548A (ja) | 半導体装置および半導体装置の製造方法 | |
JP4986417B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5394418B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5006026B2 (ja) | 半導体装置 | |
JP2007165402A (ja) | 半導体装置 | |
JP5065669B2 (ja) | 半導体装置 | |
JP5106763B2 (ja) | 半導体装置 | |
JP4946693B2 (ja) | 半導体装置 | |
JP2008159950A (ja) | 半導体装置 | |
JP2006269747A (ja) | Icチップ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110207 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110407 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110704 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110804 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120419 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120424 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4986417 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |