JP2006269747A - Icチップ - Google Patents
Icチップ Download PDFInfo
- Publication number
- JP2006269747A JP2006269747A JP2005085806A JP2005085806A JP2006269747A JP 2006269747 A JP2006269747 A JP 2006269747A JP 2005085806 A JP2005085806 A JP 2005085806A JP 2005085806 A JP2005085806 A JP 2005085806A JP 2006269747 A JP2006269747 A JP 2006269747A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- wiring
- groove
- semiconductor wafer
- short
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
- H01L2224/48991—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids being formed on the semiconductor or solid-state body to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】ICチップのパッドと外部との電気的接続を導電性のインクを用いて配線する際に、半導体ウェハの切断に伴う応力の緩和を確保しつつ、配線同士の電気的な短絡を防止できるICチップの提供。
【解決手段】この発明は、ICチップ11上の内周部に沿って一連に設けた溝12と、溝12よりも内側に配置され、導電性材料を含むインクを用いたインクジェット配線15により外部と電気的に接続するためのパッド14と、を備えている。インクジェット配線15が溝12と交差する交差部の近傍には、そのインクジェット配線15を行う際に、各インクジェット配線同士の短絡を防止するための短絡防止部16を設けた。
【選択図】 図1
【解決手段】この発明は、ICチップ11上の内周部に沿って一連に設けた溝12と、溝12よりも内側に配置され、導電性材料を含むインクを用いたインクジェット配線15により外部と電気的に接続するためのパッド14と、を備えている。インクジェット配線15が溝12と交差する交差部の近傍には、そのインクジェット配線15を行う際に、各インクジェット配線同士の短絡を防止するための短絡防止部16を設けた。
【選択図】 図1
Description
本発明は、半導体ウェハの表面に形成され、ダイシングにより分割されるICチップに関するものである。
従来、ICチップ1は、例えば図10に示すように、半導体ウェハの表面に一定間隔で規則的に複数個形成されるようになっている。そして、その各ICチップ1は、その表面側の内周部に沿って、その中央側を囲むように溝2が設けられたものが知られている(図10および図11参照)。
その溝2は、半導体ウェハのダイシング工程で、スクライブライン3をダイシングカッタ7で切断する際に、その切断に伴う応力を緩和してICチップが不良になるのを防止するためである(図12参照)。また、各ICチップ1は、溝2よりも内側に外部と電気的に接続するために、多数のパッド4を備えている。
その溝2は、半導体ウェハのダイシング工程で、スクライブライン3をダイシングカッタ7で切断する際に、その切断に伴う応力を緩和してICチップが不良になるのを防止するためである(図12参照)。また、各ICチップ1は、溝2よりも内側に外部と電気的に接続するために、多数のパッド4を備えている。
ここで、図11において、8は半導体ウェハ(シリコンウェハ)であり、9は素子分離領域である。
ところで、このような構成からなるICチップ1を、プリント基板などの基板に実装して使用する場合に、図13に示すように、パッド4と基板上の部品などとを導電性のインクを用いてインクジェットプリンタで配線する、いわゆるインクジェット配線5が考えられる。
ところで、このような構成からなるICチップ1を、プリント基板などの基板に実装して使用する場合に、図13に示すように、パッド4と基板上の部品などとを導電性のインクを用いてインクジェットプリンタで配線する、いわゆるインクジェット配線5が考えられる。
しかし、ICチップ1の周囲には、溝2が形成されている。このため、インクジェット配線5が溝2と交差する部分では、その配線の際に(配線の工程で)、水分を含む導電性のインクが溝4内に入り込んだのちその溝2に沿って流れ、乾燥後に、隣接するインクジェット配線同士が電気的に短絡するおそれがある(図13の斜線で示す部分を参照)。
また、溝2はICチップ1の表面側の内周部に、その中央側を囲うように一連に設けられているので、隣接するインクジェット配線同士だけでなく、離れた場所のインクジェット配線同士が電気的に短絡されるおそれがある。
また、溝2はICチップ1の表面側の内周部に、その中央側を囲うように一連に設けられているので、隣接するインクジェット配線同士だけでなく、離れた場所のインクジェット配線同士が電気的に短絡されるおそれがある。
従って、インクジェット配線を行う場合には、半導体ウェハのダイシングカッタによる切断に伴う応力を緩和してICチップの不良防止を確保しつつ、配線同士の電気的な短絡の防止を図る必要がある。
本発明の目的は、上記の点に鑑み、ICチップのパッドと外部との電気的接続を導電性のインクを用いて配線する際に、半導体ウェハの切断に伴う応力の緩和を確保しつつ、配線同士の電気的な短絡を防止できるICチップを提供することにある。
上記の課題を解決し本発明の目的を達成するために、各発明は、以下のような構成からなる。
すなわち、第1の発明は、半導体ウェハに複数個が形成され、前記半導体ウェハをダイシングにより分割されるICチップであって、前記ICチップ上の内周部に沿って一連に設けた溝と、前記溝よりも内側に配置され、導電性材料を含むインクを用いた配線により外部と電気的に接続するための少なくとも2つのパッドとを備え、前記配線が前記溝と交差する交差部の近傍に、前記各配線を行う際に、その各配線同士の短絡を防止する短絡防止部を設けている。
すなわち、第1の発明は、半導体ウェハに複数個が形成され、前記半導体ウェハをダイシングにより分割されるICチップであって、前記ICチップ上の内周部に沿って一連に設けた溝と、前記溝よりも内側に配置され、導電性材料を含むインクを用いた配線により外部と電気的に接続するための少なくとも2つのパッドとを備え、前記配線が前記溝と交差する交差部の近傍に、前記各配線を行う際に、その各配線同士の短絡を防止する短絡防止部を設けている。
第2の発明は、第1の発明において、前記短絡防止部は、全体が絶縁物から構成され、かつ、前記交差部であって前記配線の幅方向の両側の前記溝内に前記絶縁物が充填されている。
第3の発明は、半導体ウェハに複数個が形成され、前記半導体ウェハをダイシングにより分割されるICチップであって、前記ICチップ上の内周部に沿って一連に設けた溝と、前記溝よりも内側に配置され、導電性材料を含むインクを用いた配線により外部と電気的に接続するための少なくとも2つのパッドとを備え、前記ICチップ上の前記各配線の方向に沿う両側の領域に、前記各配線を行う際に、その各配線同士の短絡を防止する仕切り部を設けている。
第3の発明は、半導体ウェハに複数個が形成され、前記半導体ウェハをダイシングにより分割されるICチップであって、前記ICチップ上の内周部に沿って一連に設けた溝と、前記溝よりも内側に配置され、導電性材料を含むインクを用いた配線により外部と電気的に接続するための少なくとも2つのパッドとを備え、前記ICチップ上の前記各配線の方向に沿う両側の領域に、前記各配線を行う際に、その各配線同士の短絡を防止する仕切り部を設けている。
第4の発明は、第3の発明において、前記仕切り部は、全体が絶縁物から構成され、かつ、前記溝と交差する交差部を有し、その交差部の溝内に前記絶縁物が充填されている。
第5の発明は、第3または第4の発明において、前記仕切り部は、前記ICチップ上の前記各配線の方向に沿う両側の領域と、前記ICチップ上の前記パッドの周囲の領域との2つの領域に跨がって一連に設けた。
第5の発明は、第3または第4の発明において、前記仕切り部は、前記ICチップ上の前記各配線の方向に沿う両側の領域と、前記ICチップ上の前記パッドの周囲の領域との2つの領域に跨がって一連に設けた。
第6の発明は、半導体ウェハに複数個が形成され、前記半導体ウェハをダイシングにより分割されるICチップであって、前記ICチップ上の内周部に沿って、千鳥状に配置させた複数の溝と、前記複数の溝よりも内側に配置され、導電性材料を含むインクを用いた配線により外部と電気的に接続するための少なくとも2つのパッドとを備え、前記各溝は、前記各配線の際に、その各配線と交差されるようになっている。
以上のような構成からなる本発明によれば、ICチップのパッドと外部との電気的接続を導電性のインクを用いて配線する際に、半導体ウェハの切断に伴う応力の緩和を確保しつつ、配線同士の電気的な短絡を防止できる。
以下、本発明の実施形態について、図面を参照して説明する。
(第1実施形態)
図1は、本発明のICチップの第1実施形態の構成の要部を示す平面図である。
この第1実施形態に係るICチップは、半導体ウェハに多数個が形成され、その半導体ウェハのダイシングによって分割されるものであり、分割後の部分的な平面図を図1に示す。
(第1実施形態)
図1は、本発明のICチップの第1実施形態の構成の要部を示す平面図である。
この第1実施形態に係るICチップは、半導体ウェハに多数個が形成され、その半導体ウェハのダイシングによって分割されるものであり、分割後の部分的な平面図を図1に示す。
このICチップ11は、図1に示すように、ICチップ11上の内周部に沿ってその中央側を囲むように一連に設けた溝12と、その溝12よりも内側に配置され、導電性材料を含むインクを用いた配線(以下、インクジェット配線)15により外部と電気的に接続するための複数のパッド14と、を備えている。
ここで、インクジェット配線15は、例えばICチップ11をプリント基板などの基板に搭載して使用する場合に、ICチップ11内の集積回路と基板に搭載する部品などと電気的に接続するものである。
ここで、インクジェット配線15は、例えばICチップ11をプリント基板などの基板に搭載して使用する場合に、ICチップ11内の集積回路と基板に搭載する部品などと電気的に接続するものである。
インクジェット配線15が溝12と交差する交差部の近傍には、インクジェット配線15の両側の長さ方向に沿って、短絡防止部16、16が設けられている。
短絡防止部16は、インクジェット配線15を行う際に、導電性材料を含むインクが溝12内に入り込んだのちその溝12に沿って流れ、乾燥後に、隣接するインクジェット配線15同士が電気的に短絡するのを防止するものである。このため、短絡防止部16は、全体が絶縁物からなり、溝12を跨ぐ部分は、図2または図5に示すように、その溝12内に絶縁物が埋め込まれている(充填されている)。
短絡防止部16は、インクジェット配線15を行う際に、導電性材料を含むインクが溝12内に入り込んだのちその溝12に沿って流れ、乾燥後に、隣接するインクジェット配線15同士が電気的に短絡するのを防止するものである。このため、短絡防止部16は、全体が絶縁物からなり、溝12を跨ぐ部分は、図2または図5に示すように、その溝12内に絶縁物が埋め込まれている(充填されている)。
次に、図1に示すICチップ11の断面構造の概要について、図2および図3を参照して説明する。図2は、図1のA−A線の断面図であり、図3は図1のB−B線の断面図である。
このICチップ11は、図2および図3に示すように、シリコン基板のような半導体基板21(半導体ウェハ)上に所望の回路が集積回路化されたものであり、その回路の完成後に切断されてチップ化されたものである。
このICチップ11は、図2および図3に示すように、シリコン基板のような半導体基板21(半導体ウェハ)上に所望の回路が集積回路化されたものであり、その回路の完成後に切断されてチップ化されたものである。
半導体基板21上には、図示しない所望の半導体回路が集積回路化されており、その半導体回路は、半導体基板21上の素子分離領域(LOCOS)22の上部に絶縁層を介して形成されるパッド14と電気的に接続されるようになっている。パッド14の上面は緩い斜面を有する開口部23と接しており(図3参照)、その開口部23の斜面を利用してインクジェット配線15がパッド14の上面と接続されるようになっている。
また、半導体基板21上には、図2および図3に示すように、上記の半導体回路を保護するためにアルミ配線24、25が形成され、これらのアルミ配線24、25は半導体基板21の内周部を囲うように配置されている。
上記の図示しない半導体回路の上面やアルミ配線24、25の上面は、絶縁層(絶縁膜)26で被覆されている。そして、その絶縁層26の上面側には、図2および図3に示すような溝12が形成されている。この溝12の横断面の形状は、図示のように、上部側の開口部の面積が最大で、底部側に向かうに従ってその開口部の面積が徐々に小さくなるように構成されている。
上記の図示しない半導体回路の上面やアルミ配線24、25の上面は、絶縁層(絶縁膜)26で被覆されている。そして、その絶縁層26の上面側には、図2および図3に示すような溝12が形成されている。この溝12の横断面の形状は、図示のように、上部側の開口部の面積が最大で、底部側に向かうに従ってその開口部の面積が徐々に小さくなるように構成されている。
次に、このような構成からなるICチップ11のインクジェット配線による配線例について、図4および図5を参照して説明する。
ICチップ11は、プリント基板などの基板に搭載して使用し、この場合に、図4に示すように、パッド14と基板に搭載する部品(図示せず)などとをインクジェット配線15により電気的に接続する。
ICチップ11は、プリント基板などの基板に搭載して使用し、この場合に、図4に示すように、パッド14と基板に搭載する部品(図示せず)などとをインクジェット配線15により電気的に接続する。
インクジェット配線15は、例えばインクジェットプリンタを用いて、配線を行うべき個所に、導電性材料を含むインクの塗布と乾燥とを繰り返すことにより実現するものである。従って、その配線を行う際に、インクジェット配線15が溝12と交差する部分では溝12を跨ぐことになるので、インクが溝12内に入り込んだのちその溝12の長さ方向に沿って流れる。
しかし、図5に示すように、その部分には、インクジェット配線15の両側の長さ方向に沿って、短絡防止部16、16が設けられている。しかも、短絡防止部16は、全体が絶縁物からなり、溝12を跨ぐ部分は、図5に示すように、その溝12内に絶縁物が充填されている。このため、インクジェット配線15同士が電気的に短絡するのを防止することができる。
次に、ICチップ11の製造方法について、図6を参照して説明する。
このICチップ11の製造にあたっては、図1などに示す短絡防止部16の構成を除く他の部分(図2から短絡防止部16を除いた部分)の製造は、従来技術(リソグラフィ技術)を用いて実現できる。従って、以下の説明では、短絡防止部16の製造方法について説明する。
このICチップ11の製造にあたっては、図1などに示す短絡防止部16の構成を除く他の部分(図2から短絡防止部16を除いた部分)の製造は、従来技術(リソグラフィ技術)を用いて実現できる。従って、以下の説明では、短絡防止部16の製造方法について説明する。
まず、図6(A)に示すように、絶縁層26の表面全体にレジスト31と塗布する。次に、図6(B)に示すように、そのレジスト31のうち、短絡防止部16を構成すべき位置のレジスト31をマスクを用いて選択的に除去すると、短絡防止部16を構成すべき位置に開口部32が形成される。
次に、図6(C)に示すように、レジスト31の表面全体に絶縁物33を塗布すると、開口部32内に絶縁物33が充填される。その後、図6(D)に示すように、レジスト31上の絶縁物33を除去し、レジスト31の表面が露出させる。次に、図6(E)に示すように、レジスト31を除去すれば、目的の位置に絶縁物からなる短絡防止部16が形成される。
次に、図6(C)に示すように、レジスト31の表面全体に絶縁物33を塗布すると、開口部32内に絶縁物33が充填される。その後、図6(D)に示すように、レジスト31上の絶縁物33を除去し、レジスト31の表面が露出させる。次に、図6(E)に示すように、レジスト31を除去すれば、目的の位置に絶縁物からなる短絡防止部16が形成される。
以上説明したように、第1実施形態によれば、ICチップのパッドと外部との電気的接続をインクジェット配線で行う場合に、半導体ウェハの切断に伴う応力の緩和を確保しつつ、そのインクジェット配線同士の電気的な短絡を防止できる。
なお、第1実施形態の短絡防止部16は、インクジェット配線15が溝12と交差する交差部の近傍に、インクジェット配線15の両側の長さ方向に沿って設けられている。しかも、短絡防止部16は、溝12を跨ぐ部分はその溝12内に絶縁物が埋め込まれている(図5参照)。
なお、第1実施形態の短絡防止部16は、インクジェット配線15が溝12と交差する交差部の近傍に、インクジェット配線15の両側の長さ方向に沿って設けられている。しかも、短絡防止部16は、溝12を跨ぐ部分はその溝12内に絶縁物が埋め込まれている(図5参照)。
しかし、短絡防止部16は、溝12を跨ぐ部分の溝12内に絶縁物を埋め込まむだけででも良い。その機能を十分果たすことができるからである。
(第2実施形態)
図7は、本発明のICチップの第2実施形態の構成の要部を示す平面図である。
この第2実施形態に係るICチップは、半導体ウェハに多数個が形成され、その半導体ウェハのダイシングによって分割されるものであり、分割後の部分的な平面図を図7に示す。
(第2実施形態)
図7は、本発明のICチップの第2実施形態の構成の要部を示す平面図である。
この第2実施形態に係るICチップは、半導体ウェハに多数個が形成され、その半導体ウェハのダイシングによって分割されるものであり、分割後の部分的な平面図を図7に示す。
このICチップ11Aは、図7に示すように、ICチップ11A上の内周部に沿ってその中央側を囲むように一連に設けた溝12と、その溝12よりも内側に配置され、インクジェット配線15を用いて外部と電気的に接続するための複数のパッド14と、を備えている。
ICチップ11A上であって、パッド14の外周部と、インクジェット配線15が形成される両側であってそれに沿う領域とには、図7に示すように、そのパッド14とインクジェット配線15を取り囲む形態で、一連に形成される短絡防止用の仕切り部41が設けられている。
ICチップ11A上であって、パッド14の外周部と、インクジェット配線15が形成される両側であってそれに沿う領域とには、図7に示すように、そのパッド14とインクジェット配線15を取り囲む形態で、一連に形成される短絡防止用の仕切り部41が設けられている。
この仕切り部41は、インクジェット配線15の際に、導電性材料を含むインクが溝12内に入り込んだのちその溝12に沿って流れ、乾燥後に、隣接するインクジェット配線15同士が電気的に短絡するのを防止するものである。このため、仕切り部41は、全体が絶縁物からなり、溝12を跨ぐ部分は、その溝12内に絶縁物が充填されている。
次に、このような構成からなるICチップ11Aのインクジェット配線による配線例について、図8を参照して説明する。
次に、このような構成からなるICチップ11Aのインクジェット配線による配線例について、図8を参照して説明する。
ICチップ11Aは、プリント基板などの基板に搭載して使用し、この場合に、図8に示すように、パッド14と基板に搭載する部品(図示せず)などとをインクジェット配線15により電気的に接続する。
インクジェット配線15は、例えばインクジェットプリンタを用いて、配線を行うべき個所に、導電性材料を含むインクの塗布と乾燥とを繰り返すことにより配線を実現するものである。従って、その配線の際に、インクジェット配線15が溝12と交差する部分では、インクが溝12内に入り込んだのちその溝12の長さ方向に沿って流れる。
インクジェット配線15は、例えばインクジェットプリンタを用いて、配線を行うべき個所に、導電性材料を含むインクの塗布と乾燥とを繰り返すことにより配線を実現するものである。従って、その配線の際に、インクジェット配線15が溝12と交差する部分では、インクが溝12内に入り込んだのちその溝12の長さ方向に沿って流れる。
しかし、図8に示すように、その部分には、インクジェット配線15の両側の長さ方向に沿って、仕切り部41が設けられている。しかも、仕切り部41は、全体が絶縁物からなり、溝12を跨ぐ部分は、その溝12内にその絶縁物が充填されている。このため、インクジェット配線15同士が電気的に短絡するのを防止することができる。
以上説明したように、第2施形態によれば、第1実施形態と同様の効果を実現することができる。
(第3実施形態)
図9は、本発明のICチップの第3実施形態の構成の要部を示す平面図である。
以上説明したように、第2施形態によれば、第1実施形態と同様の効果を実現することができる。
(第3実施形態)
図9は、本発明のICチップの第3実施形態の構成の要部を示す平面図である。
この第3実施形態に係るICチップは、半導体ウェハに多数個が形成され、その半導体ウェハのダイシングによって分割されるものであり、分割後の部分的な平面図を図9に示す。
このICチップ11Bは、図9に示すように、ICチップ11B上であって、そのICチップ11B上の内周部に沿ってその中央側を囲むように、複数の溝52が千鳥状に配置されている。その複数の溝52よりも内側には、インクジェット配線15により外部と電気的に接続するための複数のパッド14が配置されている。
このICチップ11Bは、図9に示すように、ICチップ11B上であって、そのICチップ11B上の内周部に沿ってその中央側を囲むように、複数の溝52が千鳥状に配置されている。その複数の溝52よりも内側には、インクジェット配線15により外部と電気的に接続するための複数のパッド14が配置されている。
各溝52は、半導体ウェハに形成したICチップ11Bをスクライブラインを用いてダイシングカッタで切断する際に、その切断に伴う応力を緩和してICチップ11Bが不良になるのを防止するためのものである。
また、各溝52は、図9に示すように、各インクジェット配線15と交差するようになっている。このため、インクジェット配線15を行う際に、導電性材料を含むインクが溝52内に入り込でその内部に収容され、外部に漏れることはない。
また、各溝52は、図9に示すように、各インクジェット配線15と交差するようになっている。このため、インクジェット配線15を行う際に、導電性材料を含むインクが溝52内に入り込でその内部に収容され、外部に漏れることはない。
次に、このような構成からなるICチップ11Bのインクジェット配線による配線例について、図9を参照して説明する。
ICチップ11Bは、プリント基板などの基板に搭載して使用し、この場合に、図9に示すように、パッド14と基板に搭載する部品(図示せず)などとをインクジェット配線15により電気的に接続する。
ICチップ11Bは、プリント基板などの基板に搭載して使用し、この場合に、図9に示すように、パッド14と基板に搭載する部品(図示せず)などとをインクジェット配線15により電気的に接続する。
インクジェット配線15は、例えばインクジェットプリンタを用いて、配線を行う個所に、導電性材料を含むインクの塗布と乾燥とを繰り返すことにより配線を実現するものである。従って、その配線の際に、インクジェット配線15は溝52と交差する部分では、インクが溝52内に入り込でその内部に収容され、外部に漏れることはない。このため、インクジェット配線15同士が電気的に短絡するのを防止できる。
以上説明したように、第3施形態によれば、第1実施形態と同様の効果を実現することができる。
11、11A、11B・・・ICチップ、12、52・・・溝、14・・・パッド、15・・・インクジェット配線、16・・・短絡防止部、41・・・短絡防止用の仕切り部
Claims (6)
- 半導体ウェハに複数個が形成され、前記半導体ウェハをダイシングにより分割されるICチップであって、
前記ICチップ上の内周部に沿って一連に設けた溝と、
前記溝よりも内側に配置され、導電性材料を含むインクを用いた配線により外部と電気的に接続するための少なくとも2つのパッドとを備え、
前記配線が前記溝と交差する交差部の近傍に、前記各配線を行う際に、その各配線同士の短絡を防止する短絡防止部を設けたことを特徴とするICチップ。 - 前記短絡防止部は、全体が絶縁物から構成され、かつ、前記交差部であって前記配線の幅方向の両側の前記溝内に前記絶縁物が充填されていることを特徴とする請求請1に記載のICチップ。
- 半導体ウェハに複数個が形成され、前記半導体ウェハをダイシングにより分割されるICチップであって、
前記ICチップ上の内周部に沿って一連に設けた溝と、
前記溝よりも内側に配置され、導電性材料を含むインクを用いた配線により外部と電気的に接続するための少なくとも2つのパッドとを備え、
前記ICチップ上の前記各配線の方向に沿う両側の領域に、前記各配線を行う際に、その各配線同士の短絡を防止する仕切り部を設けたことを特徴とするICチップ。 - 前記仕切り部は、全体が絶縁物から構成され、かつ、前記溝と交差する交差部を有し、その交差部の溝内に前記絶縁物が充填されていることを特徴とする請求請3に記載のICチップ。
- 前記仕切り部は、前記ICチップ上の前記各配線の方向に沿う両側の領域と、前記ICチップ上の前記パッドの周囲の領域との2つの領域に跨がって一連に設けたことを特徴とする請求項3または請求項4に記載のICチップ。
- 半導体ウェハに複数個が形成され、前記半導体ウェハをダイシングにより分割されるICチップであって、
前記ICチップ上の内周部に沿って、千鳥状に配置させた複数の溝と、
前記複数の溝よりも内側に配置され、導電性材料を含むインクを用いた配線により外部と電気的に接続するための少なくとも2つのパッドとを備え、
前記各溝は、前記各配線の際に、その各配線と交差されるようになっていることを特徴とするICチップ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005085806A JP2006269747A (ja) | 2005-03-24 | 2005-03-24 | Icチップ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005085806A JP2006269747A (ja) | 2005-03-24 | 2005-03-24 | Icチップ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006269747A true JP2006269747A (ja) | 2006-10-05 |
Family
ID=37205393
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005085806A Pending JP2006269747A (ja) | 2005-03-24 | 2005-03-24 | Icチップ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006269747A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150105596A (ko) * | 2014-03-07 | 2015-09-17 | 삼성디스플레이 주식회사 | 디스플레이 장치 및 이의 제조 방법 |
JP2016025121A (ja) * | 2014-07-16 | 2016-02-08 | オリンパス株式会社 | 撮像装置、および撮像装置の製造方法 |
-
2005
- 2005-03-24 JP JP2005085806A patent/JP2006269747A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150105596A (ko) * | 2014-03-07 | 2015-09-17 | 삼성디스플레이 주식회사 | 디스플레이 장치 및 이의 제조 방법 |
KR102141209B1 (ko) | 2014-03-07 | 2020-08-05 | 삼성디스플레이 주식회사 | 디스플레이 장치 및 이의 제조 방법 |
JP2016025121A (ja) * | 2014-07-16 | 2016-02-08 | オリンパス株式会社 | 撮像装置、および撮像装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7417304B2 (en) | Electronic device and method for fabricating the same | |
US8970009B2 (en) | Semiconductor device and semiconductor wafer | |
JP5400094B2 (ja) | 半導体パッケージ及びその実装方法 | |
JP2007250705A (ja) | 半導体集積回路装置及びダミーパターンの配置方法 | |
JP2006196899A (ja) | ダイの反りが抑制された半導体素子及びその製造方法 | |
KR19990055882A (ko) | 반도체 웨이퍼의 구조 및 반도체 칩의 제조 방법 | |
JP2007142037A (ja) | 実装基板および半導体装置 | |
KR101014829B1 (ko) | 반도체 장치 | |
JP2006294976A (ja) | 半導体装置およびその製造方法 | |
JP5467736B2 (ja) | 半導体集積回路 | |
EP0431490B1 (en) | Semiconductor integrated circuit device having pads at periphery of semiconductor chip | |
US8178393B2 (en) | Semiconductor package and manufacturing method thereof | |
JP2006269747A (ja) | Icチップ | |
JP2006108489A (ja) | 半導体装置の製造方法 | |
JP2005136329A (ja) | 半導体装置 | |
US20080164469A1 (en) | Semiconductor device with measurement pattern in scribe region | |
JP2005216921A (ja) | 半導体装置製造用のメタルマスク及び半導体装置の製造方法 | |
JP4986417B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4627632B2 (ja) | 半導体装置 | |
KR20040100770A (ko) | 반도체 패키지장치 및 그 제조 방법 | |
JP4305674B2 (ja) | 半導体装置 | |
JP3896741B2 (ja) | 半導体装置および半導体装置用tabテープ | |
JP2007242890A (ja) | テープ状配線基板及び半導体装置 | |
JP2007242864A (ja) | 半導体装置 | |
JP5394418B2 (ja) | 半導体装置および半導体装置の製造方法 |