KR101014829B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR101014829B1
KR101014829B1 KR1020080060448A KR20080060448A KR101014829B1 KR 101014829 B1 KR101014829 B1 KR 101014829B1 KR 1020080060448 A KR1020080060448 A KR 1020080060448A KR 20080060448 A KR20080060448 A KR 20080060448A KR 101014829 B1 KR101014829 B1 KR 101014829B1
Authority
KR
South Korea
Prior art keywords
insulating portion
insulating
opening
conductive
semiconductor device
Prior art date
Application number
KR1020080060448A
Other languages
English (en)
Other versions
KR20090004557A (ko
Inventor
고지 무나카타
Original Assignee
가부시키가이샤후지쿠라
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤후지쿠라 filed Critical 가부시키가이샤후지쿠라
Publication of KR20090004557A publication Critical patent/KR20090004557A/ko
Application granted granted Critical
Publication of KR101014829B1 publication Critical patent/KR101014829B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명의 반도체 장치는, 일면에 제1절연부가 형성된 반도체 기판을 가진다. 제1절연부에는 제1도전부를 덮는 제2절연부가 겹쳐서 배치된다. 제2절연부에는 제2도전부가 겹쳐서 배치된다. 제2절연부에는 제2도전부를 덮는 제3절연부가 배치된다. 구조체는 제1도전부, 제2절연부, 제2도전부, 제3절연부 및 단자로 이루어진다. 서로 인접한 구조체들 사이에는 제3개구부가 형성되어 있다. 이 제3개구부는 제3절연부 및 제2절연부를 관통하여 제1절연부를 노출시킨다. 본 발명에 의하면, 절연층의 신축에 의한 기판의 만곡이나 절연층과 기판의 박리를 방지함과 동시에, 단자들 사이에서 절연성을 높인 반도체 장치를 제공할 수 있다.
패키지, CSP, 응력, 신축, 개구부, 섬모양, 단자

Description

반도체 장치{Semiconductor device}
본 발명은 반도체 장치, 예를 들면 배선 기판(인터포저) 등을 사용하지 않은 웨이퍼 레벨 CSP 등에서 사용되는 반도체 장치에 관한 것이다.
종래의 반도체 장치에서는, 예를 들면 반도체 칩을 수지로 밀봉하고, 이 밀봉된 수지 주변의 측면부에 금속 리드선을 배치한 주변 단자 배치형이 주류였다. 그러나 이 패키지 구조의 경우, 패키지의 면적이 반도체 칩의 면적보다도 커져 버린다. 따라서 최근에는 이른바 CSP(칩스케일 패키지 또는 칩사이즈 패키지)라고 불리는 패키지 구조가 급속하게 보급되고 있다.
이 CSP는 패키지의 평탄한 표면에 전극을 평면형으로 배치하는, 이른바 볼 그리드 어레이(BGA) 기술의 채용에 의해 동일 전극 단자수를 가진 동일 투영 면적의 반도체 칩을 종래보다도 작은 면적에서 전자회로 기판에 고밀도 실장하는 것이다. 따라서, 이 CSP는 패키지의 면적이 반도체 칩의 면적과 거의 동일하기 때문에 전자기기의 소형 경량화에 크게 공헌할 수 있다.
이와 같은 CSP는 회로를 형성한 실리콘 웨이퍼를 절단하고, 절단된 각각의 반도체 칩에 대해 개별적으로 패키징을 하여 완성시킨 것이다. 반면 웨이퍼 레벨 CSP라고 불리는 패키지 구조는 실리콘 웨이퍼 위에 절연층, 재배선층(도전층), 봉지층, 땜납 범프(단자) 등을 형성한다. 그리고 최종 공정에서 웨이퍼를 소정의 칩 치수로 절단함으로써 패키지의 면적을 반도체 칩의 면적과 거의 동일하게 한 것이다(예를 들면, 일본특개 2004-207368호 공보 참조).
이러한 구조의 CSP에서는, 실리콘 웨이퍼 등의 기판 위에 거의 전역에 걸쳐 절연층이나 봉지층을 형성하여 재배선층(도전층)의 절연을 유지했다. 그러나 이러한 절연층이나 봉지층은 수지 등으로 형성되어 있는 것이 대부분으로서, 경화시의 수축이나 열에 의한 신축에 의해 기판과의 사이에 응력이 생겨 기판이 만곡되거나 절연층이나 봉지층이 기판으로부터 박리될 염려가 있다는 과제가 있었다.
이 때문에, 예를 들면 일본특개 2000-353716호 공보에 기재된 발명에서는 외부에 노출되는 단자(범프)마다 절연층이나 봉지층에 홈을 형성하여 구획하고, 절연층이나 봉지층의 신축에 의한 기판의 만곡을 줄인 반도체 장치가 기재되어 있다.
그러나 일본특개 2000-353716호 공보에 기재된 반도체 장치에서는 절연층이나 봉지층에 폭이 좁은 홈이 형성되었을 뿐이므로 절연층이나 봉지층의 신축을 완전히 흡수하기는 어렵고, 절연층이나 봉지층의 신축에 의한 기판의 만곡을 확실히 방지하기는 어려웠다. 또 외부에 노출되는 단자(범프)들끼리는 폭이 좁은 홈으로 구획되어 있을 뿐이므로 단자들끼리 고밀도로 배치되어 있으면 단자들의 단락의 우려도 있었다.
본 발명은 상기 사정을 감안하여 이루어진 것으로서, 절연층의 신축에 의한 기판의 만곡이나 절연층과 기판의 박리를 방지함과 동시에 단자들 사이에서 절연성을 높인 반도체 장치를 제공하는 것을 목적으로 한다.
본 발명의 반도체 장치는 일면이 제1절연부로 덮힌 반도체 기판과, 상기 반도체 기판의 일면에 배치된 제1도전부, 상기 제1절연부에 겹쳐서 배치되고 상기 제1도전부를 노출시키는 제1개구부를 갖는 제2절연부, 상기 제2절연부에 겹쳐서 배치되고 상기 제1개구부에서 상기 제1도전부에 전기적으로 접속되는 제2도전부, 상기 제2도전부에 겹쳐서 배치되고 상기 제2도전부의 일부를 노출시키는 제2개구부를 가진 제3절연부 및 상기 제2개구부에 배치된 단자로 이루어진 구조체를 구비하고, 상기 구조체는 상기 반도체 기판상에 복수개 설치되고, 상기 구조체 중 인접한 위치에 있는 적어도 한쌍의 구조체 사이에는 상기 제2절연부 및 상기 제3절연부를 관통하여 상기 제1절연부를 노출시키는 제3개구부가 배치되어 이루어진다.
본 발명의 반도체 장치에서 상기 제3개구부는 서로 인접한 위치에 있는 상기 구조체들 사이 중 적어도 일부를 분리하도록 형성되는 것이 바람직하다.
본 발명의 반도체 장치에서, 상기 반도체 장치를 위에서 보았을 때 상기 구조체가 상기 단자를 둘러싼 독립된 섬모양을 이루도록 상기 제3개구부가 형성되는 것이 바람직하다.
본 발명의 반도체 장치에서, 인접하는 상기 구조체끼리는 서로 연결되고, 또한 상기 구조체간에 배치된 상기 제3개구부끼리는 서로 독립적으로 형성되는 것이 바람직하다.
본 발명의 반도체 장치는, 일면이 제1절연부로 덮힌 반도체 기판과, 상기 반도체 기판 위에 설치되는 복수개의 구조체를 구비하고, 상기 구조체는 상기 반도체 기판의 일면에 배치된 제1도전부와, 상기 제1절연부에 겹쳐서 배치되고 상기 제1도전부를 노출시키는 제1개구부를 가진 제2절연부와, 상기 제2절연부에 겹쳐서 배치되고 상기 제1개구부에서 상기 제1도전부에 전기적으로 접속되는 제2도전부와, 상기 제2도전부에 겹쳐서 배치되고 상기 제2도전부의 일부를 노출시키는 제2개구부를 가진 제3절연부와, 및 상기 제2개구부에 배치된 단자로 이루어지고, 상기 구조체 중 인접한 위치에 있는 적어도 1쌍의 구조체 사이에는 상기 제2절연부를 관통하여 상기 제1절연부를 노출시키는 제3개구부를 가지고, 제3절연부는 인접하는 위치에 있는 적어도 1쌍의 구조체 사이에서 연속되어 상기 제3개구부를 덮는다.
본 발명의 반도체 장치에 의하면, 제3절연부 및 제2절연부를 관통하는 제3개구부에 의해 제3절연부 및 제2절연부의 신축에 의한 응력을 흡수할 수 있다. 예를 들면, 제3절연부나 제2절연부의 형성 과정에서 제3절연부나 제2절연부의 형성 재료가 고화(固化)되면 이 형성 재료가 수축된다. 특히, 제3절연부나 제2절연부를 수지로 형성한 경우에는 고화 과정에서의 수축이 현저해진다.
이러한 제3절연부나 제2절연부가 수축되면 반도체 기판과 제3절연부나 제2절 연부 사이에서 큰 응력이 발생하여 반도체 기판이 만곡되거나, 응력이 더욱 큰 경우에는 제3절연부나 제2절연부가 반도체 기판으로부터 박리되어 반도체 장치 자체가 파손될 우려도 있다.
그러나 제3절연부 및 제2절연부와 반도체 기판의 신축율 차이에 따라 발생한 응력은 제3개구부에 의해 효과적으로 완화된다. 특히 이러한 제3개구부는 제3절연부 및 제2절연부를 관통하면서 제1절연부가 노출되는 정도까지 바닥부가 크게 되어 있다. 따라서 제3절연부 및 제2절연부와 반도체 기판 사이에 큰 응력이 발생하더라도 이러한 큰 응력을 흡수할 수 있어, 반도체 기판이 만곡되거나 제3절연부나 제2절연부가 반도체 기판으로부터 박리되는 것을 효과적으로 방지할 수 있게 된다.
또 고밀도로 배열된 단자들 사이에 제3개구부를 형성함으로써 전류의 누설에 의한 단자간의 단락 등 전기적인 이상 도통을 방지할 수도 있다.
이하, 본 발명에 관한 반도체 장치의 일실시예를 도면에 기초하여 설명하기로 한다. 더욱이 본 발명은 이와 같은 실시예로 한정되지는 않는다. 또 이하의 설명에서 사용하는 도면은 본 발명의 특징을 알기 쉽게 하기 위해 편의상 주요부가 되는 부분를 확대하여 도시한 경우가 있으며, 각 구성 요소의 치수 비율 등이 실제와 반드시 동일하지는 않다.
도 1a는, 본 발명의 반도체 장치의 일례로서, CSP형의 반도체 장치의 평면도이다. 또 도 1b는 도 1a에 도시한 반도체 장치의 A-A선을 따라 절단한 단면도이다. 본 발명의 반도체 장치(10)는 일면에 제1절연부(패시베이션막)(12)가 형성된 반도 체 기판(11)을 갖는다. 반도체 기판(11)의 일부에는 반도체 기판(11)에 형성된 집적회로(도시 생략) 등과 전기적으로 접속되는 전극(이하, 제1도전부라고 한다)(13)이 형성된다. 또 제1절연부(12)에는 제1도전부(13)를 노출시키는 전극 개구부(12a)가 형성되어 있다.
제1절연부(12)에는 제2절연부(14)가 겹쳐서 배치된다. 이 제2절연부(14)에는 제1도전부(전극)(13)의 일부를 노출시키는 제1개구부(14a)가 형성된다. 제2절연부(14)에는 재배선층(이하, 제2도전부라고 한다)(15)가 겹쳐서 배치된다. 이 제2도전부(재배선층)(15)는 제1개구부(14a)를 통해 제1도전부(13)와 전기적으로 접속된다.
제2절연부(14)에는 제2도전부(15)를 덮는 제3절연부(봉지층)(16)가 배치된다. 이 제3절연부(16)에는 제2도전부(15)의 일부를 노출시키는 제2개구부(16a)가 형성된다. 그리고 제2도전부(15)가 제2개구부(16a)에 의해 노출된 부분에는 제2도전부(15)와 전기적으로 접속된 단자(범프)(18)가 배치된다.
반도체 기판(11) 위에는 이들 제1도전부(13), 제2절연부(14), 제2도전부(15), 제3절연부(16) 및 단자(18)로 이루어진 구조체(17)가 여러 개 배치되어 있다. 이 실시예에서는 이들 구조체(17)는 서로 접하여 형성되어 있다.
서로 인접하는 위치에 있는 1쌍의 구조체(17),(17)들 사이에는 제3개구부(19)가 형성되어 있다. 이 제3개구부(19)는 제3절연부(16) 및 제2절연부(14)를 관통하여 제1절연부(12)를 노출시킨다.
이와 같은 구성의 본 발명의 반도체 장치(10)에 의하면, 제3절연부(16) 및 제2절연부(14)를 관통하는 제3개구부(19)에 의해 제3절연부(16) 및 제2절연부(14)의 신축에 의한 응력의 영향을 줄일 수 있다. 예를 들면, 제3절연부(16)나 제2절연부(14)의 형성 과정에서 제3절연부(16)나 제2절연부(14)의 형성 재료가 고화되면 이 형성 재료가 수축된다. 특히, 제3절연부(16)나 제2절연부(14)를 수지로 형성한 경우에는 고화 과정에서의 수축이 현저해진다.
이러한 제3절연부(16)나 제2절연부(14)가 수축되면, 반도체 기판(11)과 제3절연부(16)나 제2절연부(14) 간에 큰 응력이 발생하여 반도체 기판(11)이 만곡되거나 응력이 더욱 큰 경우에는 제3절연부(16)나 제2절연부(14)가 반도체 기판(11)으로부터 박리되어 반도체 장치(10) 자체가 파손될 우려도 있다.
그러나 이러한 제3절연부(16) 및 제2절연부(14)와 반도체 기판(11)의 신축율 차이에 의해 발생한 응력도, 서로 접하는 구조체(17),(17)들 사이에 형성한 제3개구부(19)에 의해 효과적으로 완화된다. 특히 이러한 제3개구부(19)는 제3절연부(16) 및 제2절연부(14)를 관통하면서 제1절연부(12)가 노출되는 정도까지 바닥부가 크게 되어 있다. 따라서, 제3절연부(16) 및 제2절연부(14)와 반도체 기판(11) 사이에 큰 응력이 발생하더라도 이러한 큰 응력의 영향을 받지 않도록 할 수 있으며, 반도체 기판(11)이 만곡되거나 제3절연부(16)나 제2절연부(14)가 반도체 기판(11)으로부터 박리되는 것을 효과적으로 방지할 수 있게 된다.
마찬가지로 반도체 장치(10)의 사용시에 온도 변동이 있었을 때에도 비교적 신축율이 작은 반도체 기판(11)과, 신축율이 큰 제3절연부(16) 및 제2절연부(14) 사이에서 응력이 발생한다. 그러나 이러한 사용 환경에서의 온도 변동에 의한 응력 도 제3개구부(19)에 의해 효과적으로 완화되어 반도체 기판(11)의 만곡이나 제3절연부(16)나 제2절연부(14)가 반도체 기판(11)으로부터 박리되는 것을 효과적으로 방지할 수 있게 된다.
또 구조체(17),(17)들 사이에 제3개구부(19)를 형성함으로써 전류 누설에 따른 단자(18)사이의 단락 등 전기적인 이상 도통을 방지할 수도 있다. 또한 제3개구부(19)에 의해 반도체 회로를 이루는 제1도전부(13)가 형성된 제1절연부(12)를 노출시킴으로써 제1도전부(13) 근방에서 발생한 열을 효과적으로 방열시킬 수도 있다.
반도체 기판(11)은, 예를 들면 실리콘 웨이퍼 등의 반도체 웨이퍼가 바람직하게 사용된다.
또 제1도전부(13)는 구리, 알루미늄 등의 도전성 재료로 구성되어 있다. 이 제1도전부(13)의 두께는, 예를 들면 0.3∼1.5㎛ 정도이면 된다. 반도체 기판(11)을 덮는 제1절연부(패시베이션막)(12)는, 예를 들면 SiN 등을 반도체 기판(11)의 일면 전체에 형성한 것이면 된다.
제2절연부(14)는, 예를 들면 폴리이미드, 에폭시 수지, 실리콘 수지 등의 절연성 수지가 사용되면 된다. 또 이러한 제2절연부(14)는, 예를 들면 스핀 코팅법, 라미네이팅법, 인쇄법 등으로 형성되면 된다. 제2절연부(14)의 두께는, 예를 들면 3∼50㎛ 정도면 된다.
제2도전부(재배선층)(15)는, 예를 들면 구리, 알루미늄, 니켈, 금 등의 도전성 재료로 이루어진다. 제2도전부(15)는, 예를 들면 전해 도금, 무전해 도금 등의 방법으로 형성되면 된다. 또 제2도전부(15)의 두께는, 예를 들면 3∼50㎛ 정도면 된다.
제3절연부(봉지층)(16)는, 예를 들면 폴리이미드, 에폭시 수지, 실리콘 수지 등의 절연성 수지가 사용되면 된다. 이 제3절연부(16)는, 예를 들면 감광성 수지를 사용하여 스핀 코팅법, 라미네이팅법 등으로 형성되면 된다. 이러한 제3절연부(16)의 두께는, 예를 들면 3∼150㎛ 정도면 된다.
제3개구부(19)는, 제3절연부(16)나 제2절연부(14)의 형성 후에 제3개구부(19)를 본뜬 레지스트 마스크를 사용하여 식각에 의해 형성하거나, 사전에 제3개구부(19)의 윤곽 부분을 제거하고 제3절연부(16)나 제2절연부(14)를 형성하면 된다.
도 2a는, 본 발명의 반도체 장치의 다른 일례를 도시한 평면도이다. 또 도 2b는 도 2a에 도시한 반도체 장치의 A-A선을 따라 절단한 단면도이다. 이 실시예의 반도체 장치(20)에서는 반도체 기판(21)의 테두리 부근에 배치된 제1도전부(전극)(23)에서 반도체 기판(21)의 중앙 영역을 향해 연장되도록 제2도전부(재배선층)(25)가 형성되어 있다. 그리고 이 제2도전부(25)의 일단에 단자(범프)(28)가 형성된다.
제1도전부(23), 제2절연부(24), 제2도전부(25), 제3절연부(26) 및 단자(28)로 이루어진 구조체(27)들은 반도체 기판(21) 위에 서로 이간되어 배치되고, 이들 구조체(27)들 사이에는 제3절연부(26)나 제2절연부(24)를 관통하여 제1절연부(패시베이션막)(22)를 노출시키는 제3개구부(29)가 형성된다. 이 제3개구부(29)는 각각 의 구조체(27)를 직사각형으로 구획하고 있다. 즉 제3개구부(29)는 서로 인접한 위치에 있는 구조체(27)들을 구조적으로 분리한다.
이와 같은 실시예에서도 각각의 구조체(27)을 구획하면서 제1절연부(22)를 노출시키는 제3개구부(29)가 형성된다. 이로써 비교적 신축율이 작은 반도체 기판(21)과, 신축율이 큰 제3절연부(26) 및 제2절연부(24) 사이에서 온도 변동 등에 의해 응력이 발생하더라도 제3개구부(29)에 의해 응력은 효과적으로 완화된다. 따라서 반도체 기판(21)의 만곡이나 제3절연부(26)나 제2절연부(24)가 반도체 기판(21)으로부터 박리되는 것을 효과적으로 방지할 수 있게 된다.
더욱이, 제3개구부는 단자(범프)를 둘러싸도록 제1도전부, 제2절연부, 제2도전부, 제3절연부 및 단자로 이루어진 구조체를 갖도록 형성되어도 좋다. 단자를 둘러싼 제2절연부 및 제3절연부는, 그 일부가 인접한 제2절연부 및 제3절연부와 연결되어 있는 구성(예를 들면 도 4 참조)이나 서로 떨어져 있는 구성(예를 들면 도 3, 5 참조) 중 어느 것이든 상관 없다.
이와 같이 제2절연부 및 제3절연부가 남겨지도록 제3개구부를 형성함으로써 제2절연부 및 제3절연부는 불연속적이 되어 이들 제2절연부 및 제3절연부에서 발생하는 찌그러짐에 의한 반도체 기판의 만곡을 억제할 수 있다.
제3개구부의 형상으로서는, 예를 들면,도 3에 도시한 바와 같이 제1도전부, 제2절연부, 제2도전부, 제3절연부 및 단자로 이루어진 각각의 구조체(37)을 섬모양으로 구획하여 보다 넓은 범위로 제1절연부(패시베이션막)(32)를 노출시키고 응력을 완화하는 능력을 높인 제3개구부(39)를 형성해도 좋다.구조체(37)을 섬모양으로 구획함으로써 구조체(37)의 면적은, 도 2에 도시한 반도체 장치의 구조체(27)보다도 더욱 작게 할 수 있다. 각각의 섬모양 구조체의 모서리 부분은 모따기 형상, 곡면 형상 등으로 하는 것이 바람직하다. 이로써 제2절연부 및 제3절연부에 생기는 찌그러짐을 작게 억제할 수 있으며 응력을 완화하는 능력이 더욱 높아질 수 있다.
더욱이, 이들 섬모양의 구조체(37)는 모두 독립적으로 형성되어 있을 필요는 없으며 구조체들 사이의 적어도 일부를 분리시키도록 제3개구부(39)가 형성되어 있어도 좋다. 이로써 단자들의 피치가 일부만 다른 반도체 장치로 할 수도 있다.
또 예를 들면, 도 4에 도시한 바와 같이 제1도전부, 제2절연부, 제2도전부, 제3절연부 및 단자로 이루어진 인접한 구조체(47)들이 접하고 이들 구조체(47)들 사이에 배치된 제3개구부(49)가 서로 연결되지 않은 독립된 형상을 이루고 있어도 좋다. 이 실시예에서는 구조체(47)는 굴곡면을 가진 형상을 이루고 있다. 직사각형 구조체의 모서리를 모따기 형상, 곡면 형상 등으로 함으로써 도 2에 도시한 반도체 장치의 구조체(27)와 같이 찌그러지기 쉬운 뾰족한 모서리를 없앨 수 있어, 특정 부분에 응력이 집중하여 반도체 기판이 만곡되는 것을 방지할 수 있다.
또한 도 5에 도시한 바와 같이 각각의 단자(범프)(58)를 둘러싸도록 제1도전부, 제2절연부, 제2도전부, 제3절연부 및 단자로 이루어진 구조체(57)를, 도 3에 도시한 실시예보다도 더욱 작은 섬모양이 되도록 구획해도 좋다. 이로써 제3개구부(59)를 크게 할 수 있어 제3개구부(59)의 응력을 완화하는 능력이 더욱 높아진다.
도 6a는, 본 발명의 반도체 장치의 다른 일례로서, CSP형 반도체 장치의 평 면도이다. 또 도 6b는, 도 6a에 도시한 반도체 장치의 A-A선을 따라 절단한 단면도이다. 본 발명의 반도체 장치(60)는 일면에 제1절연부(패시베이션막)(62)가 형성된 반도체 기판(61)을 갖는다. 반도체 기판(61)의 일부에는 반도체 기판(61)에 형성된 집적회로(도시 생략)등과 전기적으로 접속되는 전극(이하, 제1도전부라고 한다)(63)이 형성된다. 또 제1절연부(62)에는 제1도전부(63)를 노출시키는 전극 개구부(62a)가 형성되어 있다.
제1절연부(62)에는 제2절연부(64)가 겹쳐서 배치된다. 이 제2절연부(64)에는 제1도전부(전극)(63)의 일부를 노출시키는 제1개구부(64a)가 형성된다.
제2절연부(64)에는 재배선층(이하, 제2도전부라고 한다)(65)이 겹쳐서 배치된다. 이 제2도전부(재배선층)(65)는 제1개구부(64a)를 통해 제1도전부(63)와 전기적으로 접속된다.
제2절연부(64)에는 제2도전부(65)를 덮는 제3절연부(봉지층)(66)가 배치된다. 이 제3절연부(66)에는 제2도전부(65)의 일부를 노출시키는 제2개구부(66a)가 형성된다. 그리고 제2도전부(65)가 제2개구부(66a)에 의해 노출된 부분에는 제2도전부(65)와 전기적으로 접속된 단자(범프)(68)가 배치된다.
반도체 기판(61) 위에는 이들 제1도전부(63), 제2절연부(64), 제2도전부(65), 제3절연부(66) 및 단자(68)로 이루어진 구조체(67)이 여러 개 배치되어 있다. 이 실시예에서는 이들 구조체(67)는 서로 접하여 형성되어 있다.
서로 인접한 위치에 있는 1쌍의 구조체(67),(67)들 사이에는 제3개구부(69)가 형성되어 있다. 이 제3개구부(69)는 제2절연부(64)를 관통하여 제1절연부(62)를 노출시킨다. 그리고 제3절연부(66)는 이 제3개구부(69)를 덮어 서로 인접하는 위치에 있는 1쌍의 구조체(67),(67)들 사이를 나란히 연결하도록 형성되어 있다. 즉, 제3절연부(66)는 여러 구조체(67),(67)에 걸쳐 넓어지는 일련의 층을 이루고 있다.
이와 같은 구성으로 함으로써 반도체 장치(60) 전체의 절연성을 높임과 동시에 구조체(67),(67)들 사이를 윗면쪽에서 연결하는(덮는) 제3절연부(66)에 의해 반도체 장치(60)의 강도를 높일 수 있다.
이상, 본 발명의 바람직한 실시예를 설명하였으나, 본 발명은 이들 실시예에 한정되지 않는다. 본 발명의 취지를 벗어나지 않는 범위에서 구성의 부가, 생략, 치환 및 기타 변경이 가능하다. 본 발명은 상술한 설명에 의해 한정되지 않으며 첨부 클레임의 범위에 의해서만 한정된다.
도 1a는 본 발명의 반도체 장치의 일례를 도시한 평면도이다.
도 1b는 본 발명의 반도체 장치의 일례를 도시한 단면도이다.
도 2a는 본 발명의 반도체 장치의 다른 일례를 도시한 평면도이다.
도 2b는 본 발명의 반도체 장치의 다른 일례를 도시한 단면도이다.
도 3은 본 발명의 반도체 장치의 다른 일례를 도시한 평면도이다.
도 4는 본 발명의 반도체 장치의 다른 일례를 도시한 평면도이다.
도 5는 본 발명의 반도체 장치의 다른 일례를 도시한 평면도이다.
도 6a는 본 발명의 반도체 장치의 다른 일례를 도시한 평면도이다.
도 6b는 본 발명의 반도체 장치의 다른 일례를 도시한 단면도이다.

Claims (5)

  1. 일면이 제1절연부로 덮힌 반도체 기판과,
    상기 반도체 기판의 일면에 배치된 제1도전부와, 상기 제1절연부에 겹쳐서 배치되고 상기 제1도전부를 노출시키는 제1개구부를 갖는 제2절연부와, 상기 제2절연부에 겹쳐서 배치되고 상기 제1개구부에서 상기 제1도전부에 전기적으로 접속되는 제2도전부와, 상기 제2도전부에 겹쳐서 배치되고 상기 제2도전부의 일부를 노출시키는 제2개구부를 가진 제3절연부와, 및 상기 제2개구부에 배치된 단자로 이루어진 구조체를 구비하고,
    상기 구조체는 상기 반도체 기판상에 복수개 설치되고,
    상기 구조체 중 인접한 위치에 있는 적어도 한쌍의 구조체 사이에는 상기 제2절연부 및 상기 제3절연부를 관통하여 상기 제1절연부를 노출시키는 제3개구부가 배치되며,
    상기 제2도전부의 전체가 상기 제2절연부에 겹쳐서 배치되고, 상기 제2절연부의 상기 제1개구부에서는 상기 제2도전부에 의해 상기 제1도전부에 전기적으로 접속되는 반도체 장치.
  2. 제1항에 있어서, 상기 제3개구부는 서로 인접한 위치에 있는 상기 구조체들 사이 중 적어도 일부를 분리하도록 형성되는 반도체 장치.
  3. 제2항에 있어서, 상기 반도체 장치를 위에서 보았을 때 상기 구조체가 상기 단자를 둘러싼 독립된 섬모양을 이루도록 상기 제3개구부가 형성되는 반도체 장치.
  4. 제1항에 있어서, 인접하는 상기 구조체들은 서로 연결되고, 또한 상기 구조체간에 배치된 상기 제3개구부들은 서로 독립적으로 형성되는 반도체 장치.
  5. 일면이 제1절연부로 덮힌 반도체 기판과, 상기 반도체 기판 위에 설치되는 복수개의 구조체를 구비하고,
    상기 구조체는 상기 반도체 기판의 일면에 배치된 제1도전부와, 상기 제1절연부에 겹쳐서 배치되고 상기 제1도전부를 노출시키는 제1개구부를 가진 제2절연부와, 상기 제2절연부에 겹쳐서 배치되고 상기 제1개구부에서 상기 제1도전부에 전기적으로 접속되는 제2도전부와, 상기 제2도전부에 겹쳐서 배치되고 상기 제2도전부의 일부를 노출시키는 제2개구부를 가진 제3절연부와, 및 상기 제2개구부에 배치된 단자로 이루어지고,
    상기 구조체 중 인접한 위치에 있는 적어도 1쌍의 구조체 사이에는 상기 제2절연부를 관통하여 상기 제1절연부를 노출시키는 제3개구부를 가지고,
    상기 제3절연부는 인접하는 위치에 있는 적어도 1쌍의 구조체 사이에서 연속되어 상기 제3개구부를 덮으며,
    상기 제2도전부의 전체가 상기 제2절연부에 겹쳐서 배치되고, 상기 제2절연부의 상기 제1개구부에서는 상기 제2도전부에 의해 상기 제1도전부에 전기적으로 접속되는 반도체 장치.
KR1020080060448A 2007-06-29 2008-06-25 반도체 장치 KR101014829B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007171914A JP2009010260A (ja) 2007-06-29 2007-06-29 半導体装置
JPJP-P-2007-00171914 2007-06-29

Publications (2)

Publication Number Publication Date
KR20090004557A KR20090004557A (ko) 2009-01-12
KR101014829B1 true KR101014829B1 (ko) 2011-02-15

Family

ID=39841576

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080060448A KR101014829B1 (ko) 2007-06-29 2008-06-25 반도체 장치

Country Status (6)

Country Link
US (2) US7791187B2 (ko)
EP (1) EP2009691A1 (ko)
JP (1) JP2009010260A (ko)
KR (1) KR101014829B1 (ko)
CN (1) CN101335249B (ko)
TW (1) TWI371811B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2939566B1 (fr) * 2008-12-05 2011-03-11 St Microelectronics Sa Procede de realisation de plots exterieurs d'un dispositif semi-conducteur et dispositif semi-conducteur.
CN101866905B (zh) * 2009-04-16 2012-05-30 日月光半导体制造股份有限公司 基板结构及其制造方法
JP2010278040A (ja) * 2009-05-26 2010-12-09 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
EP2330618A1 (en) * 2009-12-04 2011-06-08 STMicroelectronics (Grenoble 2) SAS Rebuilt wafer assembly
US8304867B2 (en) * 2010-11-01 2012-11-06 Texas Instruments Incorporated Crack arrest vias for IC devices
CN108075036B (zh) * 2016-11-18 2021-08-13 旭化成微电子株式会社 霍尔元件以及霍尔元件的制造方法
EP4020036A1 (en) * 2020-12-23 2022-06-29 EFFECT Photonics B.V. An environmentally protected photonic integrated circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124389A (ja) * 2001-10-10 2003-04-25 Fujikura Ltd 半導体パッケージ
KR100385766B1 (ko) * 1999-09-13 2003-05-28 샤프 가부시키가이샤 외부 접속 전극들에 대응하여 분리 제공된 수지 부재들을구비하는 반도체 디바이스
JP2004104103A (ja) * 2002-08-21 2004-04-02 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175191A (ja) * 1991-10-22 1993-07-13 Mitsubishi Electric Corp 積層導電配線
US5260517A (en) * 1992-09-09 1993-11-09 Micron Technology, Inc. Interconnect lead with stress joint
US5464794A (en) 1994-05-11 1995-11-07 United Microelectronics Corporation Method of forming contact openings having concavo-concave shape
JPH10135270A (ja) * 1996-10-31 1998-05-22 Casio Comput Co Ltd 半導体装置及びその製造方法
JP3520764B2 (ja) * 1998-04-22 2004-04-19 松下電器産業株式会社 半導体装置およびその製造方法
US6181569B1 (en) * 1999-06-07 2001-01-30 Kishore K. Chakravorty Low cost chip size package and method of fabricating the same
JP2000353716A (ja) * 1999-06-14 2000-12-19 Matsushita Electronics Industry Corp 半導体装置およびその製造方法ならびに半導体装置が実装されたモジュール
JP3386029B2 (ja) * 2000-02-09 2003-03-10 日本電気株式会社 フリップチップ型半導体装置及びその製造方法
US7285867B2 (en) * 2002-11-08 2007-10-23 Casio Computer Co., Ltd. Wiring structure on semiconductor substrate and method of fabricating the same
JP3905032B2 (ja) * 2002-12-20 2007-04-18 シャープ株式会社 半導体装置、および、その製造方法
JP2004207368A (ja) 2002-12-24 2004-07-22 Fujikura Ltd 半導体装置とその製造方法及び電子装置
JP2004288816A (ja) * 2003-03-20 2004-10-14 Seiko Epson Corp 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
US7358608B2 (en) * 2003-06-13 2008-04-15 Oki Electric Industry Co., Ltd. Semiconductor device having chip size package with improved strength
US7390688B2 (en) * 2005-02-21 2008-06-24 Casio Computer Co.,Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100385766B1 (ko) * 1999-09-13 2003-05-28 샤프 가부시키가이샤 외부 접속 전극들에 대응하여 분리 제공된 수지 부재들을구비하는 반도체 디바이스
JP2003124389A (ja) * 2001-10-10 2003-04-25 Fujikura Ltd 半導体パッケージ
JP2004104103A (ja) * 2002-08-21 2004-04-02 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器

Also Published As

Publication number Publication date
JP2009010260A (ja) 2009-01-15
CN101335249A (zh) 2008-12-31
CN101335249B (zh) 2011-04-06
US7791187B2 (en) 2010-09-07
TWI371811B (en) 2012-09-01
US7863719B2 (en) 2011-01-04
US20080296762A1 (en) 2008-12-04
EP2009691A1 (en) 2008-12-31
KR20090004557A (ko) 2009-01-12
US20100295175A1 (en) 2010-11-25
TW200908177A (en) 2009-02-16

Similar Documents

Publication Publication Date Title
US10043768B2 (en) Semiconductor device and method of manufacture thereof
US6559528B2 (en) Semiconductor device and method for the fabrication thereof
JP3640876B2 (ja) 半導体装置及び半導体装置の実装構造体
KR101014829B1 (ko) 반도체 장치
KR20080094251A (ko) 웨이퍼 레벨 패키지 및 그 제조방법
US6587353B2 (en) Semiconductor device
US20060108666A1 (en) Semiconductor device and method of fabricating the same
US20130026658A1 (en) Wafer level chip scale package for wire-bonding connection
US8110922B2 (en) Wafer level semiconductor module and method for manufacturing the same
US8901754B2 (en) Semiconductor device and manufacturing method thereof
KR20130126171A (ko) 범프 구조물 및 이의 형성 방법
JP2005216921A (ja) 半導体装置製造用のメタルマスク及び半導体装置の製造方法
US11011496B2 (en) Semiconductor device packages and methods of manufacturing the same
EP3182449A1 (en) Semiconductor package
JP4015660B2 (ja) 半導体装置の実装構造体
JP2010192938A (ja) 半導体装置
US11139228B2 (en) Semiconductor device
US20230067664A1 (en) Package structure and manufacturing method thereof
US20230268262A1 (en) Electronic package and manufacturing method thereof
JP4946693B2 (ja) 半導体装置
CN107403764B (zh) 电子封装件
JP2021019081A (ja) 半導体パッケージ
KR100969444B1 (ko) 패터닝된 수지봉합부를 갖는 웨이퍼 레벨 칩 스케일 패키지및 그 제조방법
JP4058630B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2009176763A (ja) 半導体装置およびこれを有する半導体モジュール

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee