CN101866905B - 基板结构及其制造方法 - Google Patents
基板结构及其制造方法 Download PDFInfo
- Publication number
- CN101866905B CN101866905B CN2009101328417A CN200910132841A CN101866905B CN 101866905 B CN101866905 B CN 101866905B CN 2009101328417 A CN2009101328417 A CN 2009101328417A CN 200910132841 A CN200910132841 A CN 200910132841A CN 101866905 B CN101866905 B CN 101866905B
- Authority
- CN
- China
- Prior art keywords
- insulating barrier
- layer
- conductive part
- opening
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
本发明是一种基板结构及其制造方法。基板结构包括一基材、一第一绝缘层、一导电部、一第二绝缘层、一种子层及一导电层。基材具有一第一线路层及一第二线路层,分别形成于基板的相对两面。第一绝缘层形成于第一线路层上,第一绝缘层具有一第一绝缘层开口,第一绝缘层开口于第一绝缘层的外表面露出一第一开口。导电部形成于第一绝缘层开口,用以与一芯片电性连接,且导电部被第一开口的边缘所围绕。第二绝缘层形成于第二线路层上,第二绝缘层具有一第二绝缘层开口。种子层形成于第二绝缘层开口内。导电层形成于种子层上,用以与一电路板电性连接。
Description
技术领域
本发明有关一种基板结构及其制造方法,且特别是有关一种适用于倒装片式芯片的基板结构及其制造方法。
背景技术
请参照图1A,其绘示现有的基板结构示意图。现有的基板结构,例如是适用于倒装片式芯片的基板结构100具有一基材116、一导电部102及一绝缘层104。导电部102用以与一芯片(未绘示),例如是倒装片式芯片电性连接。部份的导电部102与绝缘层104,例如是绿漆(Solder mask)接触。图1A中的干膜106是为了限定出导电部102的范围,而于导电部102形成之前所形成。并于导电部102形成后被移除,以形成基板结构100。干膜106的形成过程中须使用光掩模限定出干膜106的范围。
然而,由于导电部102的材质,例如是锡铅合金,与绝缘层104的材质不同。因此具有不同热膨胀系数,使基板结构100于制作过程中或基板结构100在通电运作时,容易因胀缩现象导致导电部102与干膜106的接触面P产生裂痕C,因而导致导电部102的破坏。
此外,请参照图1B,其绘示图1A的干膜对位异常的示意图。由于光掩模需要极精密的对位精度,若对位准度偏差太大时,将使干膜106发生如图1B的偏位问题。如此,将影响接下来的工序中导电部的形成,使得导电部也会随之发生偏位问题。
请参照图1C,其绘示另一型态的现有的基板结构的示意图。现有的基板结构108具有一锡球110、一绝缘层118、,因为绝缘层开口112内的转角处114的表面张力较大的关系,基板结构108的锡球110无法确实填满转角处114。如此,也会影响锡球110的电性连接品质。
发明内容
本发明的目的是提供一种基板结构及其制造方法,基板结构的导电部完整地填满绝缘层开口内的转角处,从而提升导电部的电性连接品质。
根据本发明的一方面,提出一种基板结构。基板结构包括一基材、一第一绝缘层、一导电部、一第二绝缘层、一第一种子层及一导电层。基材具有一第一线路层及一第二线路层,分别形成于基板的相对两面。第一绝缘层形成于第一线路层上,第一绝缘层具有一第一绝缘层开口,第一绝缘层开口于第一绝缘层的外表面露出一第一开口并露出第一线路层的一部份。导电部形成于第一绝缘层开口,用以与一芯片电性连接且被第一开口的边缘所围绕,而露出的第一线路层的部份与导电部接触。第二绝缘层形成于第二线路层上,第二绝缘层具有一第二绝缘层开口。第一种子层形成于第二绝缘层开口内。导电层形成于第一种子层上,用以与一电路板电性连接。
根据本发明的另一方面,提出一种基板结构的制造方法。制造方法包括以下步骤。提供一基材,基材具有一第一线路层及一第二线路层,分别形成于基板的相对两面。形成一第一绝缘层于第一线路层上,第一绝缘层具有一第一绝缘层开口,第一绝缘层开口于第一绝缘层的外表面露出一第一开口并露出第一线路层的一部份。形成一第二绝缘层于第二线路层上,第二绝缘层具有一第二绝缘层开口。形成一第一种子层于第二绝缘层并同时形成一第二种子层于第一绝缘层。移除第二种子层。形成一导电部于第一绝缘层开口并同时形成一导电层于第一种子层上,导电部是用以与一芯片电性连接且被第一开口的边缘所围绕,而露出的第一线路层的部份与导电部接触。导电层是用以与一电路板电性连接。
附图说明
为让本发明的上述内容能更明显易懂,下面将配合附图对本发明的较佳实施例作详细说明,其中:
图1A绘示现有的基板结构示意图。
图1B绘示图1A的干膜对位异常的示意图。
图1C绘示另一型态的现有的基板结构的示意图。
图2绘示依照本发明较佳实施例的基板结构。
图3绘示图2中局部的基板结构的俯视图。
图4绘示另一实施例的基板结构的导电部示意图。
图5绘示另一实施例的导电部形成有保护层的示意图。
图6绘示依照本发明较佳实施例的基板结构的制造方法流程图。
图7A绘示本实施例的基材示意图。
图7B绘示图7A的基材上形成有第一绝缘层的示意图。
图7C绘示图7B的基材上形成有第二绝缘层的示意图。
图7D绘示图7C的基材上形成有第一种子层与第二种子层的示意图。
图7E绘示图7D的基材上移除第二种子层的示意图。
图7F绘示图7E的基材上形成有光刻胶层的示意图。
图7G绘示图7F的基材上形成有导电部与导电层的示意图。
具体实施方式
请参照图2,其绘示依照本发明较佳实施例的基板结构。本实施例以一适用于倒装片式芯片的基板结构100为例作说明。基板结构200包括一基材202、一第一绝缘层204、一导电部206、一第二绝缘层208、一第一种子层210及一导电层212。
基材202具有一第一线路层214及一第二线路层216,分别形成于基板202的相对两面且基材202还具有一通孔(Via)220作为第一线路层214与第二线路层216的电性连接通道。此外,第一绝缘层204,例如是绿漆,形成于第一线路层214,第一绝缘层204具有一第一绝缘层开口224,第一绝缘层开口224于第一绝缘层204的外表面226露出一第一开口228并露出第一线路层214的一部份246。
虽然本实施例的基材202是以具有两层线路层,即第一线路层214及第二线路层216为例作说明,然此非用以限定本发明,基材202也可以是具有多于两层线路层的多层结构板。
第二绝缘层208,例如是绿漆,形成于第二线路层216上,第二绝缘层208具有一第二绝缘层开口232。第一种子层210形成于第二绝缘层开口232内,于本实施例中,基板结构200仅于基材202的一侧具有种子层,即第一种子层210。而导电层212形成于第一种子层210上,用以与一电路板(未绘示)作电性连接。
导电部206形成于第一绝缘层204,用以与一芯片(未绘示)电性连接且露出的第一线路层214的部份246与导电部206完全接触。如此,如图2所示,导电部206确实地填满第一开口228的转角处234,有助于电性连接的品质。此外,导电部206的外表面236为一弧面且低于第一开口228,然此非用以限定本发明的导电部206的高度。因此,导电部206的外表面236亦可平齐于或突出于第一开口228。
此外,如图2所示,导电部206形成于第一开口228内,并没有与第一绝缘层204的外表面226接触。更进一步地说,请参照图3,其绘示图2中局部的基板结构的俯视图。本实施例的导电部206被第一开口228的边缘230所围绕,并未与第一绝缘层204的外表面226接触。如此,本实施例的导电部206并不会发生如图1A的裂痕C。
此外,于另一实施态样中,请参照图4,其绘示另一实施例的基板结构的导电部示意图。导电部254的外表面248突出于第一开口228(第一开口228绘示于图2)且导电部254刚好接触第一开口228的边缘230(边缘230绘示于图3)。如此,导电部254未与第一绝缘层204的外表面226接触,同样不会发生如图1A的裂痕C。
此外,导电部206的材质可选择自分属不同种类的导电性材料,例如是金、银、镍、钯、锡或铜。而导电层212的材质与导电部206是相同。
此外,请参照图5,其绘示另一实施例的导电部上形成有保护层的示意图。在另一实施例中导电部250的外表面252可形成一保护层238,用以保护导电部250及提升导电部250的电性连接品质。保护层的材质为金、银、镍、钯、有机保护层(Organic Solderability Preservative,OSP)、化学镍金(Electroless Ni & ImmersionGold,ENIG)、化学镍钯金(Electroless Ni/Pd & Immersion Gold,ENEPIG)或锡。
以下将介绍依照本发明较佳实施例的基板结构的制造方法。请参照图6,其绘示依照本发明较佳实施例的基板结构的制造方法流程图。制造方法包括以下步骤。
首先,请同时参照图7A,其绘示本实施例的基材示意图。于步骤S702中,提供基材202。基材202具有第一线路层214及第二线路层216,分别形成于基板202的相对两面且基材202还具有通孔220作为第一线路层214与第二线路层216的电性连接通道。
接着,请同时参照图7B,其绘示图7A的基材上形成有第一绝缘层的示意图。于步骤S704中,形成第一绝缘层204于第一线路层214上。第一绝缘层204具有第一绝缘层开口224,第一绝缘层开口224于第一绝缘层204的外表面226露出第一开口228。
再来,请同时参照图7C,其绘示图7B的基材上形成有第二绝缘层的示意图。于步骤S706中,形成第二绝缘层208于第二线路层216上,第二绝缘层208具有第二绝缘层开口232。
然后,请同时参照图7D,其绘示图7C的基材上形成有第一种子层与第二种子层的示意图。于步骤S708中,形成第一种子层210于第二绝缘层208并同时形成一第二种子层240于第一绝缘层204。形成第一种子层210与第二种子层240的方式例如是以无电镀方式(electroless plating)或溅镀方式完成。
然后,请同时参照图7E,其绘示图7D的基材上移除第二种子层的示意图。于步骤S710中,移除第二种子层240。移除第二种子层240可采用蚀刻方式,例如是湿蚀刻或干蚀刻完成。如此,本实施例的基板结构200仅于基材202的一侧具有种子层,即第一种子层210,而于基材202的另一侧则不具有种子层。
然后,请同时参照图7F,其绘示图7E的基材上形成有光刻胶层的示意图。于步骤S712中,形成一光刻胶层242,例如是一干膜(Dry Film)于第二绝缘层208上。光刻胶层242具有一第二开口244,第二开口244露出第二绝缘层开口232。
然后,请同时参照图7G,其绘示图7F的基材上形成有导电部与导电层的示意图。于步骤S714中,形成导电部206于第一绝缘层开口224并同时形成导电层212于第二绝缘层开口232。导电部206用以与芯片电性连接且被第一开口228的边缘所围绕,如图3所示。而导电层212用以与电路板电性连接。形成导电部206与导电层212的步骤可用电镀方式或化学沉积方式完成。
由于第一线路层214与第二线路层216是通过通孔220作电性导通,若是采用电镀方式,当电镀设备的电极与第一种子层210电性连接时,第一线路层214与第二线路层216同时导通。因此,导电部206与导电层212是同时形成。也就是说导电部206的材质与导电层212的材质是相同的。其中,导电部206的材质可以是金、银、镍、钯、锡或铜。
此外,导电部206及导电层212的材质可选自多种不同种类的材料,当中包含价格较便宜的金属,例如铜。相较于现有技术所采用的锡铅合金而言,本实施例的导电部206及导电层212的成本确实降低许多。
在本步骤中,可通过控制工艺参数,例如是电镀时间、电流值或电压值来控制导电部206的高度,以使导电部的高度如图2或图4所示。如图2所示,导电部206的外表面236低于第一绝缘层204的外表面226。或者如图4所示,导电部254刚好接触第一开口228(第一开口228绘示于图2)的边缘230(边缘230绘示于图3),而使导电部206的外表面236突出于第一开口228。
此外,由于第二种子层240已被移除而电镀电极仅与第一种子层210电性连接,所以导电部206是渐进地隆起而成形,如此使导电部206的外表面236呈一弧面。弧面的最高点位于中间位置,因此有利于与芯片准确地对位,此有助于提升电性连接的品质。
导电部206以电镀方式或化学沉积方式形成于第一绝缘层开口224内,过程中并不需使用光掩模,因此不会发生因光掩模的对位不准所导致的偏位问题。更进一步地说,本实施例的导电部206并不会发生偏位问题。
此外,如图5所示,于步骤S714后,也可以形成保护层238于图7G中导电部206的外表面236上,可保护导电部206。保护层的材质为金、银、镍、钯、有机保护层、化学镍金、化学镍钯金或锡。
然后,于步骤S716中,移除光刻胶层242。至此,形成如图2所示的基板结构200。移除光刻胶层242的步骤例如是以蚀刻方式、剥离方式(Stripping)完成。至此,完成基板结构200。
本发明上述实施例所揭露的基板结构及其制造方法,具有多项优点,以下仅列举部分优点说明如下:
(1)导电部确实地填满第一开口的转角处,此有助于电性连接的品质。
(2)导电部的外表面为一弧面,弧面的最高点位于中间位置,因此有利于与芯片准确地对位,提升电性连接品质。
(3)形成导电部的过程中并不需使用光掩模,因此无光掩模才需要的对位精度要求。因此,本发明的导电部并不会发生偏位问题。
(4)导电部及导电层的材质可以是价格较便宜的金属,例如铜。相较于现有技术所采用的锡铅合金,成本降低许多。
(5)导电部的外表面可形成保护层,以保护导电部或提升导电部的电性连接品质。保护层的材质可选自分属不同种类的材料,例如是金、银、镍、钯、有机保护层、化学镍金、化学镍钯金或锡。
(6)导电部并未与第一绝缘层的外表面接触,因此避免胀缩现象的发生。所以本发明的导电部并不会发生如图1A的裂痕C。
综上所述,虽然本发明已以较佳实施例揭露如上,然而其并非用以限定本发明。本发明所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作各种等同的改变或替换。因此,本发明的保护范围当视后附的本申请权利要求范围所界定的为准。
Claims (11)
1.一种基板结构,其特征在于,包括:
一基材,具有一第一线路层及一第二线路层,分别形成于该基板的相对两面;
一第一绝缘层,形成于该第一线路层上,该第一绝缘层具有一第一绝缘层开口,该第一绝缘层开口于该第一绝缘层的外表面露出一第一开口并露出该第一线路层的一部份;
一导电部,形成于该第一绝缘层开口,用以与一芯片电性连接且被该第一开口的边缘所围绕,而该第一线路层的该部份与该导电部接触;
一第二绝缘层,形成于该第二线路层上,该第二绝缘层具有一第二绝缘层开口;
一第一种子层,形成于该第二绝缘层上;以及
一导电层,形成于该第一种子层上,用以与一电路板电性连接,
其中,所述导电部完整地填满第一绝缘层开口的转角处且导电部与第一绝缘层的外表面不接触。
2.根据权利要求1所述的基板结构,其特征在于,该导电部的外表面低于或与该第一开口平齐。
3.根据权利要求1所述的基板结构,其特征在于,该导电部的外表面突出于该第一开口。
4.根据权利要求1所述的基板结构,其特征在于,该导电部的外表面为一弧面。
5.根据权利要求1所述的基板结构,其特征在于,该导电部的材质为金、银、镍、钯、锡或铜。
6.一种基板结构的制造方法,其特征在于,包括:
提供一基材,该基材具有一第一线路层及一第二线路层,分别形成于该基板的相对两面;
形成一第一绝缘层于该第一线路层上,该第一绝缘层具有一第一绝缘层开口,该第一绝缘层开口于该第一绝缘层的外表面露出一第一开口并露出该第一线路层的一部份;
形成一第二绝缘层于该第二线路层上,该第二绝缘层具有一第二绝缘层开口;
形成一第一种子层于该第二绝缘层并同时形成一第二种子层于该第一绝缘层;
移除该第二种子层;以及
形成一导电部于该第一绝缘层开口并同时形成一导电层于该第一种子层上,该导电部是用以与一芯片电性连接且被该第一开口的边缘所围绕而该第一线路层的该部份与该导电部接触,该导电层是用以与一电路板电性连接,
其中,所述导电部完整地填满第一绝缘层开口的转角处且导电部与第一绝缘层的外表面不接触。
7.根据权利要求6所述的制造方法,其特征在于,于移除该第二种子层的该步骤之后,该制造方法还包括:
形成一光刻胶层于该第二绝缘层上,该光刻胶层具有一第二开口,该第二开口是露出该第二绝缘层开口。
8.根据权利要求6所述的制造方法,其特征在于,同时形成该导电部与该导电层的该步骤是以电镀方式或是化学沉积完成。
9.根据权利要求6所述的制造方法,其特征在于,同时形成该第一种子层与该第二种子层的该步骤是以无电镀方式完成。
10.根据权利要求6所述的制造方法,其特征在于,于同时形成该导电部与该导电层的该步骤之后,该制造方法还包括:
形成一保护层于该导电部的外表面上,用以保护该导电部。
11.根据权利要求6所述的制造方法,其特征在于,同时形成该第一种子层与该第二种子层的该步骤是以溅镀方式完成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009101328417A CN101866905B (zh) | 2009-04-16 | 2009-04-16 | 基板结构及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009101328417A CN101866905B (zh) | 2009-04-16 | 2009-04-16 | 基板结构及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101866905A CN101866905A (zh) | 2010-10-20 |
CN101866905B true CN101866905B (zh) | 2012-05-30 |
Family
ID=42958551
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009101328417A Active CN101866905B (zh) | 2009-04-16 | 2009-04-16 | 基板结构及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101866905B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007305960A (ja) * | 2006-04-14 | 2007-11-22 | Sharp Corp | 半導体装置およびその製造方法 |
CN101335249A (zh) * | 2007-06-29 | 2008-12-31 | 株式会社藤仓 | 半导体器件 |
-
2009
- 2009-04-16 CN CN2009101328417A patent/CN101866905B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007305960A (ja) * | 2006-04-14 | 2007-11-22 | Sharp Corp | 半導体装置およびその製造方法 |
CN101335249A (zh) * | 2007-06-29 | 2008-12-31 | 株式会社藤仓 | 半导体器件 |
Also Published As
Publication number | Publication date |
---|---|
CN101866905A (zh) | 2010-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100835277B1 (ko) | 희생 양극을 갖는 전자 장치의 제조방법 및 그에 의해제조된 전자 장치 | |
US8377506B2 (en) | Method of manufacturing a substrate structure | |
US20090249618A1 (en) | Method for manufacturing a circuit board having an embedded component therein | |
US9532462B2 (en) | Printed circuit board and manufacturing method thereof | |
US9363883B2 (en) | Printed circuit board and method for manufacturing same | |
KR100890217B1 (ko) | 기판 제조방법 | |
TWI699143B (zh) | 印刷電路板及製造印刷電路板之方法 | |
US8416577B2 (en) | Coreless substrate and method for making the same | |
TW200744419A (en) | Method for manufacturing a circuit board without incoming line | |
CN103906370B (zh) | 芯片封装结构、具有内埋元件的电路板及其制作方法 | |
US20110214913A1 (en) | Electro device embedded printed circuit board and manufacturng method thereof | |
CN101189922A (zh) | 具有安装部件用引脚的印刷线路板及使用其的电子设备 | |
US8186043B2 (en) | Method of manufacturing a circuit board | |
JP2011014644A (ja) | 配線基板およびその製造方法 | |
CN101360398B (zh) | 内凹式导电柱的电路板结构及其制作方法 | |
CN102111964A (zh) | 电路板制作方法 | |
CN101587842A (zh) | 芯片封装载板及其制造方法 | |
CN101866905B (zh) | 基板结构及其制造方法 | |
US20050266608A1 (en) | Packaging substrate without plating bar and a method of forming the same | |
CN102970833A (zh) | 一种pcb板插孔的加工方法及其插孔结构 | |
CN202396084U (zh) | 可挠性电路板 | |
KR101558579B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
JPH10233563A (ja) | プリント配線基板及びその製造方法 | |
CN110739289B (zh) | 基板结构及其制造方法 | |
KR100809711B1 (ko) | 칩저항기가 리버스 형태로 실장되어 있는 반도체 메모리모듈 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |