CN101587842A - 芯片封装载板及其制造方法 - Google Patents
芯片封装载板及其制造方法 Download PDFInfo
- Publication number
- CN101587842A CN101587842A CN 200810107920 CN200810107920A CN101587842A CN 101587842 A CN101587842 A CN 101587842A CN 200810107920 CN200810107920 CN 200810107920 CN 200810107920 A CN200810107920 A CN 200810107920A CN 101587842 A CN101587842 A CN 101587842A
- Authority
- CN
- China
- Prior art keywords
- conductive layer
- chip
- connecting pad
- carrying plate
- chip packaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
本发明公开了一种芯片封装载板及其制造方法。该芯片封装载板包括一第一线路层、一第二线路层、一介电层以及一导电连接结构。第一线路层包括至少一芯片接垫,而第二线路层包括至少一焊球接垫。介电层配置于第一线路层与第二线路层之间。导电连接结构配置于介电层内,并连接于芯片接垫与焊球接垫之间。导电连接结构具有一上端面与一相对上端面的下端面,而上端面的面积可小于或等于下端面的面积。芯片接垫连接于上端面,而焊球接垫连接于下端面。
Description
技术领域
本发明是有关于一种线路板及其制造方法,且特别是有关于一种芯片封装载板(chip package carrier)及其制造方法。
背景技术
现今的半导体科技发达,许多芯片(chip)内具有大量且高密度排列的晶体管(transistor)元件及许多配置在芯片表面的接垫(pad)。为了能使用这些芯片,特别是高接垫数的芯片,这些芯片通常安装在一芯片封装载板上,以形成一芯片封装体(chip package)。
图1是习知一种芯片封装体的剖面示意图。请参阅图1,习知的芯片封装体100包括一芯片封装载板110、一芯片120以及多个焊球S1、S2,其中芯片120透过这些焊球S1而安装于芯片封装载板110上。
芯片封装载板110包括一上线路层112、一下线路层114、一介电层116以及多个导电盲孔结构118,其中介电层116配置于上线路层112与下线路层114之间,而这些导电盲孔结构118电性连接于上线路层112与下线路层114之间。
上线路层112包括多个芯片接垫112a与多条走线112b,而下线路层114包括多个焊球接垫114a。这些芯片接垫112a透过这些焊球S1来电性连接芯片120,而这些焊球接垫114a连接这些焊球S2。透过这些焊球S2,这些焊球接垫114a得以电性连接外部的线路板,例如主板(motherboard)。
这些导电盲孔结构118连接于这些芯片接垫112a与这些焊球接垫114a之间。详细而言,各个导电盲孔结构118具有一上端面118a以及一下端面118b,其中上端面118a连接芯片接垫112a,而下端面118b连接焊球接垫114a。此外,上端面118a的面积大于下端面118b的面积。
由于这些导电盲孔结构(conductive blind via structure)118连接于这些芯片接垫112a与这些焊球接垫114a之间,因此芯片120能透过这些焊球S1、S2以及芯片封装载板110来电性连接外部的线路板。如此,芯片120得以运作。
随着科技的进步,现今的手持电子装置,例如手机、数字相机以及笔记电脑等,皆朝向薄型化、体积小以及重量轻的趋势发展。为了满足上述的趋势,芯片封装载板110须朝向提高线路密度的趋势发展。如何提高芯片封装载板110的线路密度是目前重要的课题。
发明内容
有鉴于此,本发明的一个目的在于提供一种芯片封装载板的制造方法,以制造出具有高线路密度的芯片封装载板。
本发明的另一个目的在于提供一种芯片封装载板,以提高线路密度。
本发明提出一种芯片封装载板的制造方法,包括以下步骤。首先,提供一基板,其中基板包括一第一导电层、一第二导电层以及一配置于第一导电层与第二导电层之间的介电层。接着,在基板上形成至少一盲孔,其中盲孔贯穿介电层,并局部暴露第一导电层。接着,在基板上形成至少一盲孔,其中盲孔贯穿介电层,并局部暴露第一导电层。之后,形成一全面性覆盖第一导电层的防镀层。在形成防镀层之后,进行一通孔电镀(Plating Through Hole,PTH)工艺,以形成一导电连接结构于盲孔内,其中导电连接结构填满盲孔。导电连接结构具有一上端面与一相对上端面的下端面。第一导电层连接于上端面,而第二导电层连接于下端面。上端面的面积可小于或等于下端面的面积。接着,图案化第一导电层,以形成一第一线路层,其中第一线路层包括至少一芯片接垫,且芯片接垫连接上端面。
在本发明一实施例中,进一步包括图案化第二导电层,以形成一第二线路层,其中第二线路层包括至少一焊球接垫,且焊球接垫连接下端面。
在本发明一实施例中,上述形成盲孔的方法包括激光钻孔工艺。
在本发明一实施例中,当进行通孔电镀工艺时,同时增加第二导电层的厚度。在进行通孔电镀工艺之后,进一步包括减少第二导电层的厚度。
在本发明一实施例中,上述图案化第一导电层与第二导电层的方法包括光刻与刻蚀工艺。
本发明另提出一种芯片封装载板,包括一第一线路层、一第二线路层、一介电层以及一导电连接结构。第一线路层包括至少一芯片接垫。第二线路层包括至少一焊球接垫。介电层配置于第一线路层与第二线路层之间。导电连接结构配置于介电层内,并连接于芯片接垫与焊球接垫之间,其中导电连接结构具有一上端面与一相对上端面的下端面,而上端面的面积可小于或等于下端面的面积。芯片接垫连接于上端面,而焊球接垫连接于下端面。
在本发明一实施例中,上述导电连接结构从下端面朝向上端面渐缩。
在本发明一实施例中,上述下端面具有一凹纹或不具凹纹(dimple)。
因第一导电层于工艺中被防镀层保护,不会因工艺过程而影响其导电层的厚度与均匀性,可使其后形成线路的刻蚀拥有相当良好的刻蚀能力,如此,本发明能提高芯片封装载板的线路密度。
为让本发明的上述特征和优点能更明显易懂,下文特举较佳实施例,并配合所附图式,作详细说明如下。
附图说明
图1是习知一种芯片封装体的剖面示意图。
图2A至图2E是本发明一实施例的芯片封装载板的制造方法的流程示意图。
【主要元件符号说明】
100:芯片封装体
110:芯片封装载板
112:上线路层
112a、212a:芯片接垫
112b、212b、214b:走线
114:下线路层
114a、214a:焊球接垫
116、216:介电层
118:导电盲孔结构
118a、222:上端面
118b、224:下端面
120:芯片
200:芯片封装载板
210:基板
212:第一线路层
212’:第一导电层
214:第二线路层
214’:第二导电层
220:导电连接结构
230:防镀层
B:盲孔
D:凹纹
F:底面
H:开口
L:激光束
S1、S2:焊球
具体实施方式
图2A至图2E是本发明一实施例的芯片封装载板的制造方法的流程示意图。请先参阅图2A,本实施例的芯片封装载板的制造方法包括以下步骤。首先,提供一基板210,其中基板210包括一第一导电层212’、一第二导电层214’以及一介电层216,而介电层216配置于第一导电层212’与第二导电层214’之间。
第一导电层212’与第二导电层214’的材质可以是铜、铝或其它适当的金属材料,而绝缘层216例如是半固化胶片(prepreg)。另外,基板210可以是铜箔基板(Copper Clad Laminate,CCL)或是其它适当的基板。
请参阅图2A与图2B,接着,在基板210上形成至少一盲孔B,其中盲孔B贯穿介电层216与第二导电层214’,即盲孔B从第二导电层214’延伸至第一导电层212’。此外,盲孔B局部暴露第一导电层212’。图2B虽然仅绘示一个盲孔B,但在其它实施例中,亦可以在基板210上形成多个盲孔B,故图2B所示的盲孔B的数量仅为举例说明,并非限定本发明。
形成盲孔B的方法可以是激光钻孔工艺。当盲孔B是由激光钻孔工艺所形成时,形成盲孔B的步骤包括照射一激光束L于第二导电层214’上,以烧熔部分第二导电层214’与部分介电层216。换句话说,激光束L会从第二导电层214’开始烧熔,并烧穿介电层216,以形成盲孔B。
盲孔B具有一开口H与一底面F,其中底面F相对于开口H。由于激光束L是从第二导电层214’开始烧熔,。此外,在本实施例中,盲孔B的孔径可以是从开口H朝向底面F渐缩。
请参阅图2C,接着,形成一导电连接结构220于盲孔B内,其中导电连接结构220配置于介电层216内。导电连接结构220填满盲孔B,并且具有一上端面222与一下端面224。上端面222相对于下端面224,其中上端面222位于底面F处,而下端面224位于开口H处。导电连接结构220连接于第一导电层212’与第二导电层214’之间。详言之,第一导电层212’连接于上端面222,而第二导电层214’连接于下端面224。
由于盲孔B的开口H的面积大于底面F的面积,因此导电连接结构220的上端面222的面积会小于下端面224的面积。另外,因为盲孔B的孔径可以从开口H朝向底面F而渐缩,所以导电连接结构220可以是从下端面224朝向上端面222渐缩。
在本实施例中,形成导电连接结构220的方法可以包括以下步骤。首先,形成一防镀层230,其中防镀层230全面性覆盖第一导电层212’,而防镀层230可以是干膜(dry film)。接着,在形成防镀层230之后,进行一通孔电镀工艺,以形成导电连接结构220,其中通孔电镀工艺包括无电电镀与有电电镀。
由于第一导电层212’被防镀层230全面性覆盖,加上通孔电镀工艺包括无电电镀与有电电镀,因此,当进行上述通孔电镀工艺时,同时第二导电层214’的厚度会增加,且导电连接结构220的下端面224会形成一凹纹D,即导电连接结构220的下端面224具有一凹纹D。
请参阅图2C与图2D,在进行通孔电镀工艺之后,为了使第一导电层212,的厚度能相当于第二导电层214’的厚度,本实施例的芯片封装载板的制造方法可以包括减少第二导电层214’厚度的步骤。
详细而言,在第二导电层214’的厚度增加之后,可以对第二导电层214,进行刻蚀工艺,以刻除部份第二导电层214’,其中上述的刻蚀工艺可以是湿法刻蚀工艺。在第二导电层214’进行刻蚀工艺之后,第二导电层214,的厚度可以接近第一导电层212’的厚度,或是实质上等于第一导电层212’的厚度。另外,在减少第二导电层214’的厚度之后,可以将防镀层230移除,以使第一导电层212’完全裸露出来。
请参阅图2D与图2E,接着,图案化第一导电层212’,以形成一第一线路层212,以及图案化第二导电层214’,以形成一第二线路层214,其中图案化第一导电层212’与第二导电层214’的方法可以是光刻与刻蚀工艺。在第一线路层212与第二线路层214形成之后,基本上一种包括第一线路层212、第二线路层214、介电层216以及导电连接结构220的芯片封装载板200已制造完成。
第一线路层212包括至少一芯片接垫212a与多条走线212b,而第二线路层214包括至少一焊球接垫214a与多条走线214b,其中焊球接垫214a可以是一种环型接垫(ring pad)。导电连接结构220连接于芯片接垫212a与焊球接垫214a之间,其中芯片接垫212a连接上端面222,而焊球接垫214a连接下端面224。另外,当焊球接垫214a为一种环型接垫时,下端面224会位于此环型接垫内,即下端面224被焊球接垫214a所围绕。
芯片接垫212a能电性连接芯片(未绘示),而芯片接垫212a能以覆晶(flip chip)、打线(wire bond)或其它方式来电性连接芯片。焊球接垫214a可以连接焊球,以使芯片封装载板200能组装于外部的线路板,例如主板。由于导电连接结构220连接于芯片接垫212a与焊球接垫214a之间,因此,藉由芯片封装载板200,芯片能与外部的线路板电性连接而得以运作。
在其它未绘示的实施例中,当第一线路层212与第二线路层214形成之后,可以在第一线路层212上与第二线路层214上分别形成二防焊层。这些防焊层皆覆盖第一线路层212与第二线路层214,以保护第一线路层212与第二线路层214。此外,这些防焊层暴露出芯片接垫212a与焊球接垫214a,以使芯片与外部的线路板能电性连接于芯片封装载板200。
值得一提的是,虽然图2E仅绘示一个芯片接垫212a与一个焊球接垫214a,但是在其它实施例中,第一线路层212可以包括多个芯片接垫212a,而第二线路层214a可以包括多个焊球接垫214a。因此,在此强调,图2E所示的芯片接垫212a与焊球接垫214a二者的数量仅为举例说明,并非限定本发明。
综上所述,由于上述的导电连接结构的上端面的面积小于下端面的面积,因此与上端面所连接的芯片接垫可以设计成一种小面积的接垫。如此,本发明能提高芯片封装载板的线路密度,以符合现今的手持电子装置(例如手机、数字相机以及笔记电脑等)朝向薄型化、体积小以及重量轻的发展趋势。
其次,在本发明的芯片封装载板中,用来形成芯片接垫的第一线路层在通孔电镀工艺中,因为受到防镀层的覆盖,所以第一线路层的厚度在通孔电镀工艺中并未增加。因此,第一线路层无需进行刻蚀工艺来减少第一线路层的厚度。如此,在芯片封装载板的制造方法中,本发明能维持第一线路层的厚度均匀性,而有利于第一线路层能被细线化(finepitch),进而提高第一线路层的线路密度。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,任何所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视权利要求所界定的范围为准。
Claims (10)
1、一种芯片封装载板的制造方法,其特征在于,包括:
提供一基板,其中该基板包括一第一导电层、一第二导电层以及一配置于该第一导电层与该第二导电层之间的介电层;
在该基板上形成至少一盲孔,其中该盲孔贯穿该介电层,并局部暴露该第一导电层;
形成一全面性覆盖该第一导电层的防镀层;
在形成该防镀层之后,进行一通孔电镀工艺,以形成一导电连接结构于该盲孔内,其中该导电连接结构填满该盲孔,该导电连接结构具有一上端面与一相对该上端面的下端面,该第一导电层连接于该上端面,而该第二导电层连接于该下端面;以及
图案化该第一导电层,以形成一第一线路层,其中该第一线路层包括至少一芯片接垫,且该芯片接垫连接该上端面。
2、根据权利要求1所述的芯片封装载板的制造方法,其特征在于,进一步包括图案化该第二导电层,以形成一第二线路层,其中该第二线路层包括至少一焊球接垫,且该焊球接垫连接该下端面。
3、根据权利要求1所述的芯片封装载板的制造方法,其特征在于,其中形成该盲孔的方法包括激光钻孔工艺。
4、根据权利要求1所述的芯片封装载板的制造方法,其特征在于,其中形成该导电连接结构的方法包括:
形成一全面性覆盖该第一导电层的防镀层;以及
在形成该防镀层之后,进行一通孔电镀工艺。
5、根据权利要求4所述的芯片封装载板的制造方法,其特征在于,当进行该通孔电镀工艺时,同时增加该第二导电层的厚度,在进行该通孔电镀工艺之后,进一步包括减少该第二导电层的厚度。
6、根据权利要求1所述的芯片封装载板的制造方法,其特征在于,其中图案化该第一导电层与该第二导电层的方法包括光刻与刻蚀工艺。
7、一种芯片封装载板,其特征在于,包括:
一第一线路层,包括至少一芯片接垫;
一第二线路层,包括至少一焊球接垫;
一介电层,配置于该第一线路层与该第二线路层之间;
一导电连接结构,配置于该介电层内,并连接于该芯片接垫与该焊球接垫之间,其中该导电连接结构具有一上端面与一相对该上端面的下端面,该芯片接垫连接于该上端面,而该焊球接垫连接于该下端面。
8、根据权利要求7所述的芯片封装载板,其特征在于,其中该导电连接结构从该下端面朝向该上端面渐缩。
9、根据权利要求7所述的芯片封装载板,其特征在于,其中该下端面具有一凹纹。
10、根据权利要求7所述的芯片封装载板,其特征在于,其中该下端面不具有一凹纹。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200810107920 CN101587842A (zh) | 2008-05-21 | 2008-05-21 | 芯片封装载板及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200810107920 CN101587842A (zh) | 2008-05-21 | 2008-05-21 | 芯片封装载板及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101587842A true CN101587842A (zh) | 2009-11-25 |
Family
ID=41372008
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200810107920 Pending CN101587842A (zh) | 2008-05-21 | 2008-05-21 | 芯片封装载板及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101587842A (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102044515A (zh) * | 2009-10-14 | 2011-05-04 | 日月光半导体制造股份有限公司 | 封装载板、封装结构以及封装载板工艺 |
CN108289391A (zh) * | 2018-01-17 | 2018-07-17 | 维沃移动通信有限公司 | 一种电路板的制作方法、电路板及移动终端 |
CN111834232A (zh) * | 2020-06-12 | 2020-10-27 | 珠海越亚半导体股份有限公司 | 一种无特征层结构的转接载板及其制造方法 |
CN113764288A (zh) * | 2021-08-02 | 2021-12-07 | 苏州通富超威半导体有限公司 | 一种芯片封装方法及封装结构 |
CN114615799A (zh) * | 2020-12-07 | 2022-06-10 | 华为技术有限公司 | 电路板、电路板制作方法及电子设备 |
-
2008
- 2008-05-21 CN CN 200810107920 patent/CN101587842A/zh active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102044515A (zh) * | 2009-10-14 | 2011-05-04 | 日月光半导体制造股份有限公司 | 封装载板、封装结构以及封装载板工艺 |
CN108289391A (zh) * | 2018-01-17 | 2018-07-17 | 维沃移动通信有限公司 | 一种电路板的制作方法、电路板及移动终端 |
CN111834232A (zh) * | 2020-06-12 | 2020-10-27 | 珠海越亚半导体股份有限公司 | 一种无特征层结构的转接载板及其制造方法 |
CN114615799A (zh) * | 2020-12-07 | 2022-06-10 | 华为技术有限公司 | 电路板、电路板制作方法及电子设备 |
WO2022121555A1 (zh) * | 2020-12-07 | 2022-06-16 | 华为技术有限公司 | 电路板、电路板制作方法及电子设备 |
CN113764288A (zh) * | 2021-08-02 | 2021-12-07 | 苏州通富超威半导体有限公司 | 一种芯片封装方法及封装结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI508196B (zh) | 具有內建加強層之凹穴基板之製造方法 | |
US8711572B2 (en) | Circuit board having semiconductor chip embedded therein | |
US8633587B2 (en) | Package structure | |
US8227711B2 (en) | Coreless packaging substrate and method for fabricating the same | |
US7705456B2 (en) | Semiconductor package substrate | |
CN101013686B (zh) | 互连衬底、半导体器件及其制造方法 | |
KR100835277B1 (ko) | 희생 양극을 갖는 전자 장치의 제조방법 및 그에 의해제조된 전자 장치 | |
KR20110003453A (ko) | 회로판 및 그 제조방법 | |
US20090308652A1 (en) | Package substrate having double-sided circuits and fabrication method thereof | |
KR20100043591A (ko) | 라운드형 솔더범프를 갖는 인쇄회로기판 및 그 제조방법 | |
CN101364586B (zh) | 封装基板结构 | |
US20090140419A1 (en) | Extended plating trace in flip chip solder mask window | |
JP2016100599A (ja) | プリント回路基板、その製造方法、及び電子部品モジュール | |
CN101587842A (zh) | 芯片封装载板及其制造方法 | |
US20110147058A1 (en) | Electronic device and method of manufacturing electronic device | |
CN101409273B (zh) | 封装基板的植球侧表面结构及其制法 | |
TWI393229B (zh) | 封裝基板的製作方法及其結構 | |
US20070186413A1 (en) | Circuit board structure and method for fabricating the same | |
JP2010232616A (ja) | 半導体装置及び配線基板 | |
CN101241901A (zh) | 内埋式芯片封装结构及其制作方法 | |
JP2007220873A (ja) | 半導体装置及びその製造方法 | |
KR20160004189A (ko) | 반도체 패키지용 인쇄회로기판 | |
KR20140008173A (ko) | 반도체 패키지 및 그 제조방법 | |
CN101740403B (zh) | 封装基板结构及其制作方法 | |
TWI802135B (zh) | 電路板結構及其製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20091125 |