CN101364586B - 封装基板结构 - Google Patents

Abstract

本发明涉及一种封装基板结构及其制造方法，其包括：载板、凸块垫及打线垫、图案化的防焊层、金属凸块、金属保护层。凸块垫及打线垫可配置于载板表面。图案化的防焊层则显露出凸块垫且显露出打线垫及打线垫周围的载板表面。金属凸块可配置凸块垫的表面且部分延伸至防焊层的表面。金属保护层则可配置于金属凸块的表面及打线垫的表面。本发明亦包括制造此基板的方法，以及依此封装基板结构所形成的封装有芯片的半导体封装结构及其制法。本发明可简化制程流程，将结构厚度降低，达到轻薄短小的目的。

Description

封装基板结构

技术领域

本发明涉及一种封装基板结构及其制作方法，尤指一种适用于无电镀通孔结构、可提高线路布线密度的覆晶基板的结构以及减少制程流程的封装基板结构的制作方法。

背景技术

随着电子产业的蓬勃发展，电子产品亦逐渐进入多功能、高性能的研发方向。为满足半导体封装件高积集度(Integration)以及微型化(Miniaturization)的封装要求，提供多个主被动元件及线路连接的电路板，亦逐渐由单层板演变成多层板，以使在有限的空间下，通过层间连接技术(Interlayer connection)扩大电路板上可利用的布线面积而配合高电子密度的集成电路(Integrated circuit)需求。

现有的半导体封装结构是将半导体芯片黏贴于基板顶面，进行打线接合(wire bonding)或覆晶接合(Flip chip)封装。再于基板的背面植以焊锡球以进行与外部电子元件的电性连接，如此，虽可达到高脚数的目的。但是在更高频使用时，其将因导线连接路径过长而产生高阻抗特性而使电气效能无法提升，而有所限制。另外，因传统封装需要多次的连接接口，相对地增加制程的复杂度。

在封装基板结构的制作方法中，一般封装基板做法是由一核心基板开始，经过钻孔、镀金属、塞孔、线路成型等制程完成内层结构。再经由线路增层制程完成多层封装基板，如图1A至1E所示，为制作线路增层式的多层板方法的其中一种。如图1A所示，首先，制备一核心板11，该核心基板11由一具预定厚度的芯层111及形成于该芯层111表面上的线路层112所构成。同时，于该芯层111中形成有多个电镀导通孔113。由此电性连接该芯层111上下表面的线路层112。如图1B所示，将该核心板11实施线路增层制程，以于该核心板11表面布设一介电层12，该介电层12上开设有多个连通至该线路层112的盲孔13。如图1C所示，于该介电层12外露表面以无电解电镀或溅镀等方式形成一导电层14，并于该导电层14上形成一图案化阻层15，以使该阻层15形成有多个开口150以外露出欲形成图案化线路层的部分导电层14。如图1D所示，利用电镀方式于该阻层开口中形成有图案化线路层16与导电盲孔13a，并使该线路层16得以通过该导电盲孔13a电性导接至该线路层112，然后移除该阻层15及该阻层所覆盖的部分导电层14，以形成一线路增层结构10a。如图1E所示，同样地，于该第一线路增层结构10a最外层表面上亦得运用相同方法重复形成第二线路增层结构10b，以逐步增层形成一多层封装基板10。

然而上述制程是由一核心板开始，经过钻孔、镀金属、塞孔、线路成型等制程完成内层结构。再经由线路增层制程完成多层封装基板，此做法有布线密度低、层数多、导线长且阻抗高的问题，对于高频基板使用上会有电性品质不佳的问题。又因叠层数多，其制程步骤不仅流程复杂、所耗费的制程成本也较高。

发明内容

鉴于上述现有技术的缺点，本发明的目的在于克服现有技术的不足与缺陷，提出一种封装基板结构，解决一般具有核心板的封装基板板中有布线密度低、层数过多、导线长且阻抗高等问题，能提高线路布线密度，简化制程流程。

为达上述目的，本发明提供一种封装基板结构，其包括：一载板，该载板表面形成有一基板结构，其中，该基板结构包括有：多个凸块垫(bump pad)及多个打线垫(wire bonding pad)，其中，所述的凸块垫及打线垫配置于该载板表面；一图案化的防焊层，形成于该载板表面，且该图案化防焊层显露出所述的凸块垫及所述的打线垫的表面；多个金属凸块，其配置所述的凸块垫的表面，且部分金属凸块表面延伸至该防焊层的表面；以及一金属保护层，其配置于所述的金属凸块及所述的打线垫的表面。

根据上述本发明的封装基板结构，其中，载板可使用金属材质，较佳则可为为背胶铜箔基板或金属板。

在本发明的封装基板结构中，凸块垫以及打线垫包括有一蚀刻停止层及一金属层。而此蚀刻停止层使用的材料无限制，只要阻绝金属层被蚀刻即可，较佳为金、镍、钯、银、锡、镍/钯、铬/钛、镍/金、钯/金、镍/钯/金、或其组合。金属层的材料亦无限制，较佳为铜、镍、铬、钛、铜/铬合金或锡/铅合金，亦可达成上述的目的。

在本发明封装基板结构中的图案化的防焊层，其主要为保护此封装基板结构，避免受到损害以及不使防焊层表面沾锡而造成锡球互相连接等等，而防焊层的材料无限制，较佳可为绿漆或黑漆。

本发明的封装基板结构中，配置于凸块垫的表面且部分延伸至防焊层的表面的金属凸块使用的材料无限制，较佳为铜、镍、铬、钛、铜/铬合金或锡/铅合金。

在本发明的封装基板结构中，配置于金属凸块及打线垫表面的金属保护层使用材料无限制，较佳为镍/钯、铬/钛、镍/金、钯/金、镍/钯/金、或其组合。

为达上述目的，本发明更提供一种半导体封装结构，此半导体封装结构包括：一基板结构，该基板结构包括多个凸块垫及打线垫、一图案化的防焊层、多个金属凸块及一形成于该金属凸块及打线垫表面的金属保护层，所述的凸块垫包括有一蚀刻停止层及一金属层，所述打线垫包括有一蚀刻停止层及一金属层，且所述的所述的凸块垫的蚀刻停止层及金属层相互叠合，所述的打线垫的蚀刻停止层及金属层相互叠合，又所述的图案化的防焊层显露出所述的蚀刻停止层表面及金属层表面，所述的金属凸块配置于该凸块垫的金属层的表面，且部分金属凸块表面延伸出该防焊层的表面，所述的图案化的防焊层的一表面是与其所显露出的所述的蚀刻停止层的表面齐平；至少二芯片，其经由多个焊料凸块及多条金属线而电性连接至该基板结构，所述的焊料凸块配置对应于所述的金属凸块的位置，且所述的金属线配置对应于该打线垫的位置；一第一树脂部，其填充于具有所述的焊料凸块的区域；以及一第二树脂部，其完整覆盖接置有芯片侧的基板结构表面。

本发明的半导体封装结构中的至少二芯片，其中，至少一芯片经由一金属线而与该打线垫电性连接，且至少另一芯片经由焊料凸块而与该凸块垫电性连接。

依据上述本发明的基板结构及半导体封装结构，例如可由下述但不限于此的步骤制作。

为达上述目的，本发明又提供一种封装基板结构的制作方法，其步骤包括：(A)提供一载板；(B)于该载板表面形成一图案化的第一阻层，其中该图案化的第一阻层内具有多个第一开口；(C)于所述的第一开口内形成一蚀刻停止层及一金属层；(D)移除该第一阻层；(E)形成一图案化的防焊层，其具有多个第二开口及第三开口，该多个第二开口显露出该蚀刻停止层、该金属层及部分的载板表面，且所述的第三开口显露出该金属层表面；(F)形成一图案化的第二阻层，其具有多个第四开口，所述的第四开口对应于所述的第三开口以显露出该金属层；(G)于所述的第四开口内形成多个金属凸块；(H)移除该第二阻层；(I)于所述的金属凸块表面及所述的第二开口内的该蚀刻停止层与该金属层表面形成一金属保护层。

本发明的制作方法中可通过金属保护层经由焊料凸块以及打线而与至少二芯片电性连接，再模注该封装基板结构以形成封装有芯片的半导体封装结构。

完成前述步骤之后，可再移除该封装基板结构下的载板。

因此，本发明解决了一般具有核心板的封装基板中有布线密度低，层数过多，导线长且阻抗高等问题，本发明无电镀通孔结构，能提高线路布线密度，简化制程流程，将封装基板厚度降低，而达到轻薄短小的目的。

根据上述本发明的封装基板结构的制作方法，其中，第一阻层及第二阻层使用材料无限制，较佳为干膜或液态光阻，亦可达成上述的目的。

根据上述本发明的封装基板结构的制作方法，其中，上述本发明的第一开口及第四开口形成方式无限制，较佳为曝光及显影的图案化制程形成，亦可达成上述的目的。

根据上述本发明的封装基板结构的制作方法，其中，上述本发明的蚀刻停止层的形成方式无限制，较佳为溅镀、蒸镀、无电电镀、电镀或化学沉积，亦可达成上述的目的。

根据上述本发明的封装基板结构的制作方法，其中，金属层形成方式无限制，较佳以电镀方式形成本发明的金属层，亦可达成上述的目的。

根据上述本发明的封装基板结构的制作方法，其中，上述本发明的第二开口及第三开口形成方式无限制，较佳以曝光及显影的图案化制程形成，亦可达成上述的目的。

根据上述本发明的封装基板结构的制作方法，其中，上述本发明的金属凸块形成方式无限制，较佳以电镀的方式形成，亦可达成上述的目的。

根据上述本发明的封装基板结构的制作方法，其中，上述本发明的金属保护层的形成方式无限制，较佳为为溅镀、蒸镀、无电电镀、电镀或化学沉积，亦可达成上述的目的。

根据上述本发明的封装基板结构的制作方法，其中，上述本发明的移除载板的步骤实施方式无限制，较佳以蚀刻的方式移除载板，亦可达成上述的目的。

附图说明

图1A～1E为现有的有核层的封装基板的制程流程剖面示意图；

图2A～2K为本发明一较佳实施例的封装基板结构的制作方法的剖面示意图；

图2L为本发一较佳实施例的半导体封装基板结构的俯视图。

图中符号说明

10       多层封装基板        11         核心板

111      芯层                112        线路层

113      电镀导通孔          13a        盲孔

15       阻层                16         图案化线路层

13，150  开口                10a，10b   线路增层构

12       介电层              401        载板

202      第一阻层            203        第一开口

204      蚀刻停止层          205        金属层

206      防焊层              207        第二开口

208      第三开口            209        第二阻层

210      第四开口            211        金属凸块

212      金属保护层          213        打线垫

214       凸块垫         215        焊料凸块

216       金属线         301，302   芯片

218       第一树脂部     219        第二树脂部

40        封装基板结构   400        基板结构

具体实施方式

以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实施例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不悖离本发明的精神下进行各种修饰与变更。

实施例1

首先，如图2A所示，提供一载板201，该载板201可选用背胶铜箔基板或金属板，于本实施例中该载板201为金属板。接着，如图2B所示，以干膜或液态光阻，形成图案化的第一阻层202，其中该第一阻层202内具有多个以曝光及显影的图案化方式形成的第一开口203，于本实施例中选用干膜于该载板201表面，形成图案化的第一阻层202。而后，如图2C所示，于该多个第一开口203内通过载板201以电镀方式形成一蚀刻停止层204，并以电镀的方式形成一金属层205，其中，该蚀刻停止层204使用的材料可为金、镍、钯、银、锡、镍/钯、铬/钛、镍/金、钯/金、镍/钯/金、或其组合，而于本实施例中，蚀刻停止层204所使用的材料为金。该金属层205可为铜、镍、铬、钛、铜/铬合金或锡/铅合金，而于本实施例中，金属层205所使用的材料为铜。接着，如图2D所示，移除该第一阻层202。

接下来，如图2E所示，以绿漆或黑漆形成一图案化的防焊层206，而于本实施例中，以绿漆形成图案化的防焊层206，且本实施例中的防焊层206具有多个第二开口207及第三开口208。所述的开口皆是以曝光及显影的图案化方式形成。其中，本实施例的第二开口207显露出蚀刻停止层204、金属层及部分的载板表面，在此第二开口207内的蚀刻停止层204以及金属层205可作为一打线垫213，且第三开口208显露出该金属层205，在对应于此第三开口208内的金属层205以及蚀刻停止层204可作为一凸块垫214。

接着，如图2F所示，形成一图案化的第二阻层209，且本实施例中的第二阻层209具有多个第四开口210，所述的第四开口210对应于所述的第三开口208以显露出该金属层205。

接下来，如图2G所示，于第四开口210内以电镀方式形成多个金属凸块211，该金属凸块211使用的材料可为铜、镍、铬、钛、铜/铬合金以及锡/铅合金所组成的群组之一，而本实施例中金属凸块211使用的材料为铜。之后，如图2H所示，移除该第二阻层209。

再来，如图2I所示，于金属凸块211表面与金属层205表面，以电镀方式形成金属保护层212。该金属保护层212材料可为镍/钯、铬/钛、镍/金、钯/金、镍/钯/金、或其组合，而本实施例中金属保护层使用材料为镍/金。

因此，请参考图2I，本发明提供了一种封装基板结构40，其包括：一载板201，该载板201表面形成有一基板结构400，其中，该基板结构400包括有：多个凸块垫214及至少一打线垫213、一图案化的防焊层206、多个金属凸块211、一金属保护层212。所述的的凸块垫214及至少一打线垫213可配置于载板201表面。图案化的防焊层206则显露出凸块垫214且显露出打线垫213及打线垫213周围的载板201表面。而金属凸块211可配置凸块垫214的表面且部分延伸至防焊层206的表面。金属保护层212则可配置于金属凸块211的表面及打线垫213的表面。

实施例2

完成图2I的步骤后，在前述的封装基板结构40上可通过此金属保护层212经由形成多个焊料凸块215以及至少一金属线216(为金线)而与两芯片301、302电性连接。其中，芯片302通过焊料凸块215经由回焊而形成且配置在对应于金属凸块211的位置；而芯片301通过多条金属线216连接于对应的打线垫213的位置，以完成芯片301、302与基板结构400的电性导接。接着，再于包含有焊料凸块215的区域注入一树脂以形成一第一树脂部218。同时，亦于包含有打线216的区域注入另一树脂以形成一第二树脂部219。进而形成如图2J所示一待完成的半导体封装结构。最后，如图2K所示，尔后以蚀刻方式，从待完成的封装结构的下方移除载板201。如此一来，便完成本发明所述的半导体封装结构，如图2K所示为该基板结构400接置有芯片301、302的半导体封装结构剖视图，图2L则为其半导体封装结构俯视图。

因此，请参考图2K及2L，本发明同时提供了一种半导体封装结构，此半导体封装结构400包括：一基板结构202、芯片301、302、第一树脂部218以及第二树脂部219。基板结构202包括多个凸块垫214、至少一打线垫213、一图案化的防焊层206、多个金属凸块211及一金属保护层212。图案化的防焊层206显露出凸块垫214且显露出打线垫213及其周围的区域，金属凸块211配置于凸块垫214的表面且部分延伸至防焊层206的表面，金属保护层212配置于金属凸块211的表面及打线垫213的表面。另外，芯片301、302可经由多个焊料凸块215及金属线216而电性连接至此无载板的基板结构400中，而焊料凸块215可配置对应于金属凸块211的位置，金属线216可配置对应于打线垫213的位置。第一树脂部218则可填充于具有此等焊料凸块215的区域。第二树脂部219可填充于具有此金属线216的区域。

综上所述，本发明解决了一般具有核心板的封装基板板中有布线密度低、层数过多、导线长且阻抗高等问题，本发明提供的封装基板，因为无电镀通孔结构存在，省去了钻孔、镀铜、塞孔、线路成型完成内层结构与线路增层完成多层封装基板等制程。另外，由于无电镀通孔结构存在，可供线路布线的面积亦随之增加。因此，本发明能提高线路布线密度，简化制程流程，将封装基板厚度降低，而达到轻薄短小的目的。上述实施例仅为了方便说明而举例，本发明所主张的权利范围自应以权利要求书所述为准，而非仅限于上述实施例。

Claims (6)

1.一种半导体封装结构，其特征在于，包括：

一基板结构，该基板结构包括多个凸块垫及打线垫、一图案化的防焊层、多个金属凸块及一形成于该金属凸块及打线垫表面的金属保护层，所述的凸块垫包括有一蚀刻停止层及一金属层，所述打线垫包括有一蚀刻停止层及一金属层，且所述的凸块垫的蚀刻停止层及金属层相互叠合，所述的打线垫的蚀刻停止层及金属层相互叠合，又所述的图案化的防焊层显露出所述的蚀刻停止层表面及金属层表面，所述的金属凸块配置于该凸块垫的金属层的表面，且部分金属凸块表面延伸出该防焊层的表面，所述的图案化的防焊层的一表面是与其所显露出的所述的蚀刻停止层的表面齐平；

至少二芯片，其经由多个焊料凸块及多条金属线而电性连接至该基板结构，所述的焊料凸块配置对应于所述的金属凸块的位置，且所述的金属线配置对应于该打线垫的位置；

一第一树脂部，其填充于具有所述的焊料凸块的区域；以及

一第二树脂部，其完整覆盖接置有芯片侧的基板结构表面。

2.如权利要求1所述的半导体封装结构，其中，所述的至少二芯片中的至少一芯片经由一金属线而与该打线垫电性连接，且至少另一芯片经由焊料凸块而与该凸块垫电性连接。

3.如权利要求1所述的半导体封装结构，其中，该蚀刻停止层使用的材料为金、镍、钯、银、锡、镍/钯、铬/钛、镍/金、钯/金、镍/钯/金或其组合。

4.如权利要求1所述的半导体封装结构，其中，该金属层使用的材料为铜、镍、铬、钛、铜/铬合金或锡/铅合金。

5.如权利要求1所述的半导体封装结构，其中，所述的金属凸块使用的材料为铜、镍、铬、钛、铜/铬合金或锡/铅合金。

6.如权利要求1所述的半导体封装结构，其中，该金属保护层使用的材料为镍/钯、铬/钛、镍/金、钯/金、镍/钯/金或其组合。

Images