JP2013138115A - 支持体を有するパッケージ基板及びその製造方法、並びに支持体を有するパッケージ構造及びその製造方法 - Google Patents

支持体を有するパッケージ基板及びその製造方法、並びに支持体を有するパッケージ構造及びその製造方法 Download PDF

Info

Publication number
JP2013138115A
JP2013138115A JP2011288356A JP2011288356A JP2013138115A JP 2013138115 A JP2013138115 A JP 2013138115A JP 2011288356 A JP2011288356 A JP 2011288356A JP 2011288356 A JP2011288356 A JP 2011288356A JP 2013138115 A JP2013138115 A JP 2013138115A
Authority
JP
Japan
Prior art keywords
layer
electrical contact
contact pad
metal release
support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011288356A
Other languages
English (en)
Inventor
Lai Wen-Lan
ライ ウェン−ラン
Yuan-Liang Lo
ロ ユァン−リィァン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unimicron Technology Corp
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to JP2011288356A priority Critical patent/JP2013138115A/ja
Publication of JP2013138115A publication Critical patent/JP2013138115A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

【課題】支持体を有するパッケージ基板の製造方法、及び支持体を有するパッケージ構造及びその製造方法を提供する。
【解決手段】支持体と、支持体に設けられた第1の電気接触パッドと、支持体に設けられ、該第1の電気接触パッドが埋め込まれたコア層と、該コア層に設けられた回路層と、該コア層に設けられた複数の導電ビアと、該コア層に設けられた絶縁保護層とを備える。パッケージ基板の一方側に支持体が結合されることにより、運送又はパッケージング時に厚さが薄過ぎることによるクラックの発生が回避される。
【選択図】図2F

Description

本発明は、半導体パッケージ基板に関し、特に、支持体を有するパッケージ基板及びその製造方法、並びに支持体を有するパッケージ構造及びその製造方法に関する。
電子産業の盛んな発展に伴い、電子製品は、多機能化・高性能化の方向へ進んでいる。半導体パッケージの小型化(miniaturization)のパッケージ需要を満たすために、チップ搭載用のパッケージ基板の厚さの低減に向けた発展を見せている。現在、チップ搭載用のパッケージ基板には硬質材及び軟質材があり、一般に、ボールグリッドアレイ(Ball Grid Array、BGA)に用いられるパッケージ基板においては、硬質材が選択されることが多い。
図1A乃至図1Dは、従来の2層回路のパッケージ基板1aの製造方法の断面模式図である。
図1Aに示すように、まず、対向する第1の表面13a及び第2の表面13bを有するコア層13を用意し、このコア層13の第1及び第2の表面13a、13bに銅層11a、11bがそれぞれ設けられている。
図1Bに示すように、コア層13の第2の表面13bに複数の貫通孔130をレーザにより形成することにより、第1の表面13aの銅層11aがそれらの貫通孔130に露出される。
図1Cに示すように、銅層11a、11bをパターニングし、導電層10として銅材を電気めっきすることにより、コア層13の第1及び第2の表面13a、13bに第1及び第2の回路層12、14をそれぞれ形成する。前記複数の貫通孔130に、第1及び第2の回路層12、14を電気的に接続するための導電ビア140を形成する。第1及び第2の回路層12、14には、複数の第1及び第2の電気接触パッド120、141がそれぞれ設けられている。
図1Dに示すように、コア層13の第1及び第2の表面13a、13bに絶縁保護層15をそれぞれ形成し、この絶縁保護層15の一部を導電ビア140に充填する。絶縁保護層15は、複数の開口150を有し、これに対応して前記複数の第1及び第2の電気接触パッド120、141が露出される。これにより、パッケージ基板1aが製造される。次に、それらの第1及び第2の電気接触パッド120、141の露出表面に表面処理層15aをそれぞれ形成する。
後続の製造工程において、図1Eに示すように、絶縁保護層15にチップ17を搭載し、導線170により第2の電気接触パッド141に電気的に接続させ、チップ17を被覆する封止材18を形成する。また、前記複数の第1の電気接触パッド120に半田ボール19を結合する。これにより、パッケージ構造1が製造される。小型化及び信頼性の要求を満たすために、現在の製造工程技術において、コア層13の厚さは、60μmに縮小することが可能である。
ただし、パッケージの小型化の要求が高まるにつれ、厚さが60μmであるコア層13ではもはやパッケージの小型化の要求に応えることができない。一方、コア層13の厚さを60μmよりも小さくすると、パッケージ基板1aの総板厚Rは、130μmよりも小さくなり、生産作業性が悪くなることがある。例えば、パッケージ基板1aを各製造工程において移動させた場合に基板詰まりが発生しやすくなり、生産に不利となり、たとえ生産できるとしても、運送又はパッケージング時に厚さ不足によって撓み又はクラックを生じ、使用不能又は製品不良となることがあった。
さらに、微細ピッチ回路の製造に有利となるように、銅層11a、11bの厚さを3μmにまで薄くすると、これではレーザによって容易に貫通される。レーザが第1の表面13aの銅層11aを貫通することを回避するためには、通常、レーザエネルギーを小さくしてレーザショット回数を増加させるが、これによってかえって製造工程の時間が長くなり、コストが増加することとなる。
また、従来のパッケージ基板1aの製造方法においては、貫通孔130の深さが深すぎることによって、導電ビア140の製造時に銅電気めっき性が悪くなり、開口部が閉鎖される現象が生じるのみならず、絶縁保護層15が導電ビア140に充填される際にボイド(void)現象が生じやすくなることもあった。
従って、上述した従来の種々の問題を如何にして克服するかが、現在解決すべき重要な課題となっている。
上記の課題を解決するために、本発明は、一方の側に銅箔基板と強化板とを含む支持体が増設され、前記強化板が、前記銅箔基板の銅層に結合された誘電層と、前記誘電層上に設けられた第1の金属剥離層と、前記第1の金属剥離層上に設けられた第2の金属剥離層と、を含む、支持体を有するパッケージ基板を提供する。
また、本発明は、銅層が互いに重畳された2つの銅箔基板を用意する工程と、前記2つの銅箔基板に、前記2つの銅箔基板を被覆し固定する誘電層と、前記誘電層上に設けられた第1の金属剥離層と、前記第1の金属剥離層上に設けられた第2の金属剥離層と、を含む強化板を結合する工程と、前記第2の金属剥離層上に複数の第1の電気接触パッドを形成する工程と、前記第2の金属剥離層上及び前記複数の第1の電気接触パッド上に、対向する第1の表面及び第2の表面を有する、前記第1の表面下に前記複数の第1の電気接触パッドが埋め込まれたコア層を形成する工程と、前記コア層の第2の表面上に複数の第2の電気接触パッドを有する回路層を形成するとともに、前記コア層に前記複数の第1の電気接触パッドと回路層とを電気的に接続させる導電ビアを形成する工程と、前記コア層の第2の表面上及び回路層上に絶縁保護層を形成し、前記複数の第2の電気接触パッドが前記絶縁保護層の開口内に露出されるようにする工程と、前記2つの銅箔基板の側辺に沿って切断することにより、前記2つの銅箔基板の互いに重畳された銅層で、2つのパッケージ基板を分離する工程と、を備えることを特徴とする支持体を有するパッケージ基板の製造方法を提供する。
前述した支持体を有するパッケージ基板及びその製造方法において、前記第1の金属剥離層は、前記第2の金属剥離層に物理的に結合されてもよい。
前述した支持体を有するパッケージ基板及びその製造方法において、前記コア層は、誘電材であってもよい。
前述した支持体を有するパッケージ基板及びその製造方法において、前記第2の電気接触パッドの露出表面上に表面処理層を形成する工程を備えてもよい。
また、本発明は、前記パッケージ基板の絶縁保護層にチップを設けるとともに前記チップを被覆する封止材を形成する工程を備える、支持体を有するパッケージ構造及びその製造方法をさらに提供する。
前述した支持体を有するパッケージ構造及びその製造方法において、前記パッケージ基板は、単一化工程に用いられる複数のパッケージユニットを有し、前記第1の電気接触パッドの表面の高さは、前記コア層の第1の表面の高さよりも低くてもよい。
また、前述した支持体を有するパッケージ構造及びその製造方法において、前記チップは前記複数の第2の電気接触パッドに電気的に接続されてもよい。
上述のように、本発明に係る支持体を有するパッケージ基板及びその製造方法並びにパッケージ構造及びその製造方法によれば、パッケージ基板に例えば銅箔基板や強化板である支持体が結合されるため、コア層の厚さを130μmよりも小さくすることができ、パッケージ基板の強度が増加され、運送時又はパッケージング時に厚さが薄過ぎることによるクラックの発生を回避することができる。
さらに、パッケージング後に銅箔基板や強化板が除去された場合のパッケージ基板の厚さが130μmよりも小さくなるため、従来の技術と比較すると、パッケージ構造全体の厚さが低減され、製品の小型化及び信頼性の要求を同時に満たすことができる。
また、従来の技術と比較すると、本発明は、コア層に電気めっき導線を別途形成する必要がなく、第2の金属剥離層を導電経路として直接電気めっきすることができるため、全体の製造工程が簡素化される。
また、パッケージ基板に銅箔基板や強化板が結合されることにより、たとえコア層の2つの表面における銅箔の厚さが薄すぎても、レーザ工程において、底部に第1の金属剥離層及び第2の金属剥離層が設けられているため、レーザのエネルギーを効果的に分散させることができ、第1の電気接触パッドが貫通されることはない。従来の技術と比較すると、本発明では、比較的大きいレーザエネルギーによって製造を行うことができ、レーザショット回数が低減されるため、製造工程の時間が効果的に低減され、コストが低下する。
さらに、コア層の厚さが超薄でもよいため、導電ビアの孔深さが極めて浅く、銅電気めっき性の不良がなく、開口部が閉鎖される現象の発生を回避することができる。
従来のパッケージ基板及びパッケージ構造の製造方法の断面模式図である。 図1Aに続く断面模式図である。 図1Bに続く断面模式図である。 図1Cに続く断面模式図である。 図1Dに続く断面模式図である。 本発明に係る支持体を有するパッケージ基板の製造方法の断面模式図である。 図2Aに続く断面模式図である。 図2Bに続く断面模式図である。 図2Cに続く断面模式図である。 図2Dに続く断面模式図である。 図2Eに続く断面模式図である。 本発明に係る支持体を有するパッケージ構造の製造方法の断面模式図である。 図3Aに続く断面模式図である。 図3Bに続く断面模式図である。 図3Cに続く断面模式図である。
以下、具体的な実施例を用いて本発明の実施形態を説明する。この技術分野に精通した者は、本明細書の記載内容によって簡単に本発明のその他の利点や効果を理解できる。
また、明細書に添付された図面に示す構造、比例、寸法等は、この技芸に精通する者が理解できるように明細書に記載の内容に合わせて開示するためのものに過ぎず、本発明の実施を制限するものではないため、技術上の実質的な意味を有せず、いかなる構造の修正、比例関係の変更又は寸法の調整も、本発明の効果及び目的に影響を及ぼすものでなければ、本発明に開示された技術内容の範囲内に含まれる。また、明細書に記載の例えば「上」、「下」、「側辺」、「一」等の用語は、説明の明瞭化のために用いられるものであり、本発明の実施可能な範囲を限定するものではなく、その相対関係の変更又は調整は、技術内容の実質的変更がなければ、本発明の実施可能の範囲と見なされる。
図2A乃至図2Fは、本発明に係る支持体2bを有するパッケージ基板2の製造方法の断面模式図を示す。
図2Aに示すように、まず、2つの銅箔基板(Copper Clad Laminate、CCL)20及び2つの強化板21を用意する。それらの銅箔基板20は、絶縁層200と、絶縁層200の対向する両側に設けられた銅層201、202と、を有する。前記銅箔基板20は、一方の銅層201が互いに重畳される。それらの強化板21は、誘電層210と、誘電層210上に設けられた第1の金属剥離層211と、第1の金属剥離層211上に設けられた第2の金属剥離層212と、を有する。
この実施例において、絶縁層200の材質は、例えばビスマレイミドトリアジン(Bismaleimide triazine、BT)であり、絶縁層200の厚さは、例えば100μmであり、銅層201、202の厚さは、例えば12μmであってもよい。
次に、2つの銅箔基板20に強化板21の誘電層210をそれぞれ圧着し、それらの誘電層210を一体化させることで、それらの銅箔基板20を被覆して固定し、支持体2bを形成する。
この実施例において、誘電層210の厚さは、例えば100μmであり、誘電層210の材質は、プリプレグ(prepreg、PP)であってもよい。さらに、第1の金属剥離層211は、第2の金属剥離層212に物理的に結合される。その物理方法は、係合、静電、吸着又は接着であってもよく、即ち、第1の金属剥離層211と第2の金属剥離層212との間は、エッチングにより分離される必要がない。また、第1の金属剥離層211及び第2の金属剥離層212は、銅材であり、両者の厚さはそれぞれ18μm及び3μmである。また、銅箔基板は、多種多様であり、業界に周知されているため、ここでは詳しい説明を省略する。
図2Bに示すように、第2の金属剥離層212を導電経路として、第2の金属剥離層212上に複数の第1の電気接触パッド22を形成する。
図2Cに示すように、第2の金属剥離層212上及び前記複数の第1の電気接触パッド22上に、対向する第1の表面23a及び第2の表面23bを有する、第1の表面23a下に前記複数の第1の電気接触パッド22が埋め込まれたコア層23を形成する。
次に、コア層23の第2の表面23b上に複数の第2の電気接触パッド241を有する回路層24を形成し、コア層23に前記複数の第1の電気接触パッド22と回路層24と電気的に接続させる複数の導電ビア240を形成する。
この実施例において、コア層23は、誘電材であり、回路製造工程は多種多様であり、特に制限されるものではないため、ここでは詳しい説明を省略する。
図2Dに示すように、コア層23の第2の表面23b上及び回路層24上に絶縁保護層25を形成する。この絶縁保護層25は、前記複数の第2の電気接触パッド241が露出される複数の開口250を有する。これにより回路構造26が製造される。
次に、第2の金属剥離層212を導電経路として、開口250における第2の電気接触パッド241上に表面処理層25aを形成する。この実施例において、表面処理層25aを形成する材質は、ニッケル/金(Ni/Au)、ニッケル/パラジウム/金(Ni/Pd/Au)又は金であり、化学めっき又は電気めっきにより形成される。化学めっきであれば、表面処理層25aの材質は、無電解ニッケル/金(Ni/Au)、無電解ニッケル/パラジウム/金(Electroless Nickel/Electroless Palladium/Immersion Gold, ENEPIG)又は直接置換金(Direct Immersion Gold、DIG)であり、若しくは、化学めっきと電気めっきとを組み合わせ、即ち第2の金属剥離層212を導電経路として、例えば電気めっきニッケル/化学めっきパラジウム/電気めっき金である表面処理層25aを形成する。
図2E及び図2Fに示すように、2つの銅箔基板20の側辺(例えば図2に示す切断ラインL)に沿って切断することにより、2つの銅箔基板20の互いに重畳された銅層201で、上、下側のパッケージ基板2を分離する。
この実施例において、上、下側から複数のパッケージ基板2を得ることができ、それらのパッケージ基板2は、後続のパッケージング工程における大量生産に使用できるように複数のパッケージユニット2aを有する。パッケージ基板2から銅箔基板20の厚さd及び強化板21の厚さyを減じた厚さ(即ち回路構造26の厚さh)は、130μmよりも小さい。
さらに、2つの銅箔基板20が重畳されることにより、2ロット分の基板量を同時に製造することができ、スループットが向上する。
また、本発明は、対向する両側に銅層201、202を有する銅箔基板20と、銅箔基板20の一方の銅層202上に設けられた強化板21と、強化板21上に設けられた第1の電気接触パッド22と、強化板21上及び第1の電気接触パッド22上に設けられたコア層23と、コア層23上に設けられた回路層24と、コア層23上及び回路層24上に設けられた絶縁保護層25と、を備える、支持体2bを有するパッケージ基板2を提供する。
支持体2bは、銅箔基板20と強化板21とを含む。
銅箔基板20は多種多様であり、特に制限されるものではない。
強化板21は、銅層202に結合された誘電層210と、誘電層210上に設けられた第1の金属剥離層211と、第1の金属剥離層211上に設けられた第2の金属剥離層212と、を有する。この実施例において、第1の金属剥離層211は、第2の金属剥離層212に物理的に結合される。
第1の電気接触パッド22は、第2の金属剥離層212に設けられる。
コア層23は、対向する第1の表面23a及び第2の表面23bを有し、第2の金属剥離層212に第1の表面23aが結合されるとともに、第1の電気接触パッド22が埋め込まれる。この実施例において、コア層23は、誘電材である。
回路層24は、コア層23の第2の表面23b上に設けられ、複数の第2の電気接触パッド241を有するとともに、コア層23に設けられて第1の電気接触パッド22に電気的に接続される導電ビア240を有する。
絶縁保護層25は、コア層23の第2の表面23b上及び回路層24上に設けられ、前記複数の第2の電気接触パッド241が露出される複数の開口250を有する。表面処理層25aが、開口250における第2の電気接触パッド241上に形成される。
本発明に係る支持体2bを有するパッケージ基板2の製造方法によれば、一般に、厚さが130μmよりも小さい基板を製造するには、製造設備を改めて配置する必要があるため、製造コストが増加する。本発明に係る回路構造26の厚さhは130μmよりも小さいが、銅箔基板20の厚さd及び強化板21の厚さyにより、パッケージ基板2を製造する際には、その全体の厚さが130μmに等しく又はそれ以上であるため、本来パッケージ基板製造工程に用いられる設備をそのまま使用することができ、製造コストの増加はない。
さらに、パッケージング製造工程の前に、パッケージ基板2全体の強度を向上できるように、パッケージ基板2は銅箔基板20及び強化板21を有するため、従来の技術と比較すると、本発明に係るパッケージ基板2は、運送時にクラックが生じることはない。
また、本発明に係るコア層23の厚さは超薄(例えば60μmよりも小さい)であるが、銅箔基板20及び強化板21の構成により、導電ビア240の形成前のレーザ工程において、第1の電気接触パッド22が貫通されることはないため、比較的大きいレーザエネルギーを用いることができ、ショット回数が低減されるため、製造工程の時間が低減され、コストが低下する。
また、コア層23の厚さが超薄であるため、導電ビア240の孔深さが極めて浅く、銅電気めっき性の不良がなく、開口部が閉鎖される現象の発生を回避することができ、また、導電ビア240の孔深さが極めて浅いため、電気めっきで銅を充填することができ、絶縁保護層25を導電ビア240に充填することなく、ボイド(void)現象を回避することができる。
図3Aは、本発明に係る支持体2bを有するパッケージ構造3aの製造方法の断面模式図を示す。
図3Aに示すように、図2Fの製造工程に続いてパッケージング工程を行う。即ち、回路構造26の絶縁保護層25上にチップ27を設け、前記複数の第2の電気接触パッド241が導線270によりチップ27に電気的に接続される。次に、絶縁保護層25に封止材28を形成することにより、チップ27及び導線270を被覆して支持体2bを有するパッケージ構造3aを形成する。
図3B乃至3Dは、支持体2bを有するパッケージ構造3aを必要に応じて応用することができる後続の製造方法の断面模式図を示す。
図3Bに示すように、第1の金属剥離層211及び第2の金属剥離層212を分離させることにより、銅箔基板20、誘電層210及び第1の金属剥離層211を除去し、第2の金属剥離層212を露出させる。
この実施例において、第1の金属剥離層211が第2の金属剥離層212に物理的に結合されるため、第1の金属剥離層211及び第2の金属剥離層212を分離させる場合は、例えば剥離といった物理方法により分離させるだけでよい。
図3Cに示すように、第2の金属剥離層212をエッチングにより除去することにより、コア層23の第1の表面23aを露出させる。
この実施例において、第1の電気接触パッド22’の表面の一部を併せて除去することにより、第1の電気接触パッド22’の表面の高さがコア層23の第1の表面23aの高さよりも低くなるため、コア層23をソルダーレジスト層とすることができ、コア層23の第1の表面23aにさらに絶縁保護層を形成する必要がない。
図3Dに示すように、各パッケージユニット2a(例えば図3Cに示す切断ラインS)に沿って切断することにより、他の形態のパッケージ構造3を複数得ることができ、第1の電気接触パッド22’に半田ボール29を結合する。
支持体2bを有するパッケージ構造3aが適用された後続の製造方法から分かるように、絶縁保護層25にパッケージング工程を予め行い、次いで銅箔基板20及び強化板21を除去するため、回路構造26の厚さhを60μmよりも小さくすることで、他の形態のパッケージ構造3の全体厚さを効果的に低減することができる。従って、従来の技術と比較すると、本発明は、回路構造26の厚さを必要に応じて60μmよりも小さくすることで、小型化の要求を満たすことができる。
さらに、パッケージ基板2に銅箔基板20及び強化板21が設けられることによりパッケージ基板2全体の強度が向上するため、従来の技術と比較すると、本発明に係るパッケージ基板2は、パッケージング時にクラックが生じることはない。
また、パッケージ基板2の厚さが超薄であることにより、電気信号の伝送経路が短く、配線密度が高く、ピン数が増加する等の利点を有する。
さらに、本発明は、対向する第1の表面23a及び第2の表面23bを有するコア層23と、コア層23の第1の表面23a下に埋め込まれ露出された第1の電気接触パッド22と、コア層23の第1の表面23a上に設けられた支持体2bと、コア層23の第2の表面23b上に設けられた回路層24と、コア層23の第2の表面23b上及び回路層24上に設けられた絶縁保護層25と、絶縁保護層25上に設けられたチップ27と、絶縁保護層25上に設けられた封止材28と、を備える、支持体2bを有するパッケージ構造3aを提供する。
コア層23は、誘電材である。
支持体2bは、絶縁層200と、絶縁層200の対向する両側に設けられた銅層201、202と、一方の銅層202上に設けられた誘電層210と、誘電層210上に設けられた第1の金属剥離層211と、第1の金属剥離層211上に設けられた第2の金属剥離層212と、を備える。
さらに、第1の電気接触パッド22が第2の金属剥離層212に結合され、支持体2bが除去された後、第1の電気接触パッド22’に半田ボール29を結合してもよい。
回路層24は、コア層23の第2の表面23b上に設けられた複数の第2の電気接触パッド241と、コア層23に設けられ、第1の電気接触パッド22に電気的に接続させる導電ビア240と、を備える。
絶縁保護層25は、コア層23の第2の表面23b上及び回路層24上に設けられ、前記複数の第2の電気接触パッド241が露出される複数の開口250を有する。それらの開口250における第2の電気接触パッド241上に表面処理層25aが形成される。
チップ27は、導線270により前記複数の第2の電気接触パッド241に電気的に接続される。
封止材28は、チップ27及び導線270を被覆する。
上述のように、本発明は、パッケージ基板に銅箔基板と強化板とを含む支持体を結合することにより、コア層の厚さを130μmよりも小さくすることができるのみならず、パッケージ基板の強度が増加され、生産作業性の不良が回避される。
さらに、パッケージ後に銅箔基板及び強化板が除去されるため、従来の技術と比較すると、本発明は、回路構造の厚さが130μmよりも小さく、パッケージ構造全体の厚さが低減されるため、製品の小型化及び信頼性の要求を同時に満たすことができる。
また、従来の技術と比較すると、本発明は、コア層に電気めっき導線を別途形成する必要がなく、第2の金属剥離層を導電経路として直接電気めっきすることができるため、全体の製造工程が簡素化される。
上記のように、これらの実施形態は本発明の原理および効果・機能を例示的に説明するものに過ぎず、本発明は、これらによって限定されるものではない。本発明に係る実質的な技術内容は、特許請求の範囲に定義される。本発明は、この技術分野に精通した者により本発明の主旨を逸脱しない範囲で種々に修正や変更されることが可能であり、そうした修正や変更は、本発明の特許請求の範囲に入るものである。
1,3,3a パッケージ構造、1a,2 パッケージ基板、10 導電層、11a,11b,201,202 銅層、12 第1の回路層、120,22,22’ 第1の電気接触パッド、13,23 コア層、13a,23a 第1の表面、13b,23b 第2の表面、130 貫通孔、14 第2の回路層、140 導電ビア、141,241 第2の電気接触パッド、15,25 絶縁保護層、150,250 開口、15a,25a 表面処理層、17,27 チップ、170,270 導線、18,28 封止材、19,29 半田ボール、2a パッケージユニット、2b 支持体、20 銅箔基板、200 絶縁層、21 強化板、210 誘電層、211 第1の金属剥離層、212 第2の金属剥離層、24 回路層、240 導電ビア、26 回路構造、d,y,h,R 厚さ、L,S 切断ライン。

Claims (11)

  1. 絶縁層と、前記絶縁層の対向する両側に設けられた銅層と、それらの銅層のいずれか一方上に設けられた誘電層と、前記誘電層上に設けられた第1の金属剥離層と、前記第1の金属剥離層上に設けられた第2の金属剥離層と、を含む支持体と、
    前記第2の金属剥離層上に設けられた第1の電気接触パッドと、
    前記第2の金属剥離層上及び前記第1の電気接触パッド上に設けられ、対向する第1の表面及び第2の表面を有し、前記第1の表面下に前記第1の電気接触パッドが埋め込まれたコア層と、
    前記コア層の前記第2の表面上に設けられた回路層であって、前記コア層下に設けられた前記第1の電気接触パッドに電気的に接続される導電ビアを有し、さらに複数の第2の電気接触パッドを有する回路層と、
    開口を有し、前記コア層の前記第2の表面上及び前記回路層上に設けられ、前記複数の第2の電気接触パッドが前記開口内に露出される絶縁保護層と、
    を備えることを特徴とする支持体を有するパッケージ基板。
  2. 前記開口における前記第2の電気接触パッド上に形成される表面処理層をさらに備えることを特徴とする請求項1に記載の支持体を有するパッケージ基板。
  3. 絶縁層と、前記絶縁層の対向する両側に設けられた銅層と、それらの銅層のいずれか一方上に設けられた誘電層と、前記誘電層上に設けられた第1の金属剥離層と、前記第1の金属剥離層上に設けられた第2の金属剥離層と、を含む支持体と、
    前記第2の金属剥離層上に設けられた第1の電気接触パッドと、
    前記第2の金属剥離層上及び前記第1の電気接触パッド上に設けられ、対向する第1の表面及び第2の表面を有し、前記第1の表面下に前記第1の電気接触パッドが埋め込まれたコア層と、
    前記コア層の前記第2の表面上に設けられた回路層であって、前記コア層下に設けられた前記第1の電気接触パッドに電気的に接続される導電ビアを有し、さらに複数の第2の電気接触パッドを有する回路層と、
    開口を有し、前記コア層の前記第2の表面上及び前記回路層上に設けられ、前記複数の第2の電気接触パッドが前記開口内に露出される絶縁保護層と、
    前記絶縁保護層上に設けられ、前記複数の第2の電気接触パッドに導線により電気的に接続されるチップと、
    前記絶縁保護層上に設けられ、前記チップを被覆する封止材と、
    を備えることを特徴とする支持体を有するパッケージ構造。
  4. 前記開口における前記第2の電気接触パッド上に形成される表面処理層をさらに備えることを特徴とする請求項3に記載の支持体を有するパッケージ構造。
  5. 絶縁層と、前記絶縁層の対向する両側に設けられた銅層と、をそれぞれ有し、前記銅層が互いに重畳された2つの銅箔基板を用意する工程と、
    前記2つの銅箔基板を被覆し固定する誘電層と、前記誘電層上に設けられた第1の金属剥離層と、前記第1の金属剥離層上に設けられた第2の金属剥離層と、を含む強化板を前記2つの銅箔基板に結合することによって支持体を形成する工程と、
    前記第2の金属剥離層上に複数の第1の電気接触パッドを形成する工程と、
    前記第2の金属剥離層上及び前記複数の第1の電気接触パッド上に、対向する第1の表面及び第2の表面を有する、前記第1の表面下に前記複数の第1の電気接触パッドが埋め込まれたコア層を形成する工程と、
    前記コア層の前記第2の表面上に複数の第2の電気接触パッドを有する回路層を形成するとともに、前記コア層に、前記複数の第1の電気接触パッドと前記回路層とを電気的に接続させる導電ビアを形成する工程と、
    前記コア層の前記第2の表面上及び前記回路層上に絶縁保護層を形成し、前記絶縁保護層に開口を形成し、前記複数の第2の電気接触パッドが前記絶縁保護層の前記開口内に露出させる工程と、
    前記2つの銅箔基板の側辺に沿って切断することにより、前記2つの銅箔基板の互いに重畳された前記銅層で、2つの前記支持体を有するパッケージ基板を分離する工程と、
    を備えることを特徴とする支持体を有するパッケージ基板の製造方法。
  6. 前記第1の金属剥離層は、前記第2の金属剥離層に物理的に結合されることを特徴とする請求項5に記載の支持体を有するパッケージ基板の製造方法。
  7. 前記絶縁保護層の前記開口を形成した後、前記開口における前記第2の電気接触パッド上に表面処理層を形成する工程をさらに備えることを特徴とする請求項5に記載の支持体を有するパッケージ基板の製造方法。
  8. 絶縁層と、前記絶縁層の対向する両側に設けられた銅層と、それらの銅層のいずれか一方上に設けられた誘電層と、前記誘電層上に設けられた第1の金属剥離層と、前記第1の金属剥離層上に設けられた第2の金属剥離層と、を含む支持体と、前記支持体上に設けられ、前記第2の金属剥離層に結合される回路構造と、を備えるパッケージ基板を用意する工程と、
    前記回路構造上にチップを設ける工程と、
    前記回路構造上に、前記チップを被覆する封止材を形成する工程と、
    を備えることを特徴とする支持体を有するパッケージ構造の製造方法。
  9. 前記回路構造は、
    前記第2の金属剥離層上に設けられた第1の電気接触パッドと、
    前記第2の金属剥離層上及び前記第1の電気接触パッド上に設けられ、対向する第1の表面及び第2の表面を有し、前記第1の表面下に前記第1の電気接触パッドが埋め込まれたコア層と、
    前記コア層の前記第2の表面上に設けられた回路層であって、前記コア層下に設けられた前記第1の電気接触パッドに電気的に接続される導電ビアを有し、さらに複数の第2の電気接触パッドを有する回路層と、
    開口を有し、前記コア層の前記第2の表面上及び前記回路層上に設けられ、前記複数の第2の電気接触パッドが前記開口内に露出されるとともに前記チップに電気的に接続される絶縁保護層と、
    を備えることを特徴とする請求項8に記載の支持体を有するパッケージ構造の製造方法。
  10. 前記開口における前記第2の電気接触パッド上に表面処理層を形成する工程をさらに備えることを特徴とする請求項9に記載の支持体を有するパッケージ構造の製造方法。
  11. 前記パッケージ基板は、単一化工程に用いられる複数のパッケージユニットを備えることを特徴とする請求項8に記載の支持体を有するパッケージ構造の製造方法。
JP2011288356A 2011-12-28 2011-12-28 支持体を有するパッケージ基板及びその製造方法、並びに支持体を有するパッケージ構造及びその製造方法 Pending JP2013138115A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011288356A JP2013138115A (ja) 2011-12-28 2011-12-28 支持体を有するパッケージ基板及びその製造方法、並びに支持体を有するパッケージ構造及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011288356A JP2013138115A (ja) 2011-12-28 2011-12-28 支持体を有するパッケージ基板及びその製造方法、並びに支持体を有するパッケージ構造及びその製造方法

Publications (1)

Publication Number Publication Date
JP2013138115A true JP2013138115A (ja) 2013-07-11

Family

ID=48913598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011288356A Pending JP2013138115A (ja) 2011-12-28 2011-12-28 支持体を有するパッケージ基板及びその製造方法、並びに支持体を有するパッケージ構造及びその製造方法

Country Status (1)

Country Link
JP (1) JP2013138115A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015070262A (ja) * 2013-09-27 2015-04-13 旭徳科技股▲ふん▼有限公司 パッケージキャリアおよびその製造方法
JP2015070263A (ja) * 2013-09-27 2015-04-13 旭徳科技股▲ふん▼有限公司 パッケージキャリアおよびその製造方法
KR20160016631A (ko) 2014-07-31 2016-02-15 신꼬오덴기 고교 가부시키가이샤 지지 부재, 배선 기판, 배선 기판의 제조 방법, 및 반도체 패키지의 제조 방법
JP2016533646A (ja) * 2013-10-16 2016-10-27 インテル・コーポレーション 集積回路パッケージ基板
US9716067B2 (en) 2013-12-18 2017-07-25 Intel Corporation Integrated circuit package with embedded bridge
KR20170123990A (ko) * 2016-04-29 2017-11-09 주식회사 심텍 복수 캐리어 기판을 이용한 인쇄회로기판 제조 방법
CN110120353A (zh) * 2018-02-07 2019-08-13 茂邦电子有限公司 垂直式晶片与水平式晶片的嵌入型封装结构及其制造方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9578750B2 (en) 2013-09-27 2017-02-21 Subtron Technology Co., Ltd. Package carrier and manufacturing method thereof
JP2015070263A (ja) * 2013-09-27 2015-04-13 旭徳科技股▲ふん▼有限公司 パッケージキャリアおよびその製造方法
US9236364B2 (en) 2013-09-27 2016-01-12 Subtron Technology Co., Ltd. Package carrier and manufacturing method thereof
JP2015070262A (ja) * 2013-09-27 2015-04-13 旭徳科技股▲ふん▼有限公司 パッケージキャリアおよびその製造方法
US9831169B2 (en) 2013-10-16 2017-11-28 Intel Corporation Integrated circuit package substrate
JP2016533646A (ja) * 2013-10-16 2016-10-27 インテル・コーポレーション 集積回路パッケージ基板
US10325843B2 (en) 2013-10-16 2019-06-18 Intel Corporation Integrated circuit package substrate
US10770387B2 (en) 2013-10-16 2020-09-08 Intel Corporation Integrated circuit package substrate
US9716067B2 (en) 2013-12-18 2017-07-25 Intel Corporation Integrated circuit package with embedded bridge
US10068852B2 (en) 2013-12-18 2018-09-04 Intel Corporation Integrated circuit package with embedded bridge
JP2016033967A (ja) * 2014-07-31 2016-03-10 新光電気工業株式会社 支持体、配線基板及びその製造方法、半導体パッケージの製造方法
KR20160016631A (ko) 2014-07-31 2016-02-15 신꼬오덴기 고교 가부시키가이샤 지지 부재, 배선 기판, 배선 기판의 제조 방법, 및 반도체 패키지의 제조 방법
US9997441B2 (en) 2014-07-31 2018-06-12 Shinko Electric Industries Co., Ltd. Support member, wiring substrate, method for manufacturing wiring substrate, and method for manufacturing semiconductor package
KR20170123990A (ko) * 2016-04-29 2017-11-09 주식회사 심텍 복수 캐리어 기판을 이용한 인쇄회로기판 제조 방법
KR101898479B1 (ko) * 2016-04-29 2018-09-14 주식회사 심텍 복수 캐리어 기판을 이용한 인쇄회로기판 제조 방법
CN110120353A (zh) * 2018-02-07 2019-08-13 茂邦电子有限公司 垂直式晶片与水平式晶片的嵌入型封装结构及其制造方法
CN110120353B (zh) * 2018-02-07 2023-07-18 讯忆科技股份有限公司 垂直式晶片与水平式晶片的嵌入型封装结构及其制造方法

Similar Documents

Publication Publication Date Title
TWI493671B (zh) 具有支撐體的封裝基板及其製法、具有支撐體的封裝結構及其製法
TWI508196B (zh) 具有內建加強層之凹穴基板之製造方法
US9119319B2 (en) Wiring board, semiconductor device, and method for manufacturing wiring board
US10177130B2 (en) Semiconductor assembly having anti-warping controller and vertical connecting element in stiffener
JP2013138115A (ja) 支持体を有するパッケージ基板及びその製造方法、並びに支持体を有するパッケージ構造及びその製造方法
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
JP2017152536A (ja) プリント配線板及びその製造方法
CN101364586B (zh) 封装基板结构
TW201947722A (zh) 覆晶封裝基板
TWI446496B (zh) 封裝基板裝置及其製法
TW201320276A (zh) 封裝基板及其製法
TWI389276B (zh) 封裝基板結構及其製法
KR20080045017A (ko) 금속 범프를 갖는 반도체 칩 패키지 및 그 제조방법
TWI511628B (zh) 承載電路板、承載電路板的製作方法及封裝結構
KR101300413B1 (ko) 반도체 패키지용 인쇄회로기판 및 그 제조방법
TWI416680B (zh) 封裝基板及其製法
TWI425887B (zh) 具有支撐體的封裝基板及其製法
TW201701438A (zh) 使用無電鍍之z型連接
TWI566330B (zh) 電子封裝結構之製法
JP2007019275A (ja) 半導体装置、基板及び半導体装置の製造方法
TWI503941B (zh) 晶片封裝基板及其製作方法
KR101034089B1 (ko) 배선 기판 및 그 제조 방법
KR101124784B1 (ko) 배선 기판 및 그 제조 방법
CN216749885U (zh) 一种封装基板及封装结构
CN101740403B (zh) 封装基板结构及其制作方法