TWI511628B - 承載電路板、承載電路板的製作方法及封裝結構 - Google Patents

承載電路板、承載電路板的製作方法及封裝結構 Download PDF

Info

Publication number
TWI511628B
TWI511628B TW101146770A TW101146770A TWI511628B TW I511628 B TWI511628 B TW I511628B TW 101146770 A TW101146770 A TW 101146770A TW 101146770 A TW101146770 A TW 101146770A TW I511628 B TWI511628 B TW I511628B
Authority
TW
Taiwan
Prior art keywords
layer
conductive
substrate
circuit
insulating
Prior art date
Application number
TW101146770A
Other languages
English (en)
Other versions
TW201422070A (zh
Inventor
Wen Hung Hu
Original Assignee
Zhen Ding Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhen Ding Technology Co Ltd filed Critical Zhen Ding Technology Co Ltd
Publication of TW201422070A publication Critical patent/TW201422070A/zh
Application granted granted Critical
Publication of TWI511628B publication Critical patent/TWI511628B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

承載電路板、承載電路板的製作方法及封裝結構
本發明涉及電路板製作領域，尤其涉及一種承載電路板、承載電路板的製作方法及封裝結構。
印刷電路板因具有裝配密度高等優點而得到了廣泛的應用。關於電路板的應用請參見文獻Takahashi,A.Ooki,N.Nagai,A.Akahoshi,H.Mukoh,A.Wajima,M.Res.Lab,High density multilayer printed circuit board for HITAC M-880，IEEE Trans.on Components,Packaging,and Manufacturing Technology,1992,15(4)：1418-1425。
常見的電路板的外層導電線路的焊盤暴露在電路板的同一側，且暴露於同一側的焊盤處於同一平面上。當晶片構裝於暴露在外的焊盤上時，焊盤均位於晶片的下方，從而增加了具有晶片的電路板的高度，擴大了具有晶片的電路板的體積。
有鑑於此，提供一種承載電路板、承載電路板的製作方法及封裝結構，可以得到具有收容槽的電路板，以使得採用所述電路板形成封裝結構時，至少部分晶片收容於所述收容槽中，從而減少封裝結構的厚度，縮小封裝結構的體積實屬必要。
一種承載電路板的製作方法，包括步驟：提供芯層電路基板，所述芯層電路基板包括電路基底、第一導電線路層及可剝離保護層，所述可剝離保護層形成於第一導電線路層表面，所述第二導電線路層包括多個第一電性接觸墊；提供支撐板、絕緣基板及介電膠片，所述絕緣基板內形成有與芯層電路基板形狀對應的開孔，所述開孔的橫截面積大於芯層電路基板的橫截面積；將芯層電路基板及絕緣基板設置於支撐板的一側，使得所述可剝離保護層與支撐板相接觸，所述芯層電路基板收容於所述開孔內，所述介電膠片位於芯層電路基板及絕緣基板遠離支撐板的一側，形成堆疊結構；壓合所述堆疊結構，使得部分介電膠片填充至開孔內以連接芯層電路基板及絕緣基板，所述介電膠片、芯層電路基板及絕緣基板共同構成電路基板；分離所述支撐板與電路基板；在所述絕緣基板遠離所述介電膠片的表面形成多個第二電性接觸墊，在所述介電膠片遠離所述絕緣基板的表面形成多個二外層導電線路層；以及去除所述可剝離保護層，形成一收容槽，所述第一電性接觸墊從所述收容槽底部露出，得到承載電路板。
一種封裝結構，其包括第一晶片及所述的承載電路板，所述第一晶片通過第一焊球與收容槽內的第一電性接觸墊相互連接。
一種承載電路板，其包括芯層電路基板、絕緣基板、介電膠片、第一外層導電線路層及第二外層導電線路層，所述絕緣基板內具有與芯層電路基板相對應的開孔，第一開孔的橫截面積大於芯層電路基板的橫截面積，所述芯層電路基板收容於所述開孔內，所述介電膠片連接於芯層電路基板及絕緣基板的一側表面，並形成於開孔內，以填充絕緣基板與芯層電路基板之間的空隙，所述第 一外層導電線路層形成於絕緣基板遠離介電膠片的表面，所述第二外層導電線路層形成於介電膠片的表面，承載電路板具有收容槽，所述芯層電路基板的第一電性接觸墊從所述收容槽露出。
本技術方案提供的電路板及其製作方法，先提供一個具有第一導電線路圖形的芯層電路基板及一個形成有開孔的絕緣基板，然後採用介電膠片將芯層電路基板及絕緣基板相互連接，而後再製作形成外層導電線路層。由於芯層電路基板內的導電線路與外層的導電線路分開製作，可以使得芯層電路基板的導電線路採用細線路，而外層的導電線路可以採用相對較粗的線路，不僅實現了細線路電路板的功能，而且避免了在無需形成細線路區域仍需要技術複雜且制程昂貴的細線路製作技術來形成導電線路的可能，減少了電路板的製作工藝，降低了電路板的製成成本。另外，在製作過程中，採用的絕緣基板的厚度大於芯層電路基板的厚度，當芯層電路基板收容於絕緣基板的開孔後，形成一個收容槽。所述的電路承載板在進行封裝時，可以使得封裝於其上的晶片部分或者全部收容於所述收容槽內，從而可以減小封裝後的封裝結構的尺寸。
10‧‧‧芯層電路基板
11‧‧‧電路基底
12‧‧‧第一導電線路層
13‧‧‧可剝離保護層
111‧‧‧第一絕緣層
112‧‧‧第二導電線路層
113‧‧‧第二絕緣層
114‧‧‧第三導電線路層
115‧‧‧第三絕緣層
117、118‧‧‧導電孔
121‧‧‧第一電性接觸墊
20‧‧‧支撐板
20a‧‧‧本體
31‧‧‧第一絕緣基板
33‧‧‧第一開孔
32‧‧‧第二絕緣基板
34‧‧‧第二開孔
11a‧‧‧第一表面
11b‧‧‧第二表面
201‧‧‧離型膜
41‧‧‧第一介電膠片
42‧‧‧第二介電膠片
103‧‧‧電路基板
311‧‧‧通孔
312‧‧‧盲孔
313‧‧‧導電通孔
314‧‧‧導電盲孔
410‧‧‧第一外層導電線路層
420‧‧‧第二外層導電線路層
411‧‧‧第二電性接觸墊
421‧‧‧第三電性接觸墊
101‧‧‧堆疊結構
102‧‧‧收容槽
430‧‧‧第一防焊層
431‧‧‧第一開口
440‧‧‧第二防焊層
441‧‧‧第二開口
123‧‧‧第一保護層
450‧‧‧第二保護層
460‧‧‧第三保護層
200‧‧‧封裝結構
50‧‧‧第一晶片
51‧‧‧第四電性接觸墊
60‧‧‧連接基板
61‧‧‧絕緣基底
62‧‧‧第一導電圖形
63‧‧‧第二導電圖形
621‧‧‧第五電性接觸墊
631‧‧‧第六電性接觸墊
64‧‧‧第三防焊層
65‧‧‧第四防焊層
70‧‧‧第二晶片
71‧‧‧鍵合導線
72‧‧‧封裝膠體
81‧‧‧第一焊球
82‧‧‧第二焊球
100‧‧‧承載電路板
圖1是本技術方案提供的芯層電路基板的剖面示意圖。
圖2及圖3為本技術方案提供的絕緣基板的剖面示意圖。
圖4為本技術方案提供的支撐板的剖面示意圖。
圖5為本技術方案提供的介電膠片的剖面示意圖。
圖6為堆疊所述芯層電路基板、絕緣基板、支撐板及介電膠片形 成堆疊結構後的剖面示意圖。
圖7為壓合所述堆疊結構得到兩個電路基板後的剖面示意圖。
圖8為將兩個電路基板與支撐板分離後的剖面示意圖。
圖9為在電路基板中型通孔及盲孔後的剖面示意圖。
圖10為在電路基板的相對兩表面形成第一外層導電線路層和第二外層導電線路層後的剖面示意圖。
圖11為圖10的電路基板去除可剝離保護層後的剖面示意圖。
圖12為本技術方案提供的承載電路板的剖面示意圖。
圖13為本技術方案提供的封裝結構的剖面示意圖。
本技術方案以具體實施例對本技術方案提供的承載電路板、承載電路板製作方法及封裝結構進行詳細說明。
本技術方案提供的承載電路板的製作方法包括如下步驟：
第一步，請參閱圖1，提供兩個芯層電路基板10。
芯層電路基板10為形成有導電線路圖形的單面電路板、雙面電路板或者多層電路板，且其線寬/線間距的範圍為10/10微米至20/20微米。所述芯層電路基板10包括電路基底11、第一導電線路層12及可剝離保護層13。所述芯層電路基板10可以通過半加成法或者加成法制得。
本實施例中，電路基底11為兩層電路板，其內具有兩層導電線路圖形層。具體地，所述電路基底11包括第一絕緣層111、第二導 電線路層112、第二絕緣層113、第三導電線路層114及第三絕緣層115。所述第二導電線路層112和第三導電線路層114位於第二絕緣層113的相對兩個表面，且通過設置在第二絕緣層113內的導電孔117電性相連。所述第一絕緣層111覆蓋第二導電線路層112。所述第一絕緣層111遠離所述第二絕緣層113的表面即為所述電路基底11的第一表面11a。所述第三絕緣層115覆蓋第三導電線路層114。所述第三絕緣層115遠離所述第二絕緣層113的表面即為所述電路基底11的第二表面11b。
所述第一導電線路層12設置於所述第二絕緣層113遠離所述第三絕緣層115的表面(即所述電路基底11的第一表面11a)，且通過設於所述第一絕緣層111中的導電孔118與所述第二導電線路層112電性相連。所述第一導電線路層12包括多個第一電性接觸墊121及多條導電線路(圖未示)。
所述可剝離保護層13覆蓋所述第一導電線路層12，以防止所述第一導電線路層12在後續的製作步驟中被損壞。所述可剝離保護層13可以為聚丙烯薄膜、聚乙烯薄膜或者聚對苯二甲酸乙二醇酯等高分子薄膜。優選地，本實施方式中，所述可剝離保護層13為聚對苯二甲酸乙二醇酯薄膜。所述可剝離保護層13也可以為其他業界常用的可剝離膜或者可剝離膠。
第二步，請一併參閱圖2至5，提供第一絕緣基板31、第二絕緣基板32、支撐板20、第一介電膠片41和第二介電膠片42。
第一絕緣基板31和第二絕緣基板32採用絕緣材料製作，其可以為硬性材料，也可以為軟性材料製成。
第一絕緣基板31內形成有在厚度方向上貫穿第一絕緣基板31的第一開孔33。第一開孔33與芯層電路基板10相對應。第一開孔33的形狀與芯層電路基板10的形狀相同，第一開孔33的橫截面積大於芯層電路基板10的橫截面積。
第二絕緣基板32內形成有在厚度方向上貫穿第二絕緣基板32的第二開孔34。第二開孔34與芯層電路基板10相對應。第二開孔34的形狀與芯層電路基板10的形狀相同，第二開孔34的橫截面積大於芯層電路基板10的橫截面積。
優選地，第一絕緣基板31和第二絕緣基板32的厚度與芯層電路基板10的厚度相等。
支撐板20包括本體20a及形成於本體20a相對兩表面的離型膜201。所述離型膜201可以為聚丙烯薄膜、聚乙烯薄膜以及聚對苯二甲酸乙二醇酯等高分子薄膜，優選為聚對苯二甲酸乙二醇酯薄膜，本實施例中即採用聚對苯二甲酸乙二醇酯薄膜作為所述離型膜201。所述離型膜201也可以為其他業界常用的離型紙。
第一介電膠片41和第二介電膠片42可以為本技術領域常見的半固化膠片。
第三步，請參閱圖6，將兩個芯層電路基板10分別設置於支撐板20的相對兩側，芯層電路基板10的可剝離保護層13的一側表面貼於支撐板20表面，並將第一絕緣基板31和第二絕緣基板32分別設置於支撐板20的相對兩側，並使得一個芯層電路基板10位於第一絕緣基板31的第一開孔33內，另一個芯層電路基板10位於第二絕緣基板32的第二開孔34內，第一介電膠片41位於一個芯層電路基 板10及第一絕緣基板31遠離支撐板20的一側，第二介電膠片42位於另一芯層電路基板10及第二絕緣基板32遠離支撐板20的一側，形成堆疊結構101。
第四步，請參閱圖7，壓合所述堆疊結構101，使得第一介電膠片41填充至第一開孔33內，使得芯層電路基板10與第一絕緣基板31之間的空隙被第一介電膠片41填充，從而第一介電膠片41、第一絕緣基板31及位於第一開孔33內的芯層電路基板10成為一個電路基板103。並使得第二介電膠片42填充至第二開孔34內，使得芯層電路基板10與第二絕緣基板32之間的空隙被第二介電膠片42填充，從而第二介電膠片42、第二絕緣基板32及位於第二開孔34內的芯層電路基板10成為另一個電路基板103。
在壓合過程中，在高溫高壓狀態下底，第一介電膠片41和第二介電膠片42可以產生流動。第一介電膠片41和第二介電膠片42的材料可以為聚醯亞胺(Polyimide,PI)、聚乙烯對苯二甲酸乙二醇酯(Polyethylene Terephthalate,PET)或聚萘二甲酸乙二醇酯(Polyethylene naphthalate，PEN)、PP(Prepreg)或ABF(Ajinomoto Build-up film)等，優選為PP或ABF。
第五步，請一併參閱圖8，將兩個電路基板103與支撐板20相互分離。
由於支撐板20表面具有離型膜201，電路基板103可以容易地與支撐板20相互分離。
由於後續的製作步驟相同，以下僅以一個電路基板103的後續製作為例來進行說明。
第六步，請參閱圖9，在電路基板103的所述第一介電膠片41及第一絕緣基板31中形成至少一個通孔311，在所述第一介電膠片41及第三絕緣層115形成多個盲孔312，使得部分第三導電線路層114從對應的盲孔312露出。
本步驟中，所述通孔311及盲孔312均可以採用鐳射燒蝕的方式形成。所述通孔311貫穿所述第一介電膠片41及第一絕緣基板31。通孔311也可以採用機械鑽孔的方式形成。通孔311的個數可以為一個，也可以為多個。圖9中以形成兩個通孔311為例進行說明。所述盲孔312僅貫穿所述第一介電膠片41及第三絕緣層115，並暴露出部分第三導電線路層114。盲孔312的個數可以為一個，也可以為多個，圖9中以形成兩個盲孔312為例進行說明。
可以理解的是，在此步驟之後，還可以進一步包括去膠渣(desmear)的步驟，以將通孔311及盲孔312內部的膠渣去除，從而可以有效地防止在後續進行電鍍時，膠渣影響形成的導電孔的導電性。
第五步，請一併參閱圖10，在第一絕緣基板31的的表面形成第一外層導電線路層410，在第一介電膠片41的表面形成第二外層導電線路層420。所述第一外層導電線路層410包括多個與外界進行電連接的第二電性接觸墊411及多條導電線路(圖未示)。第二外層導電線路層420包括多個用於與外界進行電連接的第三電性接觸墊421及多條導電線路(圖未示)。所述第一外層導電線路層410及第二外層導電線路層420中的每個導電線路圖形中的線寬/線間距的範圍均為30/30微米至50/50微米。
本步驟具體可採用如下方法： 首先，採用化學鍍銅的方式，在第一絕緣基板31的表面及可剝離保護層13上形成第一導電種子層，在通孔311內壁、盲孔312內壁及第一介電膠片41的表面上形成第二導電種子層。
可以理解的是，也可以採用其他方法，如黑化或者化學吸附導電粒子等，在第一絕緣基板31的表面、通孔311內壁、盲孔312內壁及第一介電膠片41的表面形成第一導電種子層及第二導電種子層。
其次，在第一導電種子層和第二導電種子層的表面分別形成光致抗蝕劑層，並採用曝光及顯影的方式，將與欲形成第一外層導電線路層410對應的部分去除得到第一光致抗蝕劑圖形，將與欲形成第二外層導電線路層420對應的部分去除得到第二光致抗蝕劑圖形。
接著，在從第一光致抗蝕劑圖形的空隙露出的第一導電種子層表面形成第一電鍍銅層，在從第二光致抗蝕劑圖形露出的第二導電種子層表面形成第二電鍍銅層。
最後，採用剝膜的方式去除第一光致抗蝕劑圖形和第二光致抗蝕劑圖形，並採用微蝕的方式去除原被第一光致抗蝕劑圖形覆蓋的第一導電種子層，去除原被第二光致抗蝕劑圖形覆蓋的第二導電種子層。如此，位於第一絕緣基板31表面的第一導電種子層及形成在其上的第一電鍍銅層共同構成第一外層導電線路層410。位於第一介電膠片41表面的第二導電種子層及形成在其上的第二電鍍銅層共同構成第二外層導電線路層420。位於通孔311內的第二導電種子層及形成上其上的第二電鍍銅層共同構成貫穿第一介電膠片41及第一絕緣基板31的導電通孔313。位於盲孔312內的第二 導電種子層及形成上其上的第二電鍍銅層共同構成導電盲孔314。所述第一外層導電線路層410及第二外層導電線路層420通過所述導電通孔313相互電連通。第二外層導電線路層420及第二導電線路層112的通過導電盲孔314相互電連通。
第七步，請參閱圖11，採用剝膜的方式去除可剝離保護層13，從而形成一個收容槽102。
第八步，請參閱圖12，在第一外層導電線路層410的表面及從所述第一外層導電線路層410露出的第一絕緣基板31的表面形成第一防焊層430，在第二外層導電線路層420的表面及從所述第二外層導電線路層420露出的第一介電膠片41的表面形成第二防焊層440。所述第一防焊層430內具有與多個第二電性接觸墊411一一對應的多個第一開口431，每個第二電性接觸墊411從對應的第一開口431露出。所述第二防焊層440內具有與多個第三電性接觸墊421一一對應的多個第二開口441，每個第三電性接觸墊421從對應的第二開口441露出。
第九步，在第一導電線路層12的每個第一電性接觸墊121的表面形成一個第一保護層123。在每個第二電性接觸墊411從第一開口431露出的表面形成一個第二保護層450。在每個第三電性接觸墊421從第二開口441露出的表面形成一個第三保護層460，得到承載電路板100。
本實施例中，所述第一保護層123、第二保護層450及第三保護層460可以為錫、鉛、銀、金、鎳、鈀等金屬或其合金的單層結構，也可以為上述金屬中兩種或者兩種以上的多層結構。第一保護層123、第二保護層450及第三保護層460也可以為有機保焊層( OSP)。當第一保護層123及第二保護層450為金屬時，第一保護層123、第二保護層450及第三保護層460可以採用化學鍍的方式形成。當第一保護層123、第二保護層450及第三保護層460為有機保焊層時，第一保護層123、第二保護層450及第三保護層460可以採用化學方法形成。
可以理解的是，在本技術方案提供的製作方法中，在第三及第四步中，可以僅在支撐板20的一側設置芯層電路基板10、絕緣基板及介電膠片，即在製作過程中，僅進行一個承載電路板100的製作。
在承載電路板100中，由於在前面步驟中的可剝離保護層13被去除，從而承載電路板100具有一個收容槽102，第一電性接觸墊121從所述收容槽102露出。
請參閱圖12，本技術方案提供一種採用上述方法製作的承載電路板100，其包括芯層電路基板10、第一絕緣基板31、第一介電膠片41、第一外層導電線路層410及第二外層導電線路層420。
所述第一絕緣基板31內具有與芯層電路基板10相對應的第一開孔33，第一開孔33的橫截面積大於芯層電路基板10的橫截面積。所述芯層電路基板10收容於所述第一開孔33內。所述第一介電膠片41連接於芯層電路基板10及第一絕緣基板31的一側表面，並形成於第一開孔33內，以填充第一絕緣基板31與芯層電路基板10之間的空隙，使得第一絕緣基板31、芯層電路基板10及第一介電膠片41成為一個整體。
所述第一外層導電線路層410形成於第一絕緣基板31遠離第一介 電膠片41的表面。所述第二外層導電線路層420形成於第一介電膠片41的表面。第一絕緣基板31內形成有至少一個導電通孔313，所述第一外層導電線路層410與第二外層導電線路層420通過所述導電通孔313相互電導通。
第一絕緣基板31的厚度大於所述芯層電路基板10的厚度，在第一外層導電線路層410一側，承載電路板100具有收容槽102。所述芯層電路基板的第一導電線路層12從所述收容槽102露出。
所述第一導電線路層12包括多個第一電性接觸墊121。所述第一外層導電線路層410包括多個第二電性接觸墊411。所述第二外層導電線路層420包括多個第三電性接觸墊421。
所述承載電路板100還包括第一防焊層430和第二防焊層440。所述第一防焊層430內具有與多個第二電性接觸墊411一一對應的多個第一開口431，每個第二電性接觸墊411從對應的第一開口431露出。所述第二防焊層440內具有與多個第三電性接觸墊421一一對應的多個第二開口441，每個第三電性接觸墊421從對應的第二開口441露出。
所述承載電路板100還包括第一保護層123、第二保護層450和第三保護層460。第一保護層123形成在第一導電線路層12的每個第一電性接觸墊121的表面。第二保護層450形成在每個第二電性接觸墊411從第一開口431露出的表面。第三保護層460形成在每個第三電性接觸墊421從第二開口441露出的表面。
請參閱圖13，本技術方案還提供一種包括上述承載電路板100的封裝結構200。
所述封裝結構200包括承載電路板100、第一晶片50、連接基板60及第二晶片70。
所述第一晶片50封裝於所述承載電路板100。第一晶片50的橫截面積與收容槽102的橫截面積大致相等。所述第一晶片50具有與多個第一電性接觸墊121一一對應的多個第四電性接觸墊51。每個第一電性接觸墊121與對應的第四電性接觸墊51通過第一焊球81相互連通。所述第一焊球81的材質可以為錫、鉛或銅，或者為錫、鉛或銅的合金。由於承載電路板100內具有收容槽102，從而可以使得所述第一焊球81收容於所述收容槽102內，或者將部分或全部的第一晶片50也收容於所述收容槽102內。
連接基板60包括絕緣基底61、分別設置於該絕緣基底61相對兩側的第一導電圖形62和第二導電圖形63以及分別形成於第一導電圖形62和第二導電圖形63的第三防焊層64和第四防焊層65。所述絕緣基底61內形成有導電孔，所述第一導電圖形62和第二導電圖形63通過所述導電孔相互電連通。所述第一導電圖形62包括與多個第二電性接觸墊411一一對應的多個第五電性接觸墊621。所述第二導電圖形63包括多個第六電性接觸墊631。
第三防焊層64具有多個第三開口，每個第五電性接觸墊621從對應的第三開口露出。第四防焊層65內形成有多個第四開口，每個第六電性接觸墊631從對應的第四開口露出。
連接基板60封裝於承載電路板100。具體地，每個第五電性接觸墊621與對應的第二電性接觸墊411通過第二焊球82相互電連接。
第二晶片70封裝於連接基板60。本實施例中，第二晶片70為導線 鍵合(wire bonding,WB)晶片，並將第二晶片70與第六電性接觸墊631電性連接。具體的，第二晶片70具有多個鍵合接點以及自多個鍵合接點延伸的多個條鍵合導線71，鍵合導線71與第六電性接觸墊631一一對應。多個條鍵合導線71的一端電性連接該第二晶片70，另一端分別電性連接該多個第六電性接觸墊631，從而使第二晶片70與第二導電圖形63電連接。
本實施例中，採用封裝膠體72將鍵合導線71、第二晶片70及連接基板60外露的第三防焊層64和第六電性接觸墊631表面進行包覆封裝。本實施例中，該封裝膠體72為黑膠，當然，該封裝膠體72也可以其他封裝膠體材料，並不以本實施例為限。
本技術方案提供的電路板及其製作方法，先提供一個具有第一導電線路圖形的芯層電路基板及一個形成有開孔的絕緣基板，然後採用介電膠片將芯層電路基板及絕緣基板相互連接，而後再製作形成外層導電線路層。由於芯層電路基板內的導電線路與外層的導電線路分開製作，可以使得芯層電路基板的導電線路採用細線路，而外層的導電線路可以採用相對較粗的線路，不僅實現了細線路電路板的功能，而且避免了在無需形成細線路區域仍需要技術複雜且制程昂貴的細線路製作技術來形成導電線路的可能，減少了電路板的製作工藝，降低了電路板的製成成本。
另外，在製作過程中，採用的絕緣基板的厚度大於芯層電路基板的厚度，當芯層電路基板收容於絕緣基板的開孔後，形成一個收容槽。所述的電路承載板在進行封裝時，可以使得封裝於其上的晶片部分或者全部收容於所述收容槽內，從而可以減小封裝後的封裝結構的尺寸。
綜上所述，本發明符合發明專利要件，爰依法提出專利申請。惟，以上所述者僅為本發明之較佳實施例，舉凡熟悉本案技藝之人士，於爰依本發明精神所作之等效修飾或變化，皆應涵蓋於以下之申請專利範圍內。
10‧‧‧芯層電路基板
121‧‧‧第一電性接觸墊
31‧‧‧第一絕緣基板
41‧‧‧第一介電膠片
411‧‧‧第二電性接觸墊
421‧‧‧第三電性接觸墊
430‧‧‧第一防焊層
431‧‧‧第一開口
440‧‧‧第二防焊層
441‧‧‧第二開口
123‧‧‧第一保護層
450‧‧‧第二保護層
460‧‧‧第三保護層
100‧‧‧承載電路板

Claims (10)

  1. 一種承載電路板的製作方法，包括步驟：提供芯層電路基板，所述芯層電路基板包括第三絕緣層、第三導電線路層、第一導電線路層及可剝離保護層，所述第三導電線路層與所述第一導電線路層分別位於芯層電路基板相對兩側，所述第三絕緣層覆蓋第三導電線路層，所述可剝離保護層形成於第一導電線路層表面，所述第一導電線路層包括多個第一電性接觸墊，所述第一導電線路層和所述第三導電線路層中的每個導電線路圖形中的線寬/線間距的範圍為10/10微米至20/20微米：提供支撐板、絕緣基板及介電膠片，所述絕緣基板內形成有與芯層電路基板形狀對應的開孔，所述開孔的橫截面積大於芯層電路基板的橫截面積；將芯層電路基板及絕緣基板設置於支撐板的一側，使得所述可剝離保護層與支撐板相接觸，所述芯層電路基板收容於所述開孔內，所述介電膠片位於芯層電路基板及絕緣基板遠離支撐板的一側，形成堆疊結構；壓合所述堆疊結構，使得部分介電膠片填充至開孔內以連接芯層電路基板及絕緣基板，所述介電膠片、芯層電路基板及絕緣基板共同構成電路基板；分離所述支撐板與電路基板；在所述絕緣基板遠離所述介電膠片的表面形成多個第二電性接觸墊，在所述介電膠片遠離所述絕緣基板的表面形成第一外層導電線路和第二外層導電線路，在所述第三絕緣層及形成於第三絕緣層一側的介電膠片上形成導電盲孔，以導通所述第三導電線路層和第二外層導電線路層，同 時在所述介電膠片和絕緣基板上形成至少一導電通孔，以電連通所述第一外層導電線路和第二外層導電線路，所述第一外層導電線路層及第二外層導電線路層中的每個導電線路圖形中的線寬/線間距的範圍均為30/30微米至50/50微米：以及去除所述可剝離保護層，形成一收容槽，所述第一電性接觸墊從所述收容槽底部露出，得到承載電路板。
  2. 如請求項1所述的承載電路板的製作方法，其中，所述絕緣基板的厚度大於所述芯層電路基板的厚度。
  3. 如請求項1所述的承載電路板的製作方法，其中，還包括在所述第一電性接觸墊及第二電性接觸墊的表面均形成保護層。
  4. 如請求項1所述的承載電路板的製作方法，其中，所述支撐板的表面具有離型膜。
  5. 一種承載電路板的製作方法，包括步驟：提供兩個芯層電路基板，每個所述芯層電路基板包括第三絕緣層、第三導電線路層、第一導電線路層及可剝離保護層，所述第三導電線路層與所述第一導電線路層分別位於芯層電路基板相對兩側，所述第三絕緣層覆蓋第三導電線路層，所述可剝離保護層形成於第一導電線路層表面，所述第一導電線路層包括多個第一電性接觸墊，所述第一導電線路層和所述第三導電線路層中的每個導電線路圖形中的線寬/線間距的範圍為10/10微米至20/20微米；提供支撐板、兩個絕緣基板及兩個介電膠片，每個所述絕緣基板內形成有與芯層電路基板形狀對應的開孔，所述開孔的橫截面積大於芯層電路基板的橫截面積；將一個芯層電路基板及一個絕緣基板設置於支撐板的一側，另一個芯層電路基板及另一個絕緣基板設置於支撐板的另一側，使得所述可剝離保 護層與支撐板相接觸，所述芯層電路基板收容於所述開孔內，所述介電膠片位於芯層電路基板及絕緣基板遠離支撐板的一側，形成堆疊結構；壓合所述堆疊結構，使得部分介電膠片填充至開孔內以連接芯層電路基板及絕緣基板，每個所述介電膠片、芯層電路基板及絕緣基板共同構成一個電路基板；分離所述支撐板與兩個電路基板；在每個電路基板的所述絕緣基板遠離所述介電膠片的表面形成多個第二電性接觸墊，在所述介電膠片遠離所述絕緣基板的表面形成第一外層導電線路層和第二外層導電線路層，在所述第三絕緣層及形成於第三絕緣層一側的介電膠片上形成導電盲孔，以導通所述第三導電線路層和第二外層導電線路層，同時在所述介電膠片和絕緣基板上形成至少一導電通孔，以電連通所述第一外層導電線路和第二外層導電線路，所述第一外層導電線路層及第二外層導電線路層中的每個導電線路圖形中的線寬/線間距的範圍均為30/30微米至50/50微米；以及去除每個所述可剝離保護層，形成一收容槽，所述第一電性接觸墊從所述收容槽底部露出，得到兩個承載電路板。
  6. 一種承載電路板，其包括芯層電路基板、絕緣基板、介電膠片、第一外層導電線路層及第二外層導電線路層，所述芯層電路基板包括第三絕緣層、第三導電線路層、第一導電線路層及可剝離保護層，所述第三導電線路層與所述第一導電線路層分別位於芯層電路基板相對兩側，所述第三絕緣層覆蓋第三導電線路層，所述可剝離保護層形成於第一導電線路層表面，所述第一導電線路層包括多個第一電性接觸墊，所述第一導電線路層和所述第三導電線路層中的每個導電線路圖形中的線寬/線間距的範圍為10/10微米至20/20微米，所述絕緣基板內具有與芯層電路基板相對應的開孔，開孔的橫截面積大於芯層電路基板的橫截面積，所述芯層 電路基板收容於所述開孔內，所述介電膠片連接於芯層電路基板及絕緣基板的一側表面，並形成於開孔內，以填充絕緣基板與芯層電路基板之間的空隙，所述第一外層導電線路層形成於絕緣基板遠離介電膠片的表面，所述第二外層導電線路層形成於介電膠片的表面，在所述第三絕緣層及形成於第三絕緣層一側的介電膠片上形成導電盲孔，以導通所述第三導電線路層和第二外層導電線路層，同時在所述介電膠片和絕緣基板上形成至少一導電通孔，以電連通所述第一外層導電線路和第二外層導電線路，所述第一外層導電線路層及第二外層導電線路層中的每個導電線路圖形中的線寬/線間距的範圍均為30/30微米至50/50微米，承載電路板具有收容槽，所述芯層電路基板的第一電性接觸墊從所述收容槽露出。
  7. 如請求項6所述的承載電路板，其中，所述絕緣基板的厚度大於所述芯層電路基板的厚度。
  8. 如請求項7所述的承載電路板，其中，所述第一電性接觸墊的表面形成有保護層。
  9. 一種封裝結構，其包括第一晶片及請求項6至8任一項所述的承載電路板，所述第一晶片通過第一焊球與收容槽內的第一電性接觸墊相互連接。
  10. 如請求項9所述的封裝結構，其中，還包括連接基板及第二晶片，所述第二晶片封裝於所述連接基板，所述連接基板通過第二焊球與第一外層導電線路層線路電連接。
TW101146770A 2012-11-28 2012-12-12 承載電路板、承載電路板的製作方法及封裝結構 TWI511628B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210494005.5A CN103857210A (zh) 2012-11-28 2012-11-28 承载电路板、承载电路板的制作方法及封装结构

Publications (2)

Publication Number Publication Date
TW201422070A TW201422070A (zh) 2014-06-01
TWI511628B true TWI511628B (zh) 2015-12-01

Family

ID=50773120

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101146770A TWI511628B (zh) 2012-11-28 2012-12-12 承載電路板、承載電路板的製作方法及封裝結構

Country Status (3)

Country Link
US (1) US20140146504A1 (zh)
CN (1) CN103857210A (zh)
TW (1) TWI511628B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI645519B (zh) * 2017-06-02 2018-12-21 旭德科技股份有限公司 元件內埋式封裝載板及其製作方法
US10418314B2 (en) * 2017-11-01 2019-09-17 Advanced Semiconductor Engineering, Inc. External connection pad for semiconductor device package
TWI675441B (zh) * 2018-05-14 2019-10-21 欣興電子股份有限公司 封裝載板結構及其製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201209973A (en) * 2010-08-26 2012-03-01 Unimicron Technology Corp Package structure having (TSV) through-silicon-vias chip embedded therein and fabrication method thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW511415B (en) * 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
TWI396481B (zh) * 2005-06-03 2013-05-11 Ngk Spark Plug Co 配線基板及其製造方法
WO2010113448A1 (ja) * 2009-04-02 2010-10-07 パナソニック株式会社 回路基板の製造方法および回路基板
JP5583828B1 (ja) * 2013-08-05 2014-09-03 株式会社フジクラ 電子部品内蔵多層配線基板及びその製造方法
US9209151B2 (en) * 2013-09-26 2015-12-08 General Electric Company Embedded semiconductor device package and method of manufacturing thereof
JP2016015433A (ja) * 2014-07-03 2016-01-28 イビデン株式会社 回路基板及びその製造方法
TWI660476B (zh) * 2014-07-11 2019-05-21 矽品精密工業股份有限公司 封裝結構及其製法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201209973A (en) * 2010-08-26 2012-03-01 Unimicron Technology Corp Package structure having (TSV) through-silicon-vias chip embedded therein and fabrication method thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
印刷電路板概論(養成篇)，2008年7月 *

Also Published As

Publication number Publication date
CN103857210A (zh) 2014-06-11
TW201422070A (zh) 2014-06-01
US20140146504A1 (en) 2014-05-29

Similar Documents

Publication Publication Date Title
TWI465171B (zh) 承載電路板、承載電路板的製作方法及封裝結構
JP6711509B2 (ja) プリント回路基板、半導体パッケージ及びその製造方法
CN107393899B (zh) 芯片封装基板
KR101516072B1 (ko) 반도체 패키지 및 그 제조 방법
JP2007173775A (ja) 回路基板構造及びその製法
JPWO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
US9247654B2 (en) Carrier substrate and manufacturing method thereof
JP4990826B2 (ja) 多層印刷回路基板の製造方法
TWI498056B (zh) 具有內埋元件的電路板、其製作方法及封裝結構
KR20150102504A (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
JP2010171387A (ja) 回路基板構造及びその製造方法
TWI466611B (zh) 晶片封裝結構、具有內埋元件的電路板及其製作方法
TWI511628B (zh) 承載電路板、承載電路板的製作方法及封裝結構
TWI487080B (zh) 無核心層之封裝基板及其製法
TWI511634B (zh) 電路板製作方法
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
KR101300413B1 (ko) 반도체 패키지용 인쇄회로기판 및 그 제조방법
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
KR20160008848A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 이용한 적층형 패키지
CN104105340A (zh) 一种封装基板导通孔结构及制作方法
KR102141102B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
KR101015762B1 (ko) 반도체 패키지의 제조 방법
KR101022922B1 (ko) 범프를 구비한 인쇄회로기판 및 그 제조방법
JP2013106029A (ja) プリント回路基板及びプリント回路基板の製造方法
JP2018098491A (ja) プリント回路基板、パッケージ及びプリント回路基板の製造方法