JP5583828B1 - 電子部品内蔵多層配線基板及びその製造方法 - Google Patents

電子部品内蔵多層配線基板及びその製造方法 Download PDF

Info

Publication number
JP5583828B1
JP5583828B1 JP2013162214A JP2013162214A JP5583828B1 JP 5583828 B1 JP5583828 B1 JP 5583828B1 JP 2013162214 A JP2013162214 A JP 2013162214A JP 2013162214 A JP2013162214 A JP 2013162214A JP 5583828 B1 JP5583828 B1 JP 5583828B1
Authority
JP
Japan
Prior art keywords
electronic component
wiring board
pitch
electrode
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013162214A
Other languages
English (en)
Other versions
JP2015032729A (ja
Inventor
宏和 南條
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2013162214A priority Critical patent/JP5583828B1/ja
Priority to US14/451,215 priority patent/US9253882B2/en
Application granted granted Critical
Publication of JP5583828B1 publication Critical patent/JP5583828B1/ja
Publication of JP2015032729A publication Critical patent/JP2015032729A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4679—Aligning added circuit layers or via connections relative to previous circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】簡単に電子部品を内蔵させ、位置合わせやハンドリング及び配線の信頼性を高め、高密度化に対応させる。
【解決手段】複数の第１のプリント配線基板を積層して構成され、電子部品パッケージを内蔵する電子部品内蔵多層配線基板であって、電子部品パッケージは、第１の電子部品を内蔵し、この第１の電子部品の電極ピッチよりも広いピッチで第１のプリント配線基板の配線ピッチと同等のピッチの電極をパッケージの最表層に有するように複数の第２のプリント配線基板を積層して構成され、電子部品パッケージの高さと、第１のプリント配線基板又は複数の第１のプリント配線基板の積層体の厚さとが同等である。
【選択図】図１

Description

この発明は、電子部品を内蔵する電子部品内蔵多層配線基板及びその製造方法に関する。
近年の電子機器等の小型化に伴い、これら電子機器等の部品の一つである多層配線基板にも種々の改良が望まれつつあると共に、例えば多層配線基板に表面実装されるウェハレベルパッケージ（ＷＬＰ）のチップサイズがＩＣのピン数に対して小さくなってきている。
このため、通常のＷＬＰではバンプピッチが狭すぎて多層配線基板への表面実装が困難となる場合が頻出している。このような事態に対応するために、多層配線基板に異なる配線ピッチの配線パターンや電極を混在させるようにすると、全体として生産歩留りが低下してしまうが、例えば下記特許文献１に開示されている多層配線基板のような解決策が提案されている。
すなわち、特許文献１の多層配線基板は、通常密度の配線パターンが形成されたマザー配線基板に凹部を形成し、この凹部に高密度な配線パターンが形成されたキャリア配線基板を収容して、これらを電気的に接続した構造を備え、電極ピッチが異なる種々の電子部品を表面実装可能にしている。
特開平１１−３１７５８２号公報
しかしながら、例えば上記特許文献１に開示された従来技術の多層配線基板の層間に電子部品を内蔵し、電子部品内蔵多層配線基板を形成しようとしても、表面実装と同様に電子部品のバンプピッチが狭すぎるため、電子部品と基板の位置合わせやハンドリングに高い精度が要求されてしまうと共に、ＩＣ実装端子からの配線に複雑な引き回しや微細化の必要性が生じてしまう問題がある。
この発明は、上述した従来技術による問題点を解消し、簡単に電子部品を内蔵することができ位置合わせやハンドリング及び配線の信頼性が高く高密度化に対応可能な電子部品内蔵多層配線基板及びその製造方法を提供することを目的とする。
本発明に係る電子部品内蔵多層配線基板は、複数の第１のプリント配線基板を積層して構成され、電子部品パッケージを内蔵する電子部品内蔵多層配線基板であって、前記電子部品パッケージは、第１の電子部品を内蔵し、この第１の電子部品の電極ピッチよりも広いピッチで前記第１のプリント配線基板の配線ピッチと同等のピッチの電極をパッケージの最表層に有するように複数の第２のプリント配線基板を積層して構成され、前記電子部品パッケージの高さと、前記第１のプリント配線基板又は複数の前記第１のプリント配線基板の積層体の厚さとが同等であることを特徴とする。
本発明に係る電子部品内蔵多層配線基板によれば、第１の電子部品を、この第１の電子部品の電極ピッチよりも広いピッチで第１のプリント配線基板の配線ピッチと同等のピッチの電極をパッケージの最表層に有するように複数の第２のプリント配線基板を積層して構成された電子部品パッケージに内蔵し、その高さが第１のプリント配線基板又は複数の第１のプリント配線基板の積層体の厚さと同等であるので、位置合わせやハンドリングの信頼性及び配線の信頼性が高く簡単に電子部品を内蔵して高密度化に対応することができる。
本発明の一実施形態においては、前記電子部品パッケージは、前記複数の第２のプリント配線基板のうち、前記第１の電子部品の電極形成面側とは反対側の裏面側に配置される第１層の配線基板、前記第１の電子部品が収容される開口部が形成された第２層の配線基板、前記第１の電子部品の電極ピッチと同等のピッチの導電性ペーストビアが形成され一方の面に前記第１の電子部品の電極ピッチから前記第１のプリント配線基板の配線ピッチへとピッチを拡大させる電極が形成された第３層の配線基板、及び一方の面に前記第１のプリント配線基板の配線ピッチと同等のピッチの電極が形成され導電性ペーストビアが形成された第４層の配線基板を、前記第２層の配線基板の開口部に前記第１の電子部品を前記第３層の配線基板の導電性ペーストビアと前記第１の電子部品の電極とが対向するように収容した上で、前記第４層の配線基板の導電性ペーストビアと前記第３層の配線基板の電極とが対向するように配置して一括積層してなる。
本発明の他の実施形態においては、前記電子部品パッケージは、その高さが前記積層体に形成されたパッケージ搭載用の開口部の深さと同等である。
本発明の更に他の実施形態においては、前記第２のプリント配線基板は、前記第１のプリント配線基板と同一の材料で形成される。
本発明の更に他の実施形態においては、前記積層体は、前記第１の電子部品よりも厚さが厚い第２の電子部品を搭載可能な開口部を更に備え、前記第２の電子部品を前記電子部品パッケージと共に各開口部に搭載した上で、前記積層体及び前記第１のプリント配線基板を一括積層してなる。
本発明の更に他の実施形態においては、前記第１及び第２の電子部品とは異なる第３の電子部品を、前記電子部品パッケージの内蔵箇所の直上又は直下に、前記第１のプリント配線基板の配線ピッチと同等のピッチで形成された前記第３の電子部品の電極と前記電子部品パッケージの電極とが電気的に最短経路で接続されるように表面実装してなる。
本発明に係る電子部品内蔵多層配線基板の製造方法は、複数の第１のプリント配線基板を積層して構成され、電子部品パッケージを内蔵する電子部品内蔵多層配線基板の製造方法であって、第１の電子部品を内蔵し、この第１の電子部品の電極ピッチよりも広いピッチで前記第１のプリント配線基板の配線ピッチと同等のピッチの電極をパッケージの最表層に有するように複数の第２のプリント配線基板を積層して前記電子部品パッケージを形成する工程と、前記電子部品パッケージを搭載可能な開口部を有するように前記第１のプリント配線基板を積層した積層体を形成する工程と、前記開口部に前記電子部品パッケージを搭載した上で、前記積層体と少なくとも一つの前記第１のプリント配線基板とを前記開口部を塞ぐように積層する工程とを備えたことを特徴とする。
本発明に係る電子部品内蔵多層配線基板の製造方法によれば、上記記載の電子部品内蔵多層配線基板と同様の作用効果を奏することができると共に、電子部品内蔵多層配線基板を低コストで簡単に製造することができる。
本発明の一実施形態においては、前記電子部品パッケージを形成する工程では、前記複数の第２のプリント配線基板のうち、前記第１の電子部品の電極形成面側とは反対側の裏面側に配置される第１層の配線基板、前記第１の電子部品が収容される開口部が形成された第２層の配線基板、前記第１の電子部品の電極ピッチと同等のピッチの導電性ペーストビアが形成され一方の面に前記第１の電子部品の電極ピッチから前記第１のプリント配線基板の配線ピッチへとピッチを拡大させる電極が形成された第３層の配線基板、及び一方の面に前記第１のプリント配線基板の配線ピッチと同等のピッチの電極が形成され導電性ペーストビアが形成された第４層の配線基板を、前記第２層の配線基板の開口部に前記第１の電子部品を前記第３層の配線基板の導電性ペーストビアと前記第１の電子部品の電極とが対向するように収容した上で、前記第４層の配線基板の導電性ペーストビアと前記第３層の配線基板の電極とが対向するように配置して一括積層する。
本発明によれば、簡単に電子部品を内蔵することができ位置合わせやハンドリング及び配線の信頼性が高く高密度化に対応することができる。
本発明の一実施形態に係る電子部品内蔵多層配線基板の製造方法により形成された電子部品内蔵多層配線基板の構造を示す断面図である。 同製造方法による電子部品内蔵多層配線基板に内蔵される電子部品パッケージの構造を示す断面図である。 同製造方法による電子部品内蔵多層配線基板の製造工程を示すフローチャートである。 同製造方法による電子部品内蔵多層配線基板の製造工程における電子部品パッケージの製造工程を示すフローチャートである。 同製造方法による電子部品パッケージを製造工程毎に示す断面図である。 同製造方法による電子部品内蔵多層配線基板を製造工程毎に示す断面図である。 本発明の他の実施形態に係る電子部品内蔵多層配線基板の構造を示す断面図である。
以下、添付の図面を参照して、この発明の実施の形態に係る電子部品内蔵多層配線基板及びその製造方法を詳細に説明する。
図１は、本発明の一実施形態に係る電子部品内蔵多層配線基板の製造方法により形成された電子部品内蔵多層配線基板の構造を示す断面図である。また、図２は、この製造方法による電子部品内蔵多層配線基板に内蔵される電子部品パッケージの構造を示す断面図、図３は、この製造方法による電子部品内蔵多層配線基板の製造工程を示すフローチャート、図４は、この製造方法による電子部品内蔵多層配線基板の製造工程における電子部品パッケージの製造工程を示すフローチャートである。
更に、図５は、この製造方法による電子部品パッケージを製造工程毎に示す断面図、図６は、この製造方法による電子部品内蔵多層配線基板を製造工程毎に示す断面図である。本実施形態に係る電子部品内蔵多層配線基板（以下、「多層配線基板」と略記する。）１は、複数の第１のプリント配線基板を積層して構成され、電子部品パッケージを内蔵する多層構造の配線基板である。
図１に示すように、多層配線基板１は、例えば複数の第１のプリント配線基板としての第１プリント配線基板１０、第２プリント配線基板２０、第３プリント配線基板３０、第４プリント配線基板４０、及び第５プリント配線基板５０を、例えば熱圧着により一括積層した構造を備えている。
多層配線基板１は、例えば第２及び第５プリント配線基板２０，５０間にそれぞれ配置された電子部品パッケージ１００及び第２の電子部品２００を内蔵してなる。すなわち、電子部品パッケージ１００及び第２の電子部品２００は、第３〜第５プリント配線基板３０〜５０の積層体３５０の所定箇所にそれぞれ形成された、パッケージ搭載用の開口部８ａ及び電子部品搭載用の開口部８ｂにそれぞれ収容された上で内蔵されている。
この場合、電子部品パッケージ１００は、その高さが、積層体３５０に形成された開口部８ａの深さと同等となるように形成されている。換言すれば、電子部品パッケージ１００の高さは、第３及び第４プリント配線基板３０，４０の積層体３４０の厚さと同等であるといえる。これら積層体３４０，３５０は、図示のように複数のプリント配線基板を積層して構成されているが、一つのプリント配線基板により構成されても良い。
なお、積層体３５０の開口部８ｂに収容される第２の電子部品２００は、例えば第１の電子部品６０や電子部品パッケージ１００よりも厚さが厚いものである。第１〜第４プリント配線基板１０〜４０は、例えば片面ＣＣＬ（片面銅張積層板）からなり、第５プリント配線基板５０は、両面ＣＣＬ（両面銅張積層板）からなる。
第１〜第４プリント配線基板１０〜４０は、それぞれ絶縁層である第１〜第４樹脂基材１１，２１，３１，４１と、これら樹脂基材１１〜４１の一方の面（片面）に形成された配線パターン等の配線回路１２，２２，３２，４２とを備える。第５プリント配線基板５０は、絶縁層である第５樹脂基材５１と、この樹脂基材５１の両方の面（両面）にそれぞれ形成された配線パターン等の配線回路５２とを備える。
また、第１〜第４プリント配線基板１０〜４０は、各樹脂基材１１〜４１の配線回路１２〜４２側とは反対側に形成された接着層１９，２９，３９，４９と、各樹脂基材１１〜４１及び接着層１９〜４９に形成された貫通穴内に導電性ペーストを充填して形成され、各プリント配線基板１０〜５０の配線回路１２〜５２を層間接続するための導電性ペーストビア（以下、「ビア」と略記する。）１３，２３，３３，４３とを備える。なお、接着層１９〜４９は、例えばエポキシ系やアクリル系の接着剤など、揮発成分が含まれた有機系接着剤等からなる。
第５プリント配線基板５０は、第５樹脂基材５１の一方の面側の配線回路５２を貫通させることなく、他方の面側の配線回路５２側からレーザやドリル等を用いて形成した貫通穴内にめっきを施した構造のレーザビアホール（ＬＶＨ）のめっきビアからなり、各配線回路５２間を接続するビア５３を備える。このビア５３は、例えば導電材としての銅めっきにより形成されている。
ビア５３が上記のようにめっきにより構成された場合、一方の配線回路５２上には、図示しないめっき層が形成される。その他、ビア５３は、図示は省略するが、第５樹脂基材５１に形成された貫通穴内に導電性ペーストを充填して形成されたり、各配線回路５２間を貫通するスルーホール（ＴＨ）内にめっきを施した構造のめっきスルーホールにより構成されたりしても良い。
第１〜第５樹脂基材１１〜５２は、例えば樹脂フィルムにより構成されている。樹脂フィルムとしては、例えばポリイミド、ポリアミド、ポリオレフィン、液晶ポリマー（ＬＣＰ）などからなる樹脂フィルムや、熱硬化性のエポキシ樹脂などからなる樹脂フィルム等を用いることができる。
配線回路１２〜５２は、例えば銅箔などの導電材をパターン形成してなる。また、ビア１３〜５３を構成する導電性ペーストは、例えばニッケル、金、銀、銅、アルミニウム、鉄等から選択される少なくとも１種類の低電気抵抗の金属粒子と、錫、ビスマス、インジウム、鉛等から選択される少なくとも１種類の低融点の金属粒子とを含む。そして、これらの金属粒子に、エポキシ、アクリル、ウレタン等を主成分とするバインダ成分を混合したペーストからなる。
このような導電性ペーストは、含有された低融点の金属が例えば２００℃以下の温度で溶融し合金を形成することができる。特に、銅や銀などとは金属間化合物を形成することができる特性を備える。従って、各ビア１３〜５３と配線回路１２〜５２との接続部は、一括積層の熱圧着時に金属間化合物により合金化される。
なお、導電性ペーストは、例えば粒子径がナノレベルの金、銀、銅、ニッケル等のフィラーが、上記のようなバインダ成分に混合されたナノペーストで構成することもできる。その他、導電性ペーストは、上記ニッケル等の金属粒子が、上記のようなバインダ成分に混合されたペーストで構成することもできる。
この場合、導電性ペーストは、金属粒子同士が接触することで電気的接続が行われる特性となる。なお、導電性ペーストの貫通穴内への充填方法としては、例えば印刷法、スピン塗布工法、スプレー塗布工法、ディスペンス工法、ラミネート工法、及びこれらを併用した各種工法等を用いることができる。
一方、第５プリント配線基板５０上に実装（搭載）される電子部品パッケージ１００は、図２に示すように、例えば複数の第２のプリント配線基板としての第１層の配線基板１１０、第２層の配線基板１２０、第３層の配線基板１３０、及び第４層の配線基板１４０を、例えば上記多層配線基板１と同様に熱圧着により一括積層した構造を備えている。
電子部品パッケージ１００は、例えば第１層及び第３層の配線基板１１０，１３０間に配置された第１の電子部品６０を内蔵してなり、パッケージモジュール部品として取り扱うことが可能な構造からなる。この第１の電子部品６０は、例えばトランジスタ、集積回路（ＩＣ）、ダイオード等の半導体素子からなる。
電子部品パッケージ１００の第１層、第２層、第３層及び第４層の配線基板１１０，１２０，１３０，１４０は、それぞれ絶縁層である第１、第２、第３及び第４絶縁基材１１１，１２１，１３１，１４１を備える。また、第３層及び第４層の配線基板１３０，１４０は、第３及び第４絶縁基材１３１，１４１の一方の面にそれぞれ形成された配線パターン等の配線回路１３２，１４２を備える。
第１層の配線基板１１０は、第１絶縁基材１１１の第２層の配線基板１２０側の面に形成された接着層１１９を備え、第１の電子部品６０の再配線電極６１の形成面側とは反対側の裏面側に配置されている。第２層の配線基板１２０は、第１の電子部品６０を収容するために第２絶縁基材１２１に形成された開口部１２９を備えている。なお、第２層の配線基板１２０の第２絶縁樹脂１２１は、他の絶縁樹脂１１１，１３１，１４１よりも厚さが厚く形成されている。
第３層及び第４層の配線基板１３０，１４０は、第３及び第４絶縁基材１３１，１４１の配線回路１３２，１４２側とは反対側の面に形成された接着層１３９，１４９と、第３及び第４絶縁基材１３１，１４１及び各接着層１３９，１４９に形成された貫通穴内に導電性ペーストを充填して形成され、第３層及び第４層の配線基板１３０，１４０の配線回路１３２，１４２や第１の電子部品６０の再配線電極６１を層間接続するためのビア１３３，１４３とを備えている。
なお、第３層の配線基板１３０のビア１３３は、第１の電子部品６０の再配線電極６１の電極ピッチと同等のピッチで形成されている。第３層の配線基板１３０の配線回路１３２は、第１の電子部品６０の再配線電極６１の電極ピッチから、例えば多層配線基板１の第２プリント配線基板２０の配線回路２２の配線ピッチへとピッチを拡大させる配線パターンで形成されている。
また、第４層の配線基板１４０の配線回路１４２及びビア１４３は、上記多層配線基板１の第２プリント配線基板２０の配線回路２２及びビア２３のピッチと同等のピッチで形成されている。ここで、上記第１層及び第２層の配線基板１１０，１２０には、第３層及び第４層の配線基板１３０，１４０と同様に、例えば上述したような配線回路やビアが形成されていても良い。
このような構造の電子部品パッケージ１００は、第２層の配線基板１２０の開口部１２９に第１の電子部品６０を、第３層の配線基板１３０のビア１３３の端部と第１の電子部品６０の再配線電極６１とが対向するように収容した上で、第４層の配線基板１４０のビア１４３と第３層の配線基板１３０の配線回路１３２とが対向するように配置して、第１層〜第４層の配線基板１１０〜１４０を一括積層することにより構成される。
従って、電子部品パッケージ１００は、第１の電子部品６０の再配線電極６１の電極ピッチよりも広いピッチで多層配線基板１の配線ピッチと同等のピッチの電極として用いることが可能な配線回路１４２を、パッケージの最表層に有するように第１層〜第４層の配線基板１１０〜１４０を積層して構成されている。なお、電子部品パッケージ１００は、多層配線基板１と同一の材料で形成されても、異なる材料で形成されても良い。
ここで、上述したように多層配線基板１の積層体３５０の開口部８ｂに収容されて、電子部品パッケージ１００と共に内蔵される第２の電子部品２００は、例えば抵抗器、コンデンサ、リレー、圧電素子等からなり、第１の電子部品６０や電子部品パッケージ１００に比べて厚さが厚く形成されている。例えば、第２の電子部品２００の厚さが３００μｍ程度であるとすると、第１の電子部品６０の厚さは１５０μｍ程度に形成されている。
上記のように、積層体３５０に形成された開口部８ａ，８ｂの深さがそれぞれ同等であるとすると、第２の電子部品２００は電子部品パッケージ１００よりも開口部８ｂから突出することとなるが、例えば電子部品パッケージ１００の高さ（厚さ）を、第２の電子部品２００の厚さの８０％〜１２５％程度に設定すれば、多少の誤差は許容範囲内とすることができる。
多層配線基板１は、このように構成されることにより、積層体３５０の開口部８ａの深さと同等の高さの第１の電子部品６０を内蔵する電子部品パッケージ１００を予め製造し、電子部品搭載用の実装マウンタ装置等を用いて電子部品パッケージ１００及び第２の電子部品２００をそれぞれ開口部８ａ，８ｂに搭載（実装）して内蔵することができるので、電子部品の実装工程を共通化して簡易な方法で内蔵することができ、多層配線基板１を簡易な方法で製造することができる。
また、多層配線基板１は、電子部品パッケージ１００において、第１の電子部品６０における狭ピッチの電極ピッチで形成された再配線電極６１を、これよりも広いピッチで多層配線基板１の配線回路１２等の配線ピッチと同等のピッチに拡大させた上で内蔵することができるので、多層配線基板１や電子部品パッケージ１００の厚みの増加を抑えつつ第１の電子部品６０の周辺に高密度な配線を形成しながら信号の伝送特性の合わせ込みが容易で各部の親和性が良好な多層構造の配線基板を実現することができる。
次に、本実施形態に係る多層配線基板１の製造方法について説明する。
まず、図３に示すように、多層配線基板１に内蔵される電子部品パッケージ１００を作製する（ステップＳ１００）。ここで、電子部品パッケージ１００は、例えば次のように製造される。すなわち、図４に示すように、電子部品パッケージ１００を構成する各部材、この電子部品パッケージ１００に内蔵される第１の電子部品６０を作製する（ステップＳ２００）。
このステップＳ２００においては、具体的には、第１層〜第４層の配線基板１１０〜１４０を作製すると共に、第１の電子部品６０を作製する。ここでは、第３層の配線基板１３０を例に挙げて説明するが、第１層、第２層及び第４層の配線基板１１０，１２０，１４０についても、同様の製造工程で作製することができる。
まず、図５（ａ）に示すように、第３絶縁基材１３１の一方の面にベタ状態の銅箔等からなる導体層１３２ａが形成された片面ＣＣＬを準備する。次に、導体層１３２ａ上にフォトリソグラフィによりエッチングレジストを形成してからエッチングを行って、図５（ｂ）に示すような配線回路１３２をパターン形成する。
片面ＣＣＬは、例えば厚さ１２μｍ程度の銅箔等からなる導体層１３２ａに、厚さ２０μｍ程度の第３絶縁基材１３１を貼り合わせた構造からなる。導体層１３２ａが銅からなる場合は、片面ＣＣＬとしては、例えば公知のキャスティング法により、銅箔にポリイミドのワニスを塗布してそのワニスを硬化させて作製されたものを用いることができる。
その他、片面ＣＣＬとしては、ポリイミドフィルム上にシード層をスパッタリングにより形成し、めっきにより銅を成長させて導体層１３２ａを形成したものや、圧延或いは電解銅箔とポリイミドフィルムとを接着剤により貼り合わせて作製されたものなどを用いることもできる。
なお、第３絶縁基材１３１等の樹脂基材は、必ずしもポリイミドからなるものである必要はなく、上記のような液晶ポリマー等のプラスチックフィルムからなるものであっても良い。また、エッチングには、塩化第二鉄や塩化第二銅などを主成分とするエッチャントを用いることができる。
配線回路１３２を形成したら、図５（ｃ）に示すように、第３絶縁基材１３１の他方の面に接着剤を貼り合わせて接着層１３９を形成し、図５（ｄ）に示すように、接着層１３９及び第３絶縁基材１３１を貫通して配線回路１３２に到達する貫通穴１３３ａを所定箇所に形成して、貫通穴１３３ａ内にデスミア処理を施す。
接着層１３９としては、例えば厚さ２５μｍ程度のエポキシ系熱硬化性樹脂を半硬化状態とした接着剤を用いることができる。貼り合わせの際の加熱圧着には、例えば真空ラミネータを用い、減圧下の雰囲気中にて接着層１３９が硬化しない温度でプレスして、第３絶縁基材１３１に接着層１３９を貼り合わせることが挙げられる。
なお、電子部品パッケージ１００の各接着層１３９等は、上記エポキシ系の熱硬化性樹脂のみならず、エポキシ系熱硬化性樹脂をガラス布等に塗布して半硬化状態としたプリプレグや、種々の樹脂等を用いることができる。貫通穴１３３ａは、例えばＵＶ−ＹＡＧレーザを用いて所定箇所に形成される。
貫通穴１３３ａは、その他、炭酸ガスレーザやエキシマレーザなどで形成しても良いし、ドリル加工や化学的なエッチングなどにより形成しても良い。また、デスミア処理は、プラズマデスミアの場合は、ＣＦ４及びＯ２（四フッ化メタン＋酸素）の混合ガスにより行うことができるが、Ａｒ（アルゴン）などのその他の不活性ガスを用いることもできる。また、いわゆるドライ処理ではなく、薬液を用いたウェット処理としても良い。
貫通穴１３３ａを形成したら、図５（ｅ）に示すように、貫通穴１３３ａ内に例えばスクリーン印刷等により上述したような導電性ペーストを充填してビア１３３を形成すれば、図２に示すような第３層の配線基板１３０を製造することができる。そして、第１層、第２層及び第４層の配線基板１１０，１２０，１４０も同様に製造して準備しておく。
なお、第２層の配線基板１２０の開口部１２９は、上記と同様にＵＶ−ＹＡＧレーザ等を用いて第１の電子部品６０が内蔵される部分の第２絶縁基材１２１を除去することにより形成される。また、第１の電子部品６０は、図示は省略するが、例えば次のように製造される。
まず、無機絶縁層が形成されたダイシング前のウェハを準備する。そして、ウェハの表面に再配線電極６１等を形成し、絶縁層等を形成してから検査を行って、薄型化及びダイシングにより個片化することで、第１の電子部品６０を製造する。こうして、電子部品パッケージ１００を構成する各部材及び第１の電子部品６０を製造したら、図５（ｆ）に示すように、これらを位置合わせして積層し（ステップＳ２０２）、熱圧着を行う（ステップＳ２０４）。
これにより、図２に示すような第１の電子部品６０が内蔵され、第１の電子部品６０の再配線電極６１の電極ピッチを多層配線基板１の配線回路１２等の配線ピッチと同等に拡大する配線回路１３２，１４２及びビア１３３，１４３が形成された電子部品パッケージ１００を製造することができる。
このようにして電子部品パッケージ１００を作製したら、多層配線基板１を構成する第１〜第５プリント配線基板１０〜５０を作製する（ステップＳ１０２）。各プリント配線基板１０〜５０は、上記電子部品パッケージ１００における各層の配線基板１１０〜１４０と同様に製造することができるので、ここでは詳しい説明は省略するが、例えば第３プリント配線基板３０は、次のように製造される。
すなわち、図６（ａ）に示すように、第３樹脂基材３１の一方の面に配線回路３２をパターン形成した後、図６（ｂ）に示すように、配線回路３２と反対側の面に接着層３９を形成する。なお、例えば第３樹脂基材３１の厚さを２０μｍ程度とし、接着層３９の厚さを２５μｍ程度とすれば、第３プリント配線基板３０の厚さを４５μｍ程度に形成することができる。他のプリント配線基板１０，２０，４０，５０についても、同様の厚さに形成することができる。
次に、図６（ｃ）に示すように、電子部品パッケージ１００及び第２の電子部品２００を収容する所定箇所に、上記ＵＶ−ＹＡＧレーザ等により開口部８ａ，８ｂを形成し、図６（ｄ）に示すように、接着層３９側から配線回路３２に到達する貫通穴７を形成した上で、導電性ペーストを貫通穴７内に充填することでビア３３を形成し、図６（ｅ）に示すような第３プリント配線基板３０を製造する。
同様にして第４プリント配線基板４０を製造し、別途製造された第５プリント配線基板５０を準備したら、図６（ｆ）に示すように、これらを位置合わせして積層し、図６（ｇ）に示すように、熱圧着により仮圧着して積層体３４０を含み開口部８ａ，８ｂを有する積層体３５０を形成する（ステップＳ１０４）。
その後、図６（ｈ）に示すように、別途製造して準備した電子部品パッケージ１００及び第２の電子部品２００を、実装マウンタ装置等を用いて開口部８ａ，８ｂ内に挿入して第５プリント配線基板５０上に実装する（ステップＳ１０６）。なお、例えば電子部品パッケージ１００は、パッケージの最表層の配線回路１４２が第５プリント配線基板５０側とは反対側に位置するように実装される。
同様の観点から、第２の電子部品２００についても、部品の電極（図示せず）が、電子部品パッケージ１００の配線回路１４２の位置と同様の位置にあるように実装される。最後に、図６（ｉ）に示すように、第１及び第２プリント配線基板１０，２０を位置合わせして積層体３５０の第３プリント配線基板３０上に積層した後、熱圧着を施すことにより、図１に示すような本実施形態に係る多層配線基板１を製造する。
このように、本実施形態に係る電子部品内蔵多層配線基板及びその製造方法によれば、電子部品パッケージ１００等の位置合わせやハンドリングの信頼性を高めることができると共に、電子部品パッケージ１００において、内蔵される第１の電子部品６０の再配線電極６１の電極ピッチを電子部品内蔵多層配線基板１の配線回路１２等の配線ピッチと同等に拡大しているので、配線の信頼性を高めることができる。これにより、簡単に第１の電子部品６０等を内蔵して高密度化に対応可能な電子部品内蔵多層配線基板を低コストで製造することができる。
図７は、本発明の他の実施形態に係る電子部品内蔵多層配線基板の構造を示す断面図である。図７に示すように、他の実施形態に係る多層配線基板１は、電子部品パッケージ１００に内蔵された第１の電子部品６０や第２の電子部品２００とは異なる第３の電子部品３００を、多層配線基板１の電子部品パッケージ１００の内蔵箇所の直上に表面実装している点が、先の実施形態に係る多層配線基板１とは相違している。
第３の電子部品３００は、部品の電極（図示せず）の電極ピッチが、多層配線基板１の配線回路１２等の配線ピッチと同等のピッチで形成されて表面実装されている。従って、この実施形態に係る多層配線基板１では、第３の電子部品３００の電極と電子部品パッケージ１００の第１の電子部品６０の再配線電極６１とが、第１及び第２プリント配線基板１０，２０の配線回路１２，２２及びビア１３，２３を介して電気的に最短経路で接続される。
これにより、電子部品を表面実装する際に、ノイズ低減によるインピーダンス制御を容易にすることが可能となる。なお、第３の電子部品３００は、その実体は第１又は第２の電子部品６０，２００と同様であっても良く、電子部品パッケージ１００の多層配線基板１への内蔵態様によっては、例えば内蔵箇所の直下に表面実装されても良い。また、電子部品パッケージ１００は、多層配線基板１と同様の材料により構成されているとしたが、異なる材料で構成されていても良い。
１ 電子部品内蔵多層配線基板（多層配線基板）
７ 貫通穴
８ａ，８ｂ 開口部
１０ 第１プリント配線基板
２０ 第２プリント配線基板
３０ 第３プリント配線基板
４０ 第４プリント配線基板
５０ 第５プリント配線基板
６０ 第１の電子部品
１００ 電子部品パッケージ
１１０ 第１層の配線基板
１２０ 第２層の配線基板
１３０ 第３層の配線基板
１４０ 第４層の配線基板
２００ 第２の電子部品
３００ 第３の電子部品

Claims (7)

  1. 複数の第１のプリント配線基板を熱圧着により一括積層して構成され、電子部品パッケージを内蔵する電子部品内蔵多層配線基板であって、
    前記電子部品パッケージは、第１の電子部品を内蔵し、この第１の電子部品の電極ピッチよりも広いピッチで前記第１のプリント配線基板の配線ピッチに合わせたピッチの電極をパッケージの最表層に有するように複数の第２のプリント配線基板を積層して構成され、
    前記電子部品内蔵多層配線基板は、前記第１の電子部品よりも厚さが厚い第２の電子部品を含み、
    前記電子部品パッケージの高さは、前記第２の電子部品の厚さの８０％〜１２５％である
    ことを特徴とする電子部品内蔵多層配線基板。
  2. 前記電子部品パッケージは、
    前記複数の第２のプリント配線基板のうち、
    前記第１の電子部品の電極形成面側とは反対側の裏面側に配置される第１層の配線基板、前記第１の電子部品が収容される開口部が形成された第２層の配線基板、前記第１の電子部品の電極ピッチに合わせたピッチの導電性ペーストビアが形成され一方の面に前記第１の電子部品の電極ピッチから前記第１のプリント配線基板の配線ピッチへとピッチを拡大させる電極が形成された第３層の配線基板、及び一方の面に前記第１のプリント配線基板の配線ピッチに合わせたピッチの電極が形成され導電性ペーストビアが形成された第４層の配線基板を、
    前記第２層の配線基板の開口部に前記第１の電子部品を前記第３層の配線基板の導電性ペーストビアと前記第１の電子部品の電極とが対向するように収容した上で、前記第４層の配線基板の導電性ペーストビアと前記第３層の配線基板の電極とが対向するように配置して一括積層してなる
    ことを特徴とする請求項１記載の電子部品内蔵多層配線基板。
  3. 前記第２のプリント配線基板は、前記第１のプリント配線基板と同一の材料で形成されている
    ことを特徴とする請求項１又は２記載の電子部品内蔵多層配線基板。
  4. 前記複数の第１のプリント配線基板のうちの前記電子部品内蔵多層配線基板の中間層に配置される所定の第１のプリント配線基板は、前記第２の電子部品と前記電子部品パッケージとをそれぞれ搭載可能な開口部を備え、
    前記第２の電子部品と前記電子部品パッケージとを各開口部に搭載した上で、前記積層体及び前記第１のプリント配線基板を一括積層してなる
    ことを特徴とする請求項１〜３のいずれか１項記載の電子部品内蔵多層配線基板。
  5. 前記第１及び第２の電子部品とは異なる第３の電子部品を、前記電子部品パッケージの内蔵箇所の直上又は直下に、前記第１のプリント配線基板の配線ピッチに合わせたピッチで形成された前記第３の電子部品の電極と前記電子部品パッケージの電極とが電気的に最短経路で接続されるように表面実装してなる
    ことを特徴とする請求項１〜４のいずれか１項記載の電子部品内蔵多層配線基板。
  6. 複数の第１のプリント配線基板を熱圧着により一括積層して構成され、電子部品パッケージを内蔵する電子部品内蔵多層配線基板の製造方法であって、
    第１の電子部品を内蔵し、この第１の電子部品の電極ピッチよりも広いピッチで前記第１のプリント配線基板の配線ピッチに合わせたピッチの電極をパッケージの最表層に有するように複数の第２のプリント配線基板を積層して前記電子部品パッケージを形成する工程と、
    前記複数の第１のプリント配線基板のうちの所定の第１のプリント配線基板に前記第１の電子部品よりも厚さが厚い第２の電子部品と前記電子部品パッケージとをそれぞれ搭載可能な開口部を形成し、前記各開口部に前記第２の電子部品と前記電子部品パッケージとを搭載した上で、前記複数の第１のプリント配線基板を前記開口部を塞ぐように積層する工程とを備え、
    前記電子部品パッケージを形成する工程は、前記電子部品パッケージをその高さが前記第２の電子部品の厚さの８０％〜１２５％となるように形成する
    ことを特徴とする電子部品内蔵多層配線基板の製造方法。
  7. 前記電子部品パッケージを形成する工程では、
    前記複数の第２のプリント配線基板のうち、
    前記第１の電子部品の電極形成面側とは反対側の裏面側に配置される第１層の配線基板、前記第１の電子部品が収容される開口部が形成された第２層の配線基板、前記第１の電子部品の電極ピッチに合わせたピッチの導電性ペーストビアが形成され一方の面に前記第１の電子部品の電極ピッチから前記第１のプリント配線基板の配線ピッチへとピッチを拡大させる電極が形成された第３層の配線基板、及び一方の面に前記第１のプリント配線基板の配線ピッチに合わせたピッチの電極が形成され導電性ペーストビアが形成された第４層の配線基板を、
    前記第２層の配線基板の開口部に前記第１の電子部品を前記第３層の配線基板の導電性ペーストビアと前記第１の電子部品の電極とが対向するように収容した上で、前記第４層の配線基板の導電性ペーストビアと前記第３層の配線基板の電極とが対向するように配置して一括積層する
    ことを特徴とする請求項６記載の電子部品内蔵多層配線基板の製造方法。
JP2013162214A 2013-08-05 2013-08-05 電子部品内蔵多層配線基板及びその製造方法 Active JP5583828B1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013162214A JP5583828B1 (ja) 2013-08-05 2013-08-05 電子部品内蔵多層配線基板及びその製造方法
US14/451,215 US9253882B2 (en) 2013-08-05 2014-08-04 Electronic component built-in multi-layer wiring board and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013162214A JP5583828B1 (ja) 2013-08-05 2013-08-05 電子部品内蔵多層配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP5583828B1 true JP5583828B1 (ja) 2014-09-03
JP2015032729A JP2015032729A (ja) 2015-02-16

Family

ID=51617801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013162214A Active JP5583828B1 (ja) 2013-08-05 2013-08-05 電子部品内蔵多層配線基板及びその製造方法

Country Status (2)

Country Link
US (1) US9253882B2 (ja)
JP (1) JP5583828B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016060073A1 (ja) * 2014-10-16 2017-04-27 株式会社村田製作所 複合デバイス
CN112738994A (zh) * 2020-11-24 2021-04-30 鹤山市世拓电子科技有限公司 一种内嵌功率器件的印刷电路板

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103857210A (zh) * 2012-11-28 2014-06-11 宏启胜精密电子(秦皇岛)有限公司 承载电路板、承载电路板的制作方法及封装结构
US9900983B2 (en) 2014-06-18 2018-02-20 Intel Corporation Modular printed circuit board electrical integrity and uses
US9829915B2 (en) 2014-06-18 2017-11-28 Intel Corporation Modular printed circuit board
TWI578416B (zh) * 2015-09-18 2017-04-11 Subtron Technology Co Ltd 封裝載板及其製作方法
JP6626697B2 (ja) * 2015-11-24 2019-12-25 京セラ株式会社 配線基板およびその製造方法
JP2017123459A (ja) * 2016-01-08 2017-07-13 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板
WO2017142662A1 (en) * 2016-02-16 2017-08-24 Intel Corporation Modular printed circuit board electrical integrity and uses
KR102041661B1 (ko) * 2016-12-06 2019-11-07 삼성전기주식회사 팬-아웃 반도체 패키지
EP3373714B1 (en) * 2017-03-08 2023-08-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Hybrid component carrier and method for manufacturing the same
FR3069127B1 (fr) * 2017-07-13 2019-07-26 Safran Electronics & Defense Carte electronique comprenant des cms brases sur des plages de brasage enterrees
KR102117463B1 (ko) * 2017-08-18 2020-06-02 삼성전기주식회사 팬-아웃 반도체 패키지
EP3468312B1 (en) * 2017-10-06 2023-11-29 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Method of manufacturing a component carrier having a three dimensionally printed wiring structure
KR102025906B1 (ko) 2017-12-06 2019-11-04 삼성전자주식회사 안테나 모듈
JP7046639B2 (ja) * 2018-02-21 2022-04-04 新光電気工業株式会社 配線基板及びその製造方法
JP2019176118A (ja) * 2018-03-28 2019-10-10 京セラ株式会社 配線基板
JP7103030B2 (ja) * 2018-07-31 2022-07-20 Tdk株式会社 電子部品内蔵パッケージ及びその製造方法
GB201917680D0 (en) * 2019-12-04 2020-01-15 Sinclair Grant Wafr v1
KR20220001568A (ko) * 2020-06-30 2022-01-06 삼성전기주식회사 인쇄회로기판
KR20230075176A (ko) * 2021-11-22 2023-05-31 삼성전기주식회사 인쇄회로기판

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2007126090A1 (ja) * 2006-04-27 2009-09-17 日本電気株式会社 回路基板、電子デバイス装置及び回路基板の製造方法
WO2009141927A1 (ja) * 2008-05-23 2009-11-26 イビデン株式会社 プリント配線板及びその製造方法
JP2009289802A (ja) * 2008-05-27 2009-12-10 Tdk Corp 電子部品内蔵モジュール及びその製造方法
JPWO2008136251A1 (ja) * 2007-05-02 2010-07-29 株式会社村田製作所 部品内蔵モジュール及びその製造方法
WO2011102561A1 (ja) * 2010-02-22 2011-08-25 三洋電機株式会社 多層プリント配線基板およびその製造方法
JPWO2010010911A1 (ja) * 2008-07-23 2012-01-05 日本電気株式会社 半導体装置及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11317582A (ja) 1998-02-16 1999-11-16 Matsushita Electric Ind Co Ltd 多層配線基板およびその製造方法
JP2003243797A (ja) * 2002-02-19 2003-08-29 Matsushita Electric Ind Co Ltd モジュール部品
US6972964B2 (en) * 2002-06-27 2005-12-06 Via Technologies Inc. Module board having embedded chips and components and method of forming the same
JP4633129B2 (ja) * 2003-11-11 2011-02-16 オリンパス株式会社 マルチスペクトル画像撮影装置
WO2006046554A1 (ja) * 2004-10-29 2006-05-04 Murata Manufacturing Co., Ltd. セラミック多層基板及びその製造方法
JP4866061B2 (ja) * 2005-11-07 2012-02-01 パイオニア株式会社 情報記録装置、情報記録方法、情報記録プログラムおよびコンピュータに読み取り可能な記録媒体
JP5107807B2 (ja) * 2008-06-25 2012-12-26 アンリツ株式会社 携帯電話端末用試験装置及び方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2007126090A1 (ja) * 2006-04-27 2009-09-17 日本電気株式会社 回路基板、電子デバイス装置及び回路基板の製造方法
JPWO2008136251A1 (ja) * 2007-05-02 2010-07-29 株式会社村田製作所 部品内蔵モジュール及びその製造方法
WO2009141927A1 (ja) * 2008-05-23 2009-11-26 イビデン株式会社 プリント配線板及びその製造方法
JP2009289802A (ja) * 2008-05-27 2009-12-10 Tdk Corp 電子部品内蔵モジュール及びその製造方法
JPWO2010010911A1 (ja) * 2008-07-23 2012-01-05 日本電気株式会社 半導体装置及びその製造方法
WO2011102561A1 (ja) * 2010-02-22 2011-08-25 三洋電機株式会社 多層プリント配線基板およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016060073A1 (ja) * 2014-10-16 2017-04-27 株式会社村田製作所 複合デバイス
US9960122B2 (en) 2014-10-16 2018-05-01 Murata Manufacturing Co., Ltd. Composite device with substrate and mounted component
CN112738994A (zh) * 2020-11-24 2021-04-30 鹤山市世拓电子科技有限公司 一种内嵌功率器件的印刷电路板

Also Published As

Publication number Publication date
JP2015032729A (ja) 2015-02-16
US20150036305A1 (en) 2015-02-05
US9253882B2 (en) 2016-02-02

Similar Documents

Publication Publication Date Title
JP5583828B1 (ja) 電子部品内蔵多層配線基板及びその製造方法
US8941016B2 (en) Laminated wiring board and manufacturing method for same
JP5526276B1 (ja) 部品内蔵基板及びその製造方法並びに実装体
KR102194722B1 (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
US9351410B2 (en) Electronic component built-in multi-layer wiring board and method of manufacturing the same
JP2003264253A (ja) 半導体装置及びその製造方法
KR20160023585A (ko) 임베디드 반도체 디바이스 패키지를 위한 전기 상호접속 구조물 및 그 제조 방법
JP2008270532A (ja) インダクタ内蔵基板及びその製造方法
JP5261756B1 (ja) 多層配線基板
JP5406322B2 (ja) 電子部品内蔵多層配線基板及びその製造方法
US9699921B2 (en) Multi-layer wiring board
JP4934444B2 (ja) 半導体装置とその製造方法
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
JP6315681B2 (ja) 部品内蔵基板及びその製造方法並びに実装体
JP2014204088A (ja) 多層配線基板およびその製造方法
JP5836019B2 (ja) 部品内蔵基板およびその製造方法
JP5913535B1 (ja) 部品内蔵基板及びその製造方法
US9826646B2 (en) Component built-in board and method of manufacturing the same, and mounting body
JP6062884B2 (ja) 部品内蔵基板及びその製造方法並びに実装体
KR102281458B1 (ko) 소자 내장형 인쇄회로기판, 반도체 패키지 및 그 제조방법
JP5408754B1 (ja) 多層配線基板及びその製造方法
JP2019096850A (ja) 部品内蔵基板
JP6456174B2 (ja) 電子部品内蔵多層配線基板及びその製造方法
KR101551177B1 (ko) 재배선층을 구비한 부품내장형 인쇄회로기판 및 이의 제조방법
JP2014007197A (ja) 部品実装基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140603

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140701

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140716

R150 Certificate of patent or registration of utility model

Ref document number: 5583828

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250