JP5406322B2 - 電子部品内蔵多層配線基板及びその製造方法 - Google Patents

Description

この発明は、電子部品を内蔵する電子部品内蔵多層配線基板及びその製造方法に関する。

従来より、半導体素子などの電子部品を層間に内蔵した多層配線基板として、例えば下記特許文献１に開示されているＩＣチップ内蔵多層基板が知られている。このＩＣチップ内蔵多層基板は、ＩＣチップを埋め込むように実装されたＩＣチップ実装基板と、ＩＣチップ埋込面側に設けられたプリプレグと、非埋込面側に設けられた外層用のプリント配線基板と、プリプレグにより挟み込まれた内層配線基板とを備える。

そして、ＩＣチップ実装基板において、チップ埋込時に所定の厚みのＩＣチップを実装基板の厚みに揃え込むように研磨して、厚みを実装基板と整合させて内蔵することで、厚さの異なるＩＣチップを多層構造で内蔵する。このようにして、回路基板の薄型化や製法の簡易化を図っている。

特開２００１−１１９１４８号公報

しかしながら、上記特許文献１に開示された従来技術のＩＣチップ内蔵多層基板では、内蔵する種々の電子部品の厚さが異なるため、これらを調整するための複雑な積層工程が必要で、より簡易に製造することが困難であるという問題がある。

この発明は、上述した従来技術による問題点を解消し、厚さの異なる複数の電子部品を簡易な方法で内蔵可能な電子部品内蔵多層配線基板及びその製造方法を提供することを目的とする。

本発明に係る電子部品内蔵多層配線基板は、複数のプリント配線基板を積層して構成され複数の電子部品を内蔵する電子部品内蔵多層配線基板であって、前記電子部品は、第１の電子部品及び前記第１の電子部品よりも厚さが厚い第２の電子部品を含み、前記第１の電子部品は、前記第２の電子部品と厚さが整合された埋込用基板に内蔵された上で同一の前記プリント配線基板上に実装されて内蔵されていることを特徴とする。

本発明に係る電子部品内蔵多層配線基板によれば、第１の電子部品が第２の電子部品と厚さが整合された埋込用基板に内蔵され、第１の電子部品よりも厚さが厚い第２の電子部品と厚さが整合された上でこれらが同一のプリント配線基板上に実装されて電子部品内蔵多層配線基板に内蔵されているので、異なるキャビティーを考慮した設計をする必要が無く、電子部品の実装工程も共通化でき、簡易に製造することが可能になる。

本発明の一実施形態においては、前記埋込用基板が、前記第１の電子部品と接続される配線回路が形成された絶縁基材を複数積層して形成され、前記配線回路は前記埋込用基板の両面に形成されている。

本発明の他の実施形態においては、前記埋込用基板が、前記プリント配線基板と同一の材料で形成されている。

本発明の更に他の実施形態においては、前記埋込用基板は、前記配線回路が、前記プリント配線基板の配線回路の回路ピッチよりも狭ピッチで形成される。

本発明に係る電子部品内蔵多層配線基板の製造方法は、複数のプリント配線基板を積層して構成され複数の電子部品を内蔵する電子部品内蔵多層配線基板の製造方法であって、前記電子部品のうち、第１の電子部品を内蔵しこの第１の電子部品よりも厚さが厚い第２の電子部品と厚さが整合された多層構造の埋込用基板を形成する工程と、前記埋込用基板及び前記第２の電子部品を実装する第１配線回路が形成された第１プリント配線基板を形成する工程と、前記埋込用基板及び前記第２の電子部品が収容される開口部が形成されると共に前記第１配線回路と接続される第２配線回路及び層間接続用の第１ビアが形成された第２プリント配線基板を形成する工程と、前記第１プリント配線基板上に前記第２プリント配線基板を位置合わせして積層し仮圧着する工程と、前記埋込用基板及び前記第２の電子部品を前記開口部内に挿入して実装する工程と、前記第２プリント配線基板上に第３配線回路及び層間接続用の第２ビアが形成された第３プリント配線基板を前記開口部を塞ぐように貼り合わせる工程と、前記第１、第２及び第３プリント配線基板を熱圧着により一括積層する工程とを備えたことを特徴とする。

本発明に係る電子部品内蔵多層配線基板の製造方法によれば、第１の電子部品を内蔵し第１の電子部品よりも厚さが厚い第２の電子部品と厚さが整合された埋込用基板を予め形成し、これらを収容する開口部が形成されて積層されたプリント配線基板のうちの第２プリント配線基板上にこれらを実装してから熱圧着により複数のプリント配線基板を一括積層するので、異なるキャビティーを考慮した設計をする必要がなく、電子部品の実装工程も共通化でき、電子部品内蔵多層配線基板を簡易に製造することができる。

本発明の一実施形態においては、前記埋込用基板を形成する工程が、前記第１の電子部品と接続される第４配線回路が形成され、一部に開口部が形成された複数の絶縁基材を、前記第１の電子部品を前記開口部に収容して熱圧着により一括積層する工程である。

本発明によれば、厚さの異なる複数の電子部品を簡易な方法で内蔵することができる。

本発明の一実施形態に係る電子部品内蔵多層配線基板の製造方法により形成された電子部品内蔵多層配線基板の構造を示す断面図である。 同製造方法による電子部品内蔵多層配線基板に内蔵される埋込用基板の構造を示す断面図である。 同製造方法による電子部品内蔵多層配線基板の製造工程を示すフローチャートである。 同製造方法による電子部品内蔵多層配線基板の製造工程における埋込用基板の製造工程を示すフローチャートである。 同製造方法による埋込用基板を製造工程毎に示す断面図である。 同製造方法による電子部品内蔵多層配線基板を製造工程毎に示す断面図である。 同製造方法による電子部品内蔵多層配線基板を製造工程毎に示す断面図である。

以下、添付の図面を参照して、この発明の実施の形態に係る電子部品内蔵多層配線基板及びその製造方法を詳細に説明する。図１は、本発明の一実施形態に係る電子部品内蔵多層配線基板の製造方法により形成された電子部品内蔵多層配線基板の構造を示す断面図である。

また、図２は、この製造方法による電子部品内蔵多層配線基板に内蔵される埋込用基板の構造を示す断面図、図３は、この製造方法による電子部品内蔵多層配線基板の製造工程を示すフローチャート、図４は、この製造方法による電子部品内蔵多層配線基板の製造工程における埋込用基板の製造工程を示すフローチャートである。

更に、図５は、この製造方法による埋込用基板を製造工程毎に示す断面図、図６及び図７は、この製造方法による電子部品内蔵多層配線基板を製造工程毎に示す断面図である。本実施形態に係る電子部品内蔵多層配線基板（以下、「多層配線基板」と略記する。）１は、電子部品として、例えば第１の電子部品とこれよりも厚さが厚い第２の電子部品とを内蔵する多層構造の配線基板である。

図１に示すように、多層配線基板１は、例えば第１プリント配線基板１０、第２プリント配線基板２０、第３プリント配線基板３０、第４プリント配線基板４０、及び第５プリント配線基板５０を熱圧着により一括積層した構造を備えている。

多層配線基板１は、第２及び第５プリント配線基板１０，５０間にそれぞれ配置された埋込用基板１００及び第２の電子部品２００を内蔵してなる。第１〜第４プリント配線基板１０〜４０は、例えば片面ＣＣＬ（片面板）からなり、第５プリント配線基板５０は、両面ＣＣＬ（両面板）からなる。

第１〜第４プリント配線基板１０〜４０は、それぞれ絶縁層である第１〜第４樹脂基材１１，２１，３１，４１と、これらの一方の面（片面）に形成された配線パターン等の配線回路１２，２２，３２，４２とを備える。第５プリント配線基板５０は、絶縁層である第５樹脂基材５１と、この基材の両方の面（両面）にそれぞれ形成された配線パターン等の配線回路５２とを備える。

また、第１〜第４プリント配線基板１０〜４０は、各樹脂基材１１〜４１の配線回路１２〜４２側とは反対側に形成された接着層９と、各樹脂基材１１〜４１及び接着層９に形成された貫通穴内に導電性ペーストを充填して形成され、各プリント配線基材１０〜５０の配線回路１２〜５２を層間接続するためのビア１３，２３，３３，４３とを備える。接着層９は、例えばエポキシ系やアクリル系の接着剤など、揮発成分が含まれた有機系接着剤などからなる。

第５プリント配線基板５０は、第５樹脂基材５１に形成された貫通穴内に導電性ペーストを充填して形成され、各配線回路５２間を接続するビア５３を備える。なお、ビア５３は、貫通穴内に導電性ペーストを充填させる上記の構造の他、例えば一方の配線回路５２を貫通させることなく、他方の配線回路５２側から形成した貫通穴内にめっきを施した構造のＬＶＨのめっきビアからなるもので、銅めっきにより形成されたものであってもよい。

この場合、一方の配線回路５２上には図示しないめっき層が形成される。その他、ビア５３は、図示は省略するが、各配線回路５２間を貫通する貫通穴内にめっきを施した構造のめっきスルーホールにより構成されてもよい。

第１〜第５樹脂基材１１〜５１は、例えば樹脂フィルムにより構成されている。樹脂フィルムとしては、例えばポリイミド、ポリオレフィン、液晶ポリマー（ＬＣＰ）などからなる樹脂フィルムや、熱硬化性のエポキシ樹脂などからなる樹脂フィルム等を用いることができる。

配線回路１２〜５２は、例えば銅箔などの導電材をパターン形成してなる。また、ビア１３〜５３を構成する導電性ペーストは、例えばニッケル、金、銀、銅、アルミニウム、鉄等から選択される少なくとも１種類の低電気抵抗の金属粒子と、錫、ビスマス、インジウム、鉛等から選択される少なくとも１種類の低融点の金属粒子とを含む。そして、これらの金属粒子に、エポキシ、アクリル、ウレタン等を主成分とするバインダ成分を混合したペーストからなる。

このような導電性ペーストは、含有された低融点の金属が２００℃以下で溶融し合金を形成することができる。特に、銅や銀などとは金属間化合物を形成することができる特性を備える。従って、各ビア１３〜５３と配線回路１２〜５２との接続部は、一括積層の熱圧着時に金属間化合物により合金化される。

なお、導電性ペーストは、例えば粒子径がナノレベルの金、銀、銅、ニッケル等のフィラーが、上記のようなバインダ成分に混合されたナノペーストで構成することもできる。その他、導電性ペーストは、上記ニッケル等の金属粒子が、上記のようなバインダ成分に混合されたペーストで構成することもできる。

この場合、導電性ペーストは、金属粒子同士が接触することで電気的接続が行われる特性となる。導電性ペーストの貫通穴内への充填方法としては、例えば印刷法、スピン塗布工法、スプレー塗布工法、ディスペンス工法、ラミネート工法、及びこれらを併用した工法などを用いることができる。

第５プリント配線基板５０上に実装される埋込用基板１００は、図２に示すように、第１配線基材１１０、第２配線基材１２０、第３配線基材１３０、及び第４配線基材１４０を、上記多層配線基板１と同様に熱圧着により一括積層した構造を備えている。埋込用基板１００は、第１及び第３配線基材１１０，１３０間に配置された第１の電子部品６０を内蔵してなり、モジュール部品として取り扱うことができる。

第１の電子部品６０は、例えばトランジスタ、集積回路（ＩＣ）、ダイオード等の半導体素子からなる。第１、第３及び第４配線基材１１０，１３０，１４０は、それぞれ絶縁層である第１、第３及び第４絶縁基材１１１，１３１，１４１と、これらの一方の面に形成された配線パターン等の配線回路１１２，１３２，１４２とを備える。第２配線基材１２０は、絶縁層である第２絶縁基材１２１と、この基材の両方の面にそれぞれ形成された配線パターン等の配線回路１２２とを備える。

第１、第３及び第４配線基材１１０〜１４０は、各絶縁基材１１１〜１４１の配線回路１１２〜１４２側とは反対側に形成された接着層１０９と、各絶縁基材１１１〜１４１及び接着層１０９に形成された貫通穴内に導電性ペーストを充填して形成され、各配線基材１１０〜１４０の配線回路１１２〜１４２や第１の電子部品６０の再配線電極６１を層間接続するためのビア１１３，１３３，１４３とを備える。

第２配線基材１２０は、第２絶縁基材１２１の一方の配線回路１２２を貫通させることなく、他方の配線回路１２２側から形成した貫通穴内に銅めっき等を施した構造の両面間接続用のビア１２３を備える。従って、一方の配線回路１２２上には図示しないめっき層が形成されている。その他、埋込用基板１００は、多層配線基板１と同様の材料で形成されても、異なる材料で形成されてもよい。このように構成された埋込用基板１００は、その両面側に配線回路１１２，１４２を備えることができるので、より高密度な配線設計が可能となる。

また、第５プリント配線基板５０上に実装される第２の電子部品２００は、抵抗器、コンデンサ、リレー、圧電素子等からなり、第１の電子部品６０に比べて厚さが厚く形成されている。例えば、第２の電子部品２００の厚さが３００μｍ程度であり、第１の電子部品６０の厚さが１５０μｍ程度である場合、多層配線基板１に内蔵するに当たって１５０μｍ程度の厚さの差が生じてしまう。

このため、本実施形態に係る多層配線基板１では、第１の電子部品６０を内蔵する埋込用基板１００の厚さを第２の電子部品２００の厚さと同等に設定して製造し、多層配線基板１の同一のプリント配線基板上に実装することで、多層配線基板１内に余分な隙間等が生じることを防止している。なお、埋込用基板１００の厚さは、第２の電子部品２００の厚さの８０％〜１２５％程度に設定し、多少の誤差は許容範囲内とすることができる。

多層配線基板１は、このように構成されることにより、厚さの異なる第１の電子部品６０及び第２の電子部品２００を簡易な方法で内蔵することができる。また、第２の電子部品２００の厚さに整合させた厚さの埋込用基板１００を予め製造し、実装マウンタ等を用いて埋込用基板１００及び第２の電子部品２００を実装して内蔵することができるので、電子部品の実装工程を共通化することができ、多層配線基板１を簡易な方法で製造することができる。

更に、埋込用基板１００の配線回路１１２等を多層配線基板１の導体回路１２等よりも狭ピッチで形成し、埋込用基板１００の両面側に配線を取り回すことができるので、多層配線基板１や埋込用基板１００の厚みの増加を抑えつつ第１の電子部品６０の周辺に高密度配線を形成することが可能となる。

次に、本実施形態に係る多層配線基板１の製造方法について説明する。
まず、図３に示すように、多層配線基板１に内蔵される埋込用基板１００を作製する（ステップＳ１００）。ここで、埋込用基板１００は、例えば次のように製造される。すなわち、図４に示すように、埋込用基板１００を構成する各基材、この埋込用基板１００に内蔵される第１の電子部品６０を作製する（ステップＳ２００）。

具体的には、図５（ａ）に示すように、第１〜第４配線基材１１０〜１４０を作製すると共に、第１の電子部品６０を作製する。第１配線基材１１０の製造工程は、図示は省略するが例えば次のようになる。まず、第１絶縁基材１１１の片面にベタ状態の銅箔等からなる導体層が形成された片面ＣＣＬ（片面銅張積層板）を準備する。

次に、導体層上にフォトリソグラフィによりエッチングレジストを形成してからエッチングを行って、配線回路１１２をパターン形成する。片面ＣＣＬは、例えば厚さ１２μｍ程度の銅箔からなる導体層に、厚さ２０μｍ程度の第１絶縁基材１１１を貼り合わせた構造からなる。片面ＣＣＬとしては、例えば公知のキャスティング法により、銅箔にポリイミドのワニスを塗布してそのワニスを硬化させて作製されたものを用いることができる。

その他、片面ＣＣＬとしては、ポリイミドフィルム上にシード層をスパッタリングにより形成し、めっきにより銅を成長させて導体層を形成したものや、圧延或いは電解銅箔とポリイミドフィルムとを接着材により貼り合わせて作製されたものなどを用いることもできる。

なお、第１絶縁基材１１１等の樹脂基材は、必ずしもポリイミドからなるものである必要はなく、上記のような液晶ポリマー等のプラスチックフィルムからなるものであってもよい。また、エッチングには、塩化第二鉄や塩化第二銅などを主成分とするエッチャントを用いることができる。

接着層１０９としては、例えば厚さ２５μｍ程度のエポキシ系熱硬化性樹脂を半硬化状態としたものを用いることができる。加熱圧着には、例えば真空ラミネータを用い、減圧下の雰囲気中にて接着層１０９が硬化しない温度でプレスしてこれらを貼り合わせることが挙げられる。

なお、接着層１０９等は、エポキシ系の熱硬化性樹脂のみならず、エポキシ系熱硬化性樹脂をガラス布等に塗布して半硬化状態としたプリプレグや、種々の樹脂等を用いることができる。接着層１０９及び第１絶縁基材１１１を貫通する貫通穴を所定箇所に形成し、貫通穴内にデスミア処理を施す。

ここで、貫通穴は、例えばＵＶレーザを用いて所定箇所に形成される。貫通穴は、その他、炭酸ガスレーザやエキシマレーザなどで形成してもよいし、ドリル加工や化学的なエッチングなどにより形成してもよい。また、デスミア処理は、プラズマデスミアの場合はＣＦ_４及びＯ_２（四フッ化メタン＋酸素）の混合ガスにより行うことができるが、Ａｒ（アルゴン）などのその他の不活性ガスを用いることもできる。また、いわゆるドライ処理ではなく、薬液を用いたウェット処理としてもよい。

貫通穴を形成したら、貫通穴内に例えばスクリーン印刷等により上述したような導電性ペーストを充填してビア１１３を形成すれば、図５（ａ）に示すような第１配線基材１１０を製造することができる。第３及び第４配線基材１３０，１４０についてもこのような処理により同様に製造することができるので、ここでは説明を省略する。

次に、第２配線基材１２０の製造工程は、図示は省略するが例えば次のようになる。まず、第２絶縁基材１２１の両面にベタ状態の銅箔等からなる導体層がそれぞれ形成された両面ＣＣＬ（両面銅張積層板）を準備する。そして、所定箇所に貫通穴を形成してデスミア処理を行い、第２絶縁基材１２１の全面にパネルめっき処理を施す。

その後、第２絶縁基材１２１の両面にエッチング等により配線回路１２２やビア１２３等をパターン形成し、第１の電子部品６０が内蔵される部分の第２絶縁基材１２１をＵＶレーザ等により除去して開口部６９を形成し、第２配線基材１２０を製造する。なお、第１の電子部品６０は、例えば次のように製造される。

まず、無機絶縁層が形成されたダイシング前のウェハを準備する。そして、ウェハの表面に再配線電極６１等を形成し、絶縁層等を形成してから検査を行って、薄型化及びダイシングにより個片化することで、第１の電子部品６０を製造する。こうして、埋込用基板１００を構成する各基材及び第１の電子部品６０を作製したら、これらを位置合わせして積層し（ステップＳ２０２）、熱圧着を行う（ステップＳ２０４）。

これにより、図５（ｂ）に示すような複数の第１の電子部品６０が内蔵された埋込用基板母材１９０を製造する。最後に、所定の間隔で埋込用基板母材１９０を切断し個片化すれば（ステップＳ２０６）、図５（ｃ）に示すような埋込用基板１００を複数製造することができる。

このようにして埋込用基板１００を作製したら、多層配線基板１を構成する各基板を作製する（ステップＳ１０２）。各基板は、上記埋込用基板１００における各配線基材と同様に作製することができるので、ここでは詳しい説明は省略するが、例えば第３プリント配線基板３０は、次のように製造される。

すなわち、図６（ａ）に示すように、第３樹脂基材３１の片面に配線回路３２をパターン形成した後、図６（ｂ）に示すように、配線回路３２と反対側の面に接着層９を形成する。なお、第３樹脂基材３１の厚さは２０μｍ程度であり、接着層９の厚さは２５μｍ程度であるので、第３プリント配線基板３０の厚さは、４５μｍ程度に形成される。他のプリント配線基板についても、同様の厚さに形成される。

次に、図６（ｃ）に示すように、埋込用基板１００及び第２の電子部品２００を収容する所定箇所に、レーザ等により開口部８を形成し、図６（ｄ）に示すように、接着層９側から貫通穴７を形成した上で、導電性ペーストを貫通穴７内に充填することでビア３３を形成し、図６（ｅ）に示すような第３プリント配線基板３０を製造する。同様にして第４プリント配線基板４０を製造し、別途製造された第５プリント配線基板５０を準備したら、図６（ｆ）に示すようにこれらを位置合わせして積層し、図７（ｇ）に示すように熱圧着により仮圧着する（ステップＳ１０４）。

その後、図７（ｈ）に示すように、別途準備した埋込用基板１００及び第２の電子部品２００を開口部８内に挿入して第５プリント配線基板５０上に実装する（ステップＳ１０６）。最後に、図７（ｉ）に示すように、第１及び第２プリント配線基板１０，２０を位置合わせして第３プリント配線基板３０上に積層した後、熱圧着を施すことにより、図１に示すような本実施形態に係る多層配線基板１を製造する。

このように、本実施形態に係る電子部品内蔵多層配線基板及びその製造方法によれば、厚さの異なる第１の電子部品６０及び第２の電子部品２００を厚さを整合させた状態で内蔵することができるので、簡易な方法で製造することができる。また、第１の電子部品６０を第２の電子部品２００と厚さが整合された埋込用基板１００に内蔵した上で第２の電子部品２００と共に内蔵するので、ハンドリングが容易で配線自由度が高く実装工程の共通化を図ることができる。なお、埋込用基板１００は、多層配線基板１と同様の材料により構成されているとしたが、異なる材料で構成されていてもよい。

１ 電子部品内蔵多層配線基板（多層配線基板）
７ 貫通穴
８，６９ 開口部
９，１０９ 接着層
１０ 第１プリント配線基板
２０ 第２プリント配線基板
３０ 第３プリント配線基板
４０ 第４プリント配線基板
５０ 第５プリント配線基板
６０ 第１の電子部品
１００ 埋込用基板
１１０ 第１配線基材
１２０ 第２配線基材
１３０ 第３配線基材
１４０ 第４配線基材
２００ 第２の電子部品

Claims (7)

1. 複数のプリント配線基板を熱圧着により一括積層して構成され複数の電子部品を内蔵する電子部品内蔵多層配線基板であって、
   前記電子部品は、第１の電子部品及び前記第１の電子部品よりも厚さが厚い第２の電子部品を含み、
   前記第１の電子部品は、前記第２の電子部品の厚さの８０％〜１２５％の厚さにされた埋込用基板に内蔵された上で同一の前記プリント配線基板上に実装されて内蔵され、
   前記埋込用基板は、前記プリント配線基板と同一の材料で形成されている
   ことを特徴とする電子部品内蔵多層配線基板。
2. 前記埋込用基板は、前記第１の電子部品と接続される配線回路が形成された絶縁基材を複数積層して形成され、前記配線回路は前記埋込用基板の両面に形成されている
   ことを特徴とする請求項１記載の部品内蔵多層配線基板。
3. 前記埋込用基板は、前記配線回路が、前記プリント配線基板の配線回路の回路ピッチよりも狭ピッチで形成されている
   ことを特徴とする請求項１又は２記載の電子部品内蔵多層配線基板。
4. 前記埋込用基板は、熱圧着により一括積層して形成されていることを特徴とする請求項１〜３のいずれか１項に記載の電子部品内蔵多層配線基板。
5. 複数のプリント配線基板を積層して構成され複数の電子部品を内蔵する電子部品内蔵多層配線基板の製造方法であって、
   前記電子部品のうち、第１の電子部品を内蔵しこの第１の電子部品よりも厚さが厚い第２の部品の厚さの８０％〜１２５％の厚さにされた多層構造の埋込用基板を形成する工程と、
   前記埋込用基板及び前記第２の電子部品を実装する第１配線回路が形成された第１プリント配線基板を形成する工程と、
   前記埋込用基板及び前記第２の電子部品が収容される開口部が形成されると共に前記第１配線回路と接続される第２配線回路及び層間接続用の第１ビアが形成された第２プリント配線基板を形成する工程と、
   前記第１プリント配線基板上に前記第２プリント配線基板を位置合わせして積層し仮圧着する工程と、
   前記埋込用基板及び前記第２の電子部品を前記開口部内に挿入して実装する工程と、
   前記第２プリント配線基板上に第３配線回路及び層間接続用の第２ビアが形成された第３プリント配線基板を前記開口部を塞ぐように貼り合わせる工程と、
   前記第１、第２及び第３プリント配線基板を熱圧着により一括積層する工程とを備え、
   前記埋込用基板は、前記第１〜第３プリント配線基板と同一の材料で形成されている
   ことを特徴とする電子部品内蔵多層配線基板の製造方法。
6. 前記埋込用基板を形成する工程は、前記第１の電子部品と接続される第４配線回路が形成され、一部に開口部が形成された複数の絶縁基材を、前記第１の電子部品を前記開口部に収容して熱圧着により一括積層する工程である
   ことを特徴とする請求項５記載の電子部品内蔵多層配線基板の製造方法。
7. 前記埋込用基板は、熱圧着により一括積層して形成されている
   ことを特徴とする請求項５又は６記載の電子部品内蔵多層配線基板の製造方法。

Images