KR101551177B1 - 재배선층을 구비한 부품내장형 인쇄회로기판 및 이의 제조방법 - Google Patents

Abstract

본 발명은 재배선층을 구비한 부품내장형 인쇄회로기판에 관한 것으로, 본 발명의 구성은 부품 내장형 인쇄회로기판에 있어서, 부품소자가 고정되는 위치의 하면에 재배선층이 형성되는 것을 특징으로 한다.

본 발명에 따르면, 부품소자가 실장 되는 면에 재배선층을 가지는 부품 내장형 기판을 제공하여, 표면 실장과정을 통하여 부품소자를 고정하여 층간 비아(via)의 설계자유도를 높일 수 있는 효과가 있다.

인쇄회로기판, 재배선층, 저유전물질층

Description

재배선층을 구비한 부품내장형 인쇄회로기판 및 이의 제조방법{Imbedded printed circuit board within wire redistribution layer and Method of fabricating the same}

본 발명은 재배선층을 가지는 부품내장형 인쇄회로기판과 그 제조방법에 관한 것으로, 구체적으로는 회로기판 내부에 능동소자 및 수동소자를 매립하는 방법과 관련하여, 소자가 극소형 전극을 가질 경우 소자와 PCB 회로와의 연결이 매우 어려워지므로 소자가 실장 되는 면에 재배선층(Redistribution Layer)를 형성함으로써 다양한 소자의 종류, 재료, 전극의 크기에 적용할 수 있도록 하며, 아울러 층간 Via의 설계자유도(Any-Layer Interstitial Via Hole)을 높일 수 있는 기술에 관한 것이다.

인쇄회로기판(PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같은 전도성 재료로 회로라인 패턴을 인쇄형성시킨 것으로, 전자부품을 탑재하기 직전의 기판(Board)을 말한다. 즉 여러 종류의 많은 전자부품을 평판 위에 밀집 탑재하기 위해, 각 부품의 장착위치를 확정하고, 부품을 연결하는 회로라인(line pattern)을 평판 표면에 인쇄하여 고정한 회로기판을 의미한다. 이러한 인쇄회로기 판은 일반적으로 단층 PCB와 PCB를 다층으로 형성한 빌드업기판, 즉 다층 PCB기판이 있다.

나아가 이러한 다층 PCB 기판과는 달리 저항, 콘덴서, 인덕터 등의 수동소자나 다이오드, 트랜지스터 등의 능동소자 등의 기본 전자부품을 PCB 표면 내지는 내부에 내장한 부품 내장형 기판(Imbedded PCB)이 상용화되어 전자 제품의 소형화와 저비용화를 구현하고 있다.

이러한 부품 내장형 기판을 제조하기 위하여 부품소자와 기판을 연결하는 방법으로는 크게 솔더링(soldering)을 이용한 방법과, 레이저 비어(laser via)와 도금공정을 이용하는 방법이 있다.

상기 레이저 비어(laser via)와 도금공정으로 PCB회로를 연결하는 방법은, 종래의 PCB 층간 연결 기술을 활용한 기술로서 PCB 제작 공정 진행시 일괄적으로 진행할 수 있는 장점은 있으나, 소자의 소형화에 따른 전극 크기의 감소(200um → 100um)로 인하여 정확한 가공이 어려운 수준이 되었고, 제한적인 전극재료로 인하여 Cu/Ni, Cu, Au/Ni, Au의 특수한 전극을 가진 소자만이 적용 가능한 문제가 발생하였다.

아울러 솔더링(Soldering)을 이용하여 소자와 기판을 연결하는 방법의 경우 종래의 표면실장(Surface Mounting Type;SMT)기술을 이용하여 내층 패드(Pad)와 솔더(solder)를 이용하여 연결시키는 방법으로, 이미 널리 사용되고 있는 공법인 만큼 기술 안정성 및 사용 가능한 소자의 범위가 매우 넓은 장점으로 전극 크기에 대한 민감도가 낮으므로 극소형 부품의 적용이 용이하다. 도 1에 제시된 것처럼, 일 반적은 솔더링 방법은 동박적층판(1)에 실장패드(2)를 형성하고, 솔더페이스트(4)를 상기 실장패드(2) 상에 인쇄하며, 이후 부품소자(5)를 고정하는 방식으로 수행된다.

그러나 이러한 표면 실장(Surface Mounting Type;SMT) 방법이 적용될 경우 표면 실장 되는 부분이 최소 40㎛ 이상의 동판 적층판(CCL; copper clad laminate)이 필요로 하게 되므로 층간 비아(Via) 형성의 자유도가 낮아지지는 한계에 봉착하게 되었다.

본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은 소자가 실장 되는 면에 재배선층(Redistribution Layer)를 형성함으로써 다양한 소자의 종류, 재료, 전극의 크기에 적용할 수 있도록 하며, 아울러 층간 Via의 설계자유도(Any-Layer Interstitial Via Hole)을 높일 수 있는 부품 내장형 인쇄회로기판을 제공하는 데 있다.

본 발명은 상술한 과제를 해결하기 위한 발명의 구성으로, 부품 내장형 인쇄회로기판에 있어서, 부품이 고정되는 위치의 하면에 재배선층이 형성되는 것을 특징으로 하는 재배선층을 구비한 부품 내장형 인쇄회로기판을 제공한다.

특히, 상술한 인쇄회로기판에서는 상기 재배선층과 인쇄회로패턴 사이에 저유전물질층을 더 포함하는 것을 특징으로 하는 것이 더욱 바람직하다. 여기에서 상기 저유전물질층은 에폭시(epoxy)로 형성될 수 있다. 이러한 저유전물질층은 재배선층을 통해 회로패턴과 연결되는 부품소자의 전극의 안정적인 연결이 가능하게 하며, 나아가 부품소자의 고정이 불안정할 경우 전극 간의 쇼트 등의 불량을 미연에 방지할 수 있게 된다.

본 발명에 따른 상기 인쇄회로기판은 재배선층 상에 내부절연층을 구비하되, 상기 재배선층 또는 내부절연층 상에 제1인쇄회로 패턴을 구비하며, 상기 제1인쇄회로 패턴 중 어느 하나는 상기 저유전물질층을 관통하여 상기 재배선층과 연결되 는 것을 특징으로 한다. 이러한 재배선층의 구성으로 인해 극미세한 두께의 회로와 소자전극 간의 연결을 자유롭게 할 수 있으며, 재배선층의 선택적인 배치로 인해 설계자유도를 높일 수 있게 된다.

또한, 상술한 상기 제1인쇄회로패턴은, 도금물질로 코팅된 적어도 1 이상의 비아홀(via hole)을 통해 선택적으로 연결되는 것을 특징으로 하는 재배선층을 구비하게 된다. 이는 양면 인쇄회로패턴의 형성시에 각 인쇄회로패턴 간을 연결할 수 있는 구조를 구비할 수 있게 한다.

또한, 본 발명에 따른 재배선층을 구비한 부품 내장형 인쇄회로기판은 그 자체의 두께를 종래의 기판보다 월등하게 슬림화할 수 있게 되며, 여기에 상기 인쇄회로기판의 내부의 재배선층 상에 내부절연층을 구비하고, 상기 내부절연층에 적어도 1 이상의 제2인쇄회로패턴을 구비한 보조 회로기판이 삽입되는 구조를 제공할 수도 있다. 이로써 다양한 부품소자의 설계의 자율성을 더욱 높일 수 있는 다층 구조의 인쇄회로기판을 제공할 수 있게 된다.

또한, 이러한 보조 회로기판의 삽입되는 구조에서는, 상기 제2인쇄회로 패턴 중 어느 하나는 상기 저유전물질층을 관통하여 상기 재배선층과 연결되거나, 상기 보조 회로기판의 제2인쇄회로패턴은 상기 제1인쇄회로 패턴 중 어느 하나와 비아홀을 통해 선택적으로 연결되는 구조를 형성할 수 있게 된다.

상술한 본 발명에 따른 부품 내장형 인쇄회로기판에서는 재배선층을 구성하는 물질을 Cu, Sn, Au, Ni 중에서 선택되는 어느 하나의 단일 금속층이거나, 이들 중 선택되는 2 이상의 금속의 합금(eutectic solder) 또는 복합 금속층으로 형성할 수 있다. 특히 이 경우 상기 재배선층은 5~20㎛의 두께로 형성할 수 있다.

상술한 본 발명에 따른 인쇄회로기판을 제조하는 방법은 다음과 같은 구성으로 수행될 수 있다.

우선, 동박복합층 상에 재배선층을 형성하고 재배선층 상에 부품소자를 고정하는 1단계와 상기 부품소자가 고정된 주위에 내부절연층을 형성하는 2단계, 그리고 상기 내부절연층 상에 동박층을 적층하고, 인쇄회로를 가공하는 3단계 및 회로패턴을 형성하는 4단계를 포함하는 단계로 제조공정인 진행될 수 있다.

특히, 상술한 공정단계 중 상기 1단계는, 1) 저유전물질층의 양면에 동박이 형성된 동박복합층과 캐리어층을 압착하는 단계와 2) 상기 동박복합층의 상부 동박에 재배선층을 패터닝하고 도금처리하는 단계, 그리고 3) 상기 재배선층에 솔더페이스트를 인쇄하고 부품소자를 고정하는 단계를 포함하는 것을 특징으로 한다.

또한, 상술한 공정단계 중 상기 2단계는 상기 저유전물질층 상에 부품소자의 크기에 대응되는 캐비티를 구비한 적어도 1 이상의 내부절연층과, 캐비티를 구비하지 않는 적어도 1 이상의 내부절연층을 프레스(press) 하여 형성하는 단계로 형성됨이 바람직하다.

그리고 상기 3단계는, 상기 동박층을 적층하고, a) 상기 동박복합층의 캐리어층을 제거하는 단계와 b) 상기 재배선층과 제1인쇄회로패턴층 또는 제1인쇄회로패턴 층을 관통하는 홀을 가공하는 단계, 그리고 c) 상기 홀 내부 면을 도금처리하는 단계를 포함하여 이루어질 수 있다.

본 발명에 따른 재배선층을 구비한 부품 내장형 인쇄회로기판의 제조방법의 다른 실시예를 소개하면 다음과 같다.

상술한 1 내지 4단계에 있어서, 상기 2단계를 상기 내부절연층 사이에 적어도 1 이상의 제2인쇄회로패턴을 구비한 보조 회로기판을 포함하여 형성하는 단계로 형성할 수 있다.

상술한 다른 실시예에 따른 공정단계에서는, 상기 3단계를 a) 상기 동박복합층의 캐리어층을 제거하는 단계와 b) 상기 재배선층과 제1인쇄회로패턴층 또는 제1 및 제2 인쇄회로패턴을 연통하는 홀을 가공하는 단계, c) 상기 홀 내부 면을 도금처리하는 단계를 포함하여 이루어지도록 형성할 수 있다.

상술한 다른 실시예에 의한 제조공정에 있어서도, 상기 재배선층은 Cu, Sn, Au, Ni 중에서 선택되는 어느 하나의 단일 금속층이거나, 이들 중 선택되는 2 이상의 금속의 합금(eutectic solder) 또는 복합 금속층으로 형성할 수 있음은 물론이다.

본 발명에 따르면, 부품소자가 실장되는 면에 재배선층을 가지는 부품 내장형 기판을 제공하여, 표면 실장과정을 통하여 부품소자를 고정하여 층간 비아(via)의 설계자유도를 높이는 효과가 있다.

구체적으로는, 부품이 실장되는 층에 선택적으로 재배선층을 형성하여 전극의 크기가 작더라도 더 정밀하고 효과적으로 정확한 위치에 소자를 고정할 수 있도록 하며, 재배선층을 이용하여 부품 소자들을 자유롭게 연결할 수 있는 설계의 자 유도를 증가시킬 수 있게 된다.

특히, 부품소자가 실장되는 부분의 아랫면에 재배선층을 형성시키므로, 이로 인해 기판의 내부에 부품소자를 완전히 봉지 할 수 있는 장점도 있다.

이하에서는 첨부한 도면을 참조하여 본 발명의 구성 및 작용을 구체적으로 설명한다.

도 2a 및 도 2b는 본 발명에 따른 재배선층을 구비한 부품 내장형 인쇄회로기판의 내부 구성을 도시한 단면도이다.

첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성요소는 동일한 참조부여를 부여하고, 이에 대한 중복설명은 생략하기로 한다. 또한, 이하에서 설명하는 기판은 전자 부품 간 전기적 신호를 전달하기 위한 기판을 모두 포함하는 개념이다. (예를 들면, 본 발명에 따른 기판은 리지드(ligid)기판, 플렉스(flex) 기판, LCTT 기판, 단면/다면/다층 기판, 반도체 실장용 기판(BGA, FBGA, TBGA) 등을 포함한다.

도 2a를 참조하면, 본 발명에 따른 인쇄회로 기판은 부품소자(D)가 고정되는 위치의 하면에 재배선층(10)이 형성되는 것을 그 기본적인 요지로 한다.

구체적으로는 바람직한 일실시예로서의 본 발명에 따른 인쇄회로기판은, 상기 재배선층(10)에 솔더페이스트(40)를 통해 부품소자(D)가 고정되며, 상기 재배선층의 하면에는 저유전물질층(20)이 배치된다. 아울러 상기 부품소자(D)와 저유전물질층(20) 상부에는 내부절연층(50)이 형성되며, 상기 내부절연층(50) 상면과 상기 저유전물질층(20) 하면에는 회로패턴(30, 60)이 형성될 수 있다.

이와 같은 구조의 인쇄회로기판은 상기 회로패턴(30)과 재배선층(10)을 레이저를 통해 기계적인 가공에 의한 홀이 형성되며, 상기 홀 내부에는 도금(70)을 통해 재배선층과 회로패턴이 전기적으로 연결될 수 있도록 한다. 아울러 상기 내부절연층 상부에 형성되는 회로패턴(60)과 저유전물질층(20) 하면에 형성되는 회로패턴(30)(이하, 이 두 회로패턴을 '제1인쇄회로패턴'이라 정의한다.)은 역시 레이저를 통한 비아 홀(via hole; H1)을 가공하고, 홀 내부를 도금(80)하여 전기적으로 연통 될 수 있도록 한다.

상기 재배선층(10)은 부품이 실장되는 층에 능동소자 및 수동소자가 고정되는 위치에 선택적으로 형성할 수 있다. 이는 최근 소자들이 극소형 전극을 가지게 됨으로써, 인쇄회로기판의 회로와 연결이 매우 어려운 단점이 있는데, 본 발명은 재배선층을 형성하고, 이 부분에 소자들을 실장하여 회로패턴과 연결할 수 있도록 함으로써, 전극의 크기가 매우 작더라도 보다 정확하고 정밀하게 소자를 고정할 수 있게 할 수 있으므로 매우 안정적인 구조를 구현할 수 있게 된다.

특히, 필요에 따라서는 상기 재배선층을 이용하여 능동소자 및 수동소자를 자유롭게 연결할 수 있는 설계자유도를 증가시킬 수 있으며, 소자가 실장되는 부분 아랫면에 재배선층이 존재하므로, 소자를 완전히 기판 내부에 봉지 할 수 있게 되어 안정성 및 전체적인 두께 감소를 구현할 수 있게 된다.

상기 재배선층 (10)의 두께는 5~20㎛로 형성함이 바람직하며, 사용되는 재배선층은 Cu, Sn, Au, Ni 중에서 선택되는 단일 금속으로 형성할 수 있다. 또는 Cu, Sn, Au, Ni 중에서 선택되는 둘 이상의 금속의 합금(Eutectic solder)로 형성할 수 있으며, 혹은 복합금속층 예를 들면 Au/Ni, Au/Cu, Ni/Cu 등으로 형성하는 것도 가능하다. 특히 상기 재배선층은 기본적으로 동박(Cu)을 패터닝하고, 상술한 합금이나 복합금속 등으로 도금처리를 통해 솔더페이스트와의 접합능(wetability)를 향상시킬 수 있도록 함이 바람직하다.

또한, 상기 저유전물질층(20)은 기본적으로 Low Dk/Df 특성이 있는 재료로 구성됨이 바람직하며, 두께는 5~20㎛의 범주에서 형성됨이 바람직하다. 이를 테면 상기 저유전물질층은 에폭시 수지 등으로 제작될 수 있으며, 더 나아가서는 글라스성분이 포함되지 않은 각종 수지와 필러로 이루어진 접착용 시트로 형성될 수도 있다. 상기 재배선층(10) 상에 형성되는 부품소자의 전극은 매우 미세한 범위의 폭과 두께에서 접촉이 구현되는바, 부품소자가 PCB 제조공정에서 미세한 기울어짐 등의 변화가 있는 경우에는 전극 간 쇼트가 발생할 수 있는 치명적인 문제점이 상존하게 되는데, 본 발명에 따른 상기 저유전물질층(20)의 존재로 인해 부품소자는 안정적인 접촉구조를 유지할 수 있게 되는 장점도 더불어 구현되게 된다.

특히 상기 저유전물질층(20)의 하부 면에 회로를 형성하는 것 이외에도, 저유전물질층의 상부 면에 별도의 회로패턴(미도시)을 형성하는 것도 가능하다. 즉 저유전체층의 상부 면에는 부품 실장 부위의 재배선층 이외에도 새로운 회로패턴을 아울러 가공할 수 있다. 이 경우 상기 저유전물질층의 하부 면에 형성된 회로패턴(30)의 일정 부분과 상기 저유전체 층의 상부 면에 형성되는 회로패턴을 상기 홀 도금(70)으로 연결하는 것처럼, 저유전물질층을 관통하는 홀을 형성하여 각각 전기 적으로 도통할 수 있도록 할 수 있다.

또한, 상술한 구조의 인쇄회로기판에서 사용되는 인쇄회로 패턴을 형성하는 층(30)은 3~20㎛의 Cu 박판(Foil)을 사용함이 바람직하며, 종래 제조공정에서 소자를 CCL 상에 부착하는 형성구조였다면, 본 발명은 CCL을 형성하는 동박보다 훨씬 얇은 Cu Foil 상에 소자를 내장하게 되어 내장 PCB의 두께를 감소시킬 수 있게 된다.

도 2b를 참조하면, 이는 본 발명에 따른 다른 일실시예로서의 인쇄회로기판을 도시한 단면도이다. 도 2a와 기본이 되는 구성은 동일하며(부호도 동일), 다만 이 실시예에서는 내부절연층(50)에 다른 인쇄회로층을 삽입하여 내장시킨다는 면에서 차이가 있다. 즉 본 실시예에서는 삽입되는 인쇄회로층을 '제2인쇄회로패턴(92)'을 구비한 '보조 회로기판(90)'이라 정의한다. 물론 이 경우에도 부품소자(D)는 상기 재배선층(10) 상에 실장 되며, 그 하부에는 저유전물질층(20)이 구비된다. 아울러 제1인쇄회로패턴(30)과 상기 재배선층(10)은 도금층(70)을 통해 연결되는 점은 동일하나, 상기 제1인쇄회로패턴(30)과 제2인쇄회로패턴(90)간에는 레이저 가공을 통한 비아홀을 가공하여 여기에 다시 Cu 등의 도금물질(81)로 충진하여 각 회로패턴을 연결하게 되는 점에서 약간 상이하다. 이러한 구조에서는 동일한 인쇄회로기판의 두께를 유지하면서 그 내부에 다층의 회로를 더 형성할 수 있게 되는바, 보다 다양한 회로설계의 선택의 자유도를 높일 수 있게 되는 장점이 있게 된다. 이 역시 본 발명에 따른 재배선층(10)과 저유전물질층(20)의 존재로 인해 더욱 안정성 있는 구조를 가지게 됨은 물론이다.

이하에서는 상술한 구조의 본 발명에 따른 재배선층을 구비한 부품 내장형 인쇄회로기판의 제조공정을 설명하기로 한다. 도 3a 및 도 3b는 본 발명에 따른 제고공정의 흐름도이며, 도 4a 및 도 4b는 이 개념도에 따른 구체적인 공정순서를 도시한 공정개념도이다.

도 3a를 참조하면, 본 발명에 따른 제조공정은 기본적으로, 재배선층 상에 부품소자를 고정하는 단계(A)와 내부절연층을 형성(B)하는 단계, 그리고 인쇄회로를 가공하는 단계(C), 이후에 회로패턴을 형성하는 단계(D)를 포함하여 이루어진다. 어느 경우이던 본 발명에 따른 재배선층을 형성하는 공정은 본 발명의 요지에 포함된다 할 것이다.

도 3b 및 도 4a 참조하면, 상기 재배선층 상에 부품소자를 고정하는 단계(A)는 동박복합층을 형성하고 재배선패턴을 형성하고, 부품소자를 고정하는 단계의 공정으로 구체화될 수 있다(S 1~S 3).

즉 S 1단계는 저유전물질층(20)의 상부에 동판(Cu; 10), 하부에는 캐리어(31)상에 형성되는 Cu Foil(30)을 배치하며, 그 하부에는 접착층(41)을 구비하는 캐리어(40) 부재를 형성하고 압착(Press)에 의해 압착하게 된다. 이처럼 동박과 캐리어가 결합된 구조의 층을 '동박복합체'라고 정의한다.

이후, S 2단계에서는 상기 동박복합체의 최상부의 상기 동박(10)을 패터닝하여 재배선패턴(10)을 형성하며, 여기에 도금처리를 하여 도금처리된 재배선패턴(11)을 형성하게 된다. 이러한 도금처리는 후술할 솔더페이스트와의 접합 능(wetability)을 향상시킬 수 있는 효과를 구현하게 되어 공정의 안정성을 높이게 된다.

도시된 도면에서는 소자를 실장하는 부분에 재배선패턴이 형성되는 구조를 개략적으로 도시하였으나, 소자 실장 이외의 부분에 다른 회로패턴을 포함하도록 형성하는 것도 가능하다. 즉 상기 저유전물질층(20)의 상면에 형성되는 소자가 실장되는 재배선 패턴 이외에 다른 회로패턴층을 형성하는 것도 가능하다.

이후 저유전물질층의 하면에 형성되는 회로패턴과 저유전물질층의 상면에 형성되는 회로패턴은 후술할 S 5단계에서의 홀(H2)가공 시에 함께 홀가공을 통해 저유전물질층의 하면에 형성되는 회로패턴과 저유전물질층의 상면에 형성되는 회로패턴이 서로 도통하게 할 수 있도록 하여, 저유전물질층 상면에도 새로운 회로층을 가공하는 것도 가능하다.

이후 S 3단계에서 도시된 것처럼, 상기 재배선패턴 상에 솔더페이스트(40)을 인쇄하고, 부품소자(D)를 재배선층 상에 실장하게 된다.

도 4b를 참조하면, 이후 (B) 내부절연층을 형성하는 단계로, 이는 S4 단계의 개념도를 참조하여 설명하면, 상술한 S3 단계를 마친 구조체에, 내부절연층(50)을 형성하는 단계이다. 상기 내부절연층(50)은 상기 저유전물질층(20)과 부품소자(D)를 둘러싸는 구조로 형성하게 되며, 특히 바람직하게는 단일층으로 형성하는 것이 아니라, 부품소자의 크기에 대응되는 캐비티를 구비한 절연층(51, 52)을 적어도 1 이상 구비하고, 캐비티가 없는 절연층(53) 역시 1 이상 구비하여 이를 압착하여 구성하는 단계로 형성됨이 바람직하다. 이는 절연층에 구비된 글라스 플릿 등에 의한 부품소자의 손상을 막을 수 있는 효율성이 있다. 물론 이러한 내부절연층(50)을 형성하는 경우, 그 상부에 회로패턴을 형성하기 위한 동박층(60)이 더 포함될 수 있다.

(c) 인쇄회로를 가공하는 단계는, 동박복합체에서 캐리어층을 분리하는 단계(S5)와 홀을 가공하고 도금처리하는 단계(S6)로 형성된다.

도시된 개념도를 참조하면, S5 단계에서는 S4 단계에서의 동박복합체에서 캐리어층(31, 40, 41)을 분리시키고, 인쇄회로기판의 베이스기재를 형성하게 되며, 이후에 레이저를 통한 비아홀(H1)과 홀(H2)을 가공하여 상하에 형성되는 제1인쇄회로패턴(30, 60)에 도금처리(80)를 통해 전기적으로 연결될 수 있도록 하며, 부품소자와 재배선층과 인쇄회로패턴(30)과 연결될 수 있도록 홀(H2)을 Cu 등의 물질로 도금(70)하여 충진하게 된다.

이후, S6 단계에서는 인쇄회로패턴(30, 60)을 패터닝하여 인쇄회로기판을 완성하게 된다.

도 5a 및 도 5b는 본 발명에 따른 다른 실시예의 제조공정을 도시한 것이다. 상술한 도 4a 및 도 4b에서 상술한 구성부분과 공정은 거의 동일하며, S4 단계에서 보조 회로기판(90)을 형성하는 공정에 차이가 있는바, 이에 대하여 구체적으로 설명한다. 도 4a의 공정과 동일한 공정을 수행한 도 5a의 공정 이후에, 내부절연층을 형성하는 단계(S4)에서 내부절연층의 중간 공간에 제2 인쇄회로패턴(92)을 구비한 보조회로기판(90)을 배치한다. 상기 내부절연층의 상부에는 동박(60)을 더 포함하 여 압착에 의해서 전체적으로 하나의 구조물로 형성하게 된다.

이후 S 5단계에서는 캐리어층(31, 40, 41)을 상기 구조물에서 분리하며, 레이저를 통해 제1인쇄회로패턴(30, 60)과 제2인쇄회로패턴(92) 간을 선택적으로 연결하는 비아홀(H1)을 가공하며, 나아가 제1인쇄회로패턴(30)과 상기 재배선층(10)을 연결하는 홀(H2)을 가공한다. (물론, 상술한 바와 같이, 저유전물질층의 상면에 상기 재배선층 이외의 새로운 회로패턴을 더 구비하는 경우에는, 상기 제1인쇄회로패턴(30)과 상기 새로운 회로패턴을 연결하는 별도의 홀 가공이 더 이루어질 수 있다.)

이후 각 홀(H1, H2)에는 도금물질을 통해 도금하여 충진(71, 81)을 수행하게 된다.

이후 상기 제1인쇄회로 패턴(30, 60)에 회로패턴을 패터닝하여 인쇄회로 기판을 완성하게 된다. 이로써 동일한 두께를 가지는 하나의 인쇄회로기판 내에 다수의 회로층을 구현할 수 있어 보다 효율적인 이용이 가능하게 된다.

상술한 본 발명에 따른 인쇄회로기판의 제조공정은 소자가 실장되는 부분에 재배선층과 그 아래에 저유전 및 저손실율을 가지는 재료로 된 저유전물질층을 구비하며, 능동소자 또는 수동소자를 매립한 후 레이저 드릴을 이용하여 상기 저유전물질층을 관통하는 via를 형성하거나 선택적인 소자의 전극연결을 재배선층을 통해 수행할 수 있는 구조의 인쇄회로기판을 제공할 수 있게 된다. 특히 상기 재배선층은 전극의 크기가 작더라도 더 정밀하고 효과적으로 정확한 위치에 소자를 고정할 수 있도록 하며, 재배선층을 이용하여 부품소자들을 자유롭게 연결할 수 있는 설계의 자유도를 증가시킬 수 있게 된다.

전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 기술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

도 1은 종래 기술에 따른 표면실장기술을 개략적으로 설명한 공정도이다.

도 2a 및 도 2b는 본 발명에 따른 바람직한 일 실시예로서의 인쇄회로기판의 단면도를 도시한 것이다.

도 3a 및 도 3b는 본 발명에 따른 인쇄회로기판의 제조공정의 흐름도를 도시한 것이다.

도 4a 및 도 4b는 본 발명에 따른 인쇄회로기판의 제조공정의 개념도를 도시한 것이다.

도 5a 및 도 5b는 본 발명의 다른 실시예에 따른 인쇄히로기판의 제조공정의 개념도를 도시한 것이다.

Claims (19)

1. 저유전물질층;

   상기 저유전물질층 상면에 마련되는 부품소자가 실장되는 패드패턴 및 회로패턴을 포함하는 재배선층;

   상기 저유전물질층 하면에 마련되는 상기 재배선층 상의 회로패턴 또는 패드패턴 중 어느 하나와 전기적으로 연결되는 회로패턴층;

   상기 패드패턴에 실장되는 부품소자; 및

   상기 부품소자 및 상기 재배선층을 매립하는 구조로 배치되는 내부절연층;을 포함하며,

   상기 저유전물질층과 상기 내부절연층은 상호 상이한 재료로 구성되는 부품 내장형 인쇄회로기판.
2. 청구항 1에 있어서,

   상기 저유전물질층은 글라스성분이 포함되지 않는 접착성 수지로 이루어지며,

   상기 내부절연층은 글라스 성분을 포함하는 프리프레그로 이루어지는 부품 내장형 인쇄회로기판.
3. 청구항 2에 있어서,

   상기 저유전물질층은,

   에폭시를 포함하는 부품 내장형 인쇄회로기판.
4. 청구항 3에 있어서,

   상기 재배선층의 포함되는 패드패턴 및 회로패턴은,

   두께가 5um~17um의 범위인 부품 내장형 인쇄회로기판.
5. 청구항 4에 있어서,

   상기 회로패턴층에 포함되는 회로패턴은,

   두께가 3um~17um의 범위인 부품 내장형 인쇄회로기판.
6. 청구항 4 또는 청구항 5에 있어서,

   상기 패드패턴 및 회로패턴은,

   Cu로 이루어진 패턴에,

   Sn, Au, Ni 중에서 선택되는 어느 하나의 단일 금속층을 도금하거나,

   Cu, Sn, Au, Ni 이들 중 선택되는 2 이상의 금속의 합금(eutectic solder) 또는 복합 금속층을 도금처리한 구조인, 부품 내장형 인쇄회로기판.
7. 청구항 6에 있어서,

   상기 내부절연층의 상면에 마련되는 회로패턴과,

   상기 저유전물질층 하면에 마련되는 회로패턴을 연결하는 도금홀;을 더 포함하는 부품 내장형 인쇄회로기판.
8. 청구항 7에 있어서,

   상기 내부절연층에 매립되는 구조로 배치되며,

   절연층의 상면과 하면에 제2회로패턴을 구비하는 보조인쇄회로기판;을 더 포함하는 부품 내장형 인쇄회로기판.
9. 청구항 8에 있어서

   상기 제2회로패턴 중 어느 하나는 상기 저유전물질층을 관통하여 상기 재배선층과 전기적으로 연결되는 부품 내장형 인쇄회로기판.
10. 청구항 8에 있어서,

    상기 제2회로패턴 중 어느 하나는,

    상기 내부절연층의 상면에 마련되는 회로패턴 또는,

    상기 저유전물질층 하면에 마련되는 회로패턴 중 적어도 하나와 전기적으로 연결되는 비아홀을 더 포함하는 부품 내장형 인쇄회로기판.
11. 청구항 10에 있어서,

    상기 비아홀은,

    레이저 가공에 의해 상기 내부절연층의 중심부로 갈수록 폭이 좁아지는 구조인 부품 내장형 인쇄회로기판.
12. 글라스성분을 포함하지 않는 저유전물질층 상면에 부품소자가 실장되는 패드패턴 및 회로패턴을 포함하는 재배선층을 구현하고,

    상기 패드패턴 상에 부품소자를 고정하는 단계;

    상기 부품소자를 매립하며, 상기 저유전물질층과 상이한 재료로 구성되는 내부절연층을 형성하는 단계;

    상기 내부절연층의 상면에 회로패턴을 마련하고, 상기 저유전물질층 하면에 회로패턴을 추가로 마련하는 단계;

    상기 내부절연층의 상면에 회로패턴과 상기 저유전물질층 하면에 회로패턴을 전기적으로 연결하는 상기 내부절연층을 관통하는 도금 비아홀을 마련하는 단계;

    를 포함하는 부품 내장형 인쇄회로기판의 제조방법.
13. 청구항 12에 있어서,

    상기 내부절연층을 형성하는 단계는,

    캐비티를 구비하는 적어도 1 이상의 프리프레그를 포함하는 절연층을 상기 부품소자 주위에 배치하고,

    상기 부품소자의 상부에 캐비티가 존재하지 않은 절연층을 배치한 후, 가압하여 형성하는 단계인,

    부품 내장형 인쇄회로기판의 제조방법.
14. 청구항 12에 있어서,

    상기 내부절연층을 형성하는 단계는,

    캐비티를 구비하는 적어도 1 이상의 절연층을 상기 부품소자 주위에 배치하고,

    상기 부품소자와 중첩되지 않는 위치에 제2회로패턴을 구비하는 보조인쇄회로기판을 배치하고,

    상기 부품소자와 상기 보조인쇄회로기판 상에 캐비티가 존재하지 않은 절연층을 배치한 후, 가압하여 형성하는 단계인,

    부품 내장형 인쇄회로기판의 제조방법.
15. 청구항 14에 있어서,

    상기 보조인쇄회로기판의 제2회로패턴과,

    상기 내부절연층의 상면에 마련되는 회로패턴 또는,

    상기 저유전물질층 하면에 마련되는 회로패턴 중 적어도 하나와 전기적으로 연결되는 비아홀을 레이저로 가공하고, 금속물질을 충진하는,

    부품 내장형 인쇄회로기판의 제조방법.
16. 삭제
17. 삭제
18. 삭제
19. 삭제

Images