JP4880277B2 - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP4880277B2
JP4880277B2 JP2005293806A JP2005293806A JP4880277B2 JP 4880277 B2 JP4880277 B2 JP 4880277B2 JP 2005293806 A JP2005293806 A JP 2005293806A JP 2005293806 A JP2005293806 A JP 2005293806A JP 4880277 B2 JP4880277 B2 JP 4880277B2
Authority
JP
Japan
Prior art keywords
core
sub
main surface
resin
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005293806A
Other languages
English (en)
Other versions
JP2007103789A (ja
Inventor
伸治 由利
和浩 浦島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2005293806A priority Critical patent/JP4880277B2/ja
Priority to EP06011529A priority patent/EP1729552A3/en
Priority to TW095119500A priority patent/TWI396481B/zh
Priority to US11/445,288 priority patent/US7696442B2/en
Priority to CN2006100887735A priority patent/CN1874648B/zh
Publication of JP2007103789A publication Critical patent/JP2007103789A/ja
Priority to US12/706,695 priority patent/US8863378B2/en
Application granted granted Critical
Publication of JP4880277B2 publication Critical patent/JP4880277B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01041Niobium [Nb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、セラミックを主体とするセラミック副コアが収容されたコア基板を備える配線基板の製造方法に関する。
従来より、半導体集積回路素子(以下「ICチップ」という)が搭載される配線基板には、ICチップのスイッチングノイズの低減や動作電源電圧の安定化を図るために、コンデンサを配設することが行われている。コンデンサを配線基板に設ける場合、ICチップとコンデンサとの間の配線長が長くなるほど配線のインダクタンス成分が増加して、上記の効果を十分に得ることが難しくなることから、コンデンサはなるべくICチップの近傍に設けるほうが望ましい。そこで、特許文献1では、ICチップの直下領域となるコア基板内に、コンデンサが組込まれたセラミック副コアを収容した構造を有する配線基板が提案されている。
特開2005−39243号公報
ところで、上記のようなコア基板を得るには、例えば、図14(a)に示すように、副コア収容部(貫通孔)が形成されたコア本体CMの第2主面MP2を、粘着剤adを有する粘着シート材Sで覆い、セラミック副コアCSを第1主面MP1側の開口から粘着剤adに固着させることで収容し、その後、コア本体CMとセラミック副コアCSの隙間に、シリカフィラー等の無機フィラーを含む充填樹脂JJを公知のディスペンス装置DSにより注入する。
しかしながら、このようにディスペンス装置DSを用いて充填樹脂JJを注入する場合、セラミック副コアCSの第2主面MP2側には、次のような問題が生じる。すなわち、図14(b)に示すように、注入された充填樹脂JJが第2主面MP2と粘着シート材Sの粘着剤adとの間に潜り込んで、第2主面MP2に形成された導体パッドを覆ってしまうことがある。この状態で、コア基板CB上に絶縁樹脂層が形成されると、導体パッド上には特性の異なる樹脂層が複数重なって形成されることになるため、ビア孔をレーザ等で穿設する場合に樹脂層の界面で段差が生じたり、穿設後の樹脂残渣を除去しきれないなど、ビア孔を良好に形成することができなくなる。また、導体パッドを覆った充填樹脂JJを研磨等により除去することも考えられるが、これは工程数が増えるため好ましくない。
また、セラミック副コアCSの第1主面MP1側には、次のような問題が生じる。すなわち、副コア収容部(貫通孔)の形状や、セラミック副コアCSの大きさや位置精度には多少のバラつきがあることから、ディスペンス装置DSによる充填樹脂JJの注入量が一定であっても、注入された充填樹脂JJがコア本体CMとセラミック副コアCSの隙間から盛り上がる等して第1主面に凹凸が生じてしまう。この場合、その上に形成される絶縁樹脂層に凹凸が反映されたりして、樹脂絶縁層を均一な厚みとすることがことができなくなってしまう。また、場合によっては、盛り上がり過ぎた充填樹脂が広がって導体パッドを覆ってしまい、上述のような問題が生じることもある。
本発明は、上記問題を鑑みて為されたものであり、セラミック副コアが収容されたコア基板を備える配線基板を製造するにあたって、コア基板上の絶縁樹脂層に設けられるビア孔を良好に形成することができる配線基板の製造方法、及びそれにより得られる配線基板を提供することを目的とする。
課題を解決するための手段及び発明の効果
上記課題を解決するため、本発明の配線基板の製造方法は、
板状のコア本体に主面間を貫通する貫通孔あるいは第1主面に開口する凹部として副コア収容部が形成され、その内部にセラミックを主体とする板状のセラミック副コアが収容されたコア基板と、該コア基板の主面上に樹脂絶縁層と導体層とが交互に積層して形成された配線積層部と、を備える配線基板の製造方法であって、
セラミック副コアを、副コア収容部の第1主面の開口側から収容する副コア収容工程と、
コア本体及びセラミック副コアに第1主面側から樹脂材料を付着させることで、第1主面側の配線積層部の最下層となる樹脂絶縁層を形成するとともに、コア本体とセラミック副コアの隙間に当該樹脂絶縁層と連続する溝埋め部を充填形成する成膜充填工程と、
をこの順に含むことを特徴とする。
また、これにより得られる本発明の配線基板は、
板状のコア本体に主面間を貫通する貫通孔あるいは第1主面に開口する凹部として副コア収容部が形成され、その内部にセラミックを主体とする板状のセラミック副コアが収容されたコア基板と、該コア基板の主面上に樹脂絶縁層と導体層とが交互に積層して形成された配線積層部と、を備える配線基板であって、
コア本体とセラミック副コアの隙間に充填形成された溝埋め部が、第1主面側の配線積層部の最下層となる樹脂絶縁層と連続して形成されてなり、
第1主面側の配線積層部の最下層となる単層の樹脂絶縁層には、当該樹脂絶縁層下でコア本体またはセラミック副コアの主面に形成されている導体パターンと、当該樹脂絶縁層上に形成された導体層と、を導通させるためのビア導体が形成されてなることを特徴とする。
上記本発明によると、第1主面側の配線積層部の最下層となる樹脂絶縁層と、コア本体とセラミック副コアの隙間に充填形成された溝埋め部と、を連続・一体のものとして一括して形成しており、上述のような充填樹脂を必要とせず、セラミック副コア上に特性の異なる樹脂層が2層重なって形成されるようなことがないため、ビア孔を良好に形成することが可能となる。また、樹脂絶縁層と溝埋め部とを一括して形成することから、コア基板上に形成される樹脂絶縁層を均一な厚みを有するものとすることができる。また、従来の工程と比べて充填樹脂を注入する工程を省略することができ、製造工程が簡略なものとなる。さらに、これにより得られる配線基板は、樹脂絶縁層と溝埋め部とが連続・一体に形成されることによりコア基板と配線積層部との密着性が高まるとともに、セラミック副コアが取り囲まれることになるためコア本体とセラミック副コアとの密着性も高まる。
次に、本発明の配線基板の製造方法は、
板状のコア本体に主面間を貫通する貫通孔として副コア収容部が形成され、その内部にセラミックを主体とする板状のセラミック副コアが収容されたコア基板と、該コア基板の主面上に樹脂絶縁層と導体層とが交互に積層して形成された配線積層部と、を備える配線基板の製造方法であって、
セラミック副コアを副コア収容部に収容する副コア収容工程と、
コア本体及びセラミック副コアに両主面側から交互に樹脂材料を付着させることで、両主面側の配線積層部の最下層となる樹脂絶縁層を各々形成するとともに、コア本体とセラミック副コアの隙間に当該両主面側の各樹脂絶縁層と連続する溝埋め部を充填形成する成膜充填工程と、
をこの順に含むことを特徴とする。
また、これにより得られる本発明の配線基板は、
板状のコア本体に主面間を貫通する貫通孔として副コア収容部が形成され、その内部にセラミックを主体とする板状のセラミック副コアが収容されたコア基板と、該コア基板の主面上に樹脂絶縁層と導体層とが交互に積層して形成された配線積層部と、を備える配線基板であって、
コア本体とセラミック副コアの隙間に充填形成された溝埋め部が、両主面側の配線積層部の最下層となる各樹脂絶縁層と連続して形成されてなり、
両主面側の配線積層部の最下層となる単層の樹脂絶縁層には、当該樹脂絶縁層下でコア本体またはセラミック副コアの主面に形成されている導体パターンと、当該樹脂絶縁層上に形成された導体層と、を導通させるためのビア導体が形成されてなることを特徴とする。
上記本発明によると、両主面側の配線積層部の最下層となるそれぞれの樹脂絶縁層と、コア本体とセラミック副コアの隙間に充填形成された溝埋め部と、を連続・一体のものとして形成しており、上述のような充填樹脂を必要とせず、セラミック副コア上に特性の異なる樹脂層が2層重なって形成されるようなことがないため、ビア孔を良好に形成することなどが可能となる。また、溝埋め部を少なくとも一方の樹脂絶縁層とを一括して形成することから、コア基板上に形成される樹脂絶縁層を均一な厚みを有するものとすることができる。また、従来の工程と比べて充填樹脂を注入する工程を省略することができ、製造工程が簡略なものとなる。さらに、これにより得られる配線基板は、両主面側のそれぞれの樹脂絶縁層と溝埋め部とが連続・一体に形成されることによりコア基板と配線積層部との密着性が高まるとともに、セラミック副コアが取り囲まれることになるためコア本体とセラミック副コアとの密着性も高まる。
また、本発明の配線基板の製造方法は、
成膜充填工程後に、配線積層部の最下層となる単層の樹脂絶縁層に、当該樹脂絶縁層下でコア本体またはセラミック副コアの主面に形成されている導体パターンと、当該樹脂絶縁層上に形成される導体層と、を導通させるためのビア導体を形成する工程を含むようにすることができる。
次に、本発明の配線基板の製造方法は、成膜充填工程において、
コア本体の主面間を貫通する貫通孔として形成された副コア収容部内にセラミック副コアが第2主面側から支持された状態で、コア本体及びセラミック副コアに第1主面側から樹脂フィルムを圧着することで、第1主面側の配線積層部の最下層となる第1側樹脂絶縁層を形成するとともに、コア本体とセラミック副コアの隙間のうち少なくとも第1主面側の隙間を埋めるように、当該第1側樹脂絶縁層と連続する第1側溝埋め部を充填形成する操作と、
第1側樹脂絶縁層および第1側溝埋め部によりセラミック副コアが第1主面側から支持された状態で、コア本体及びセラミック副コアに第2主面側から樹脂フィルムを圧着することで、第2主面側の配線積層部の最下層となる第2側樹脂絶縁層を形成するとともに、コア本体とセラミック副コアの隙間のうち第1側溝埋め部に埋められていない残部を埋めるように、当該第2側樹脂絶縁層と連続する第2側溝埋め部を充填形成する操作と、を行うようにすることができる。
上記本発明によると、まず、第1主面側から樹脂フィルムを圧着することで第1側樹脂絶縁層と第1側溝埋め部とを連続・一体のものとして一括して形成し、次に、第2主面側から樹脂フィルムを圧着することで第2側樹脂絶縁層と第2側溝埋め部とを連続・一体のものとして一括して形成しており、第1側溝埋め部と第2側溝埋め部とが合わさって上記の溝埋め部となる。このように樹脂フィルムを圧着することにより、樹脂絶縁層を均一な厚さを有するものとして構成できるとともに、それと同時に溝埋め部を連続・一体に一括して形成できる。また、第1側溝埋め部と第2側溝埋め部とが合わさって溝埋め部となる構成にすることによって、第1主面側および第2主面側のどちらにもセラミック副コアの密着性をより高めることができる。
次に、本発明の配線基板の製造方法は、成膜充填工程において、コア本体及びセラミック副コアに第1主面側から樹脂フィルムを圧着して形成された第1側樹脂絶縁層および第1側溝埋め部が半硬化の状態で、第2主面側から樹脂フィルムを圧着して第2側樹脂絶縁層および第2側溝埋め部を形成するようにすることができる。
上記本発明によると、第1側樹脂絶縁層および第1側溝埋め部が半硬化の状態で第2主面側から樹脂フィルムを圧着して第2側樹脂絶縁層および第2側溝埋め部を形成することによって、溝埋め部となる第1側溝埋め部と第2側溝埋め部とが連続・一体のものとなるため、コア基板と配線積層部との密着性がより高まることになる。
次に、本発明の配線基板の製造方法は、副コア収容工程前に、コア本体の主面間を貫通する貫通孔として形成された副コア収容部の第2主面側の開口を、表面に粘着剤を有するシート材で、該粘着剤が副コア収容部の内側に露出するように塞ぐ工程を行い、副コア収容工程では、セラミック副コアを、副コア収容部の第1主面側の開口から収容するとともに粘着剤に固着させることで第2主面側から支持するようにすることができる。
上記本発明によると、粘着剤を有するシート材によりセラミック副コアを固着させて副コア収容部に収容することにより、樹脂絶縁層および溝埋め部を形成する前のセラミック副コアの位置決めを簡易かつ精度良く行うことができる。
次に、本発明の配線基板の製造方法は、
副コア収容工程前に、コア本体の両主面に形成された導体パターンのうち第1主面側の導体パターンに対してのみ、樹脂材料との密着性を向上させるための表面化学処理を施す工程と、副コア収容部の第2主面側の開口をシート材で塞ぐことにより、当該表面化学処理が施されていない第2主面側の導体パターンが粘着剤で覆われる工程とを行い、
副コア収容工程では、セラミック副コアの両主面に形成された導体パターンのうち、第1主面側の導体パターンに対してのみ予め表面化学処理が施されたセラミック副コアを副コア収容部に収容し、
成膜充填工程では、コア本体及びセラミック副コアに第1主面側から樹脂フィルムを圧着し、第1側樹脂絶縁層および第1側溝埋め部を形成する操作を行った後、コア本体及びセラミック副コアの第2主面に貼付されているシート材を剥離し、コア本体の第2主面側の導体パターン及びセラミック副コアの第2主面側の導体パターンに対して一括して表面化学処理を施す操作を行い、その後、コア本体及びセラミック副コアに第2主面側から樹脂フィルムを圧着し、第2側樹脂絶縁層および第2側溝埋め部を形成する操作を行うようにすることができる。
樹脂材料との密着性を向上させるための表面化学処理(例えば、粗化処理)を施したコア本体またはセラミック副コアの導体パターンに粘着剤を接触させてシール材を貼付した場合、粘着剤が付着したことによって、シール材を剥離した後の導体パターンが表面化学処理の効果を消失してしまうような事態(例えば、粗化面の凹凸を粘着剤が埋めてしまうような事態)が起こり得る。そこで、上記本発明に示した順序に従ってコア本体およびセラミック副コアの導体パターンに表面化学処理を施すことによって、そのような事態を回避し得る。
本発明の配線基板の実施形態を、図面を参照しながら説明する。図1は、配線基板1の断面構造を概略的に表す図である。なお、本実施形態において板状の部材は、図中で上側に表れている面を第1主面MP1とし、下側に表れている面を第2主面MP2とする。配線基板1は、コア基板CBのうち半田バンプ7の下部領域に、積層セラミックコンデンサとして構成されたセラミック副コア3を有しており、半導体集積回路素子(ICチップ)Cのスイッチングノイズの低減や動作電源電圧の安定化を図るうえで、ICチップCとセラミック副コア(積層セラミックコンデンサ)3との間の配線長の短縮化により、配線のインダクタンス成分の減少に寄与している。また、絶縁材料からなるコア本体2よりも線膨張係数の小さいセラミックからなるセラミック副コア3が、コア基板CBのうち半田バンプ7の下部領域に設けられることにより、ICチップCとの線膨張係数差を縮減し、熱応力による断線等を生じ難くしている。以下、詳細な説明を行う。
図2は、ICチップCと主基板(マザーボード等)GBとの間に配置された配線基板1を表す図である。ICチップCは、信号端子,電源端子,グランド端子を第2主面に有し(図示せず)、配線基板1の第1主面MP1に形成された半田バンプ7(Pb−Sn系,Sn−Ag系,Sn−Sb系,Sn−Zn系の半田等)にフリップチップ接続されている。また、ICチップCと配線基板1の第1主面MP1の間には、半田バンプ7の熱疲労寿命を向上させるために、熱硬化性樹脂からなるアンダーフィル材(図示せず)が充填形成される。他方、主基板(マザーボード等)GBは、セラミック粒子や繊維をフィラーとして強化された樹脂材料を主体に構成されており、配線基板1の第2主面MP2に形成された半田ボールBLを介して端子パッド56に接続されている。
図3は、配線基板1の第1主面MP1を表す図である。半田バンプ7は、格子状(あるいは千鳥状でもよい)に配列しており、このうち、中央部には電源端子7aとグランド端子7bとが互い違いに配置され、また、これらを取り囲む形で信号端子7sが配置されている。これらは、ICチップCの端子に対応する。
コア本体2は、耐熱性樹脂板(例えば、ビスマレイミド−トリアジン樹脂板)や繊維強化樹脂板(例えば、ガラス繊維強化エポキシ樹脂)等で板状に構成される。コア本体2内に配線パターン(内層パターン)が形成されていてもよい。このように構成すれば、配線基板1のよりいっそうの高機能化を図ることができる。また、コア本体2は、コアに対して薄い絶縁層を積層することで形成されていてもよい。そして、半田バンプ7の下部領域を含む位置には、主面MP1,MP2間を貫通する副コア収容部25(貫通孔)が形成され、その内部には板状のセラミック副コア3が収容され、コア基板CBを為している。
セラミック副コア3は、積層セラミックコンデンサとして構成されている。これは、複数のセラミック層33と複数の電極導体層36,37とが交互に積層されたものである。電極導体層36,37は、一方を電源端子7aに対応する電源側電極導体層とし、他方をグランド端子7bに対応するグランド側電極導体層として、セラミック層33により隔てられた形で直流的に分離されて積層方向に交互に配列している。また、セラミック副コアの各主面MP1,MP2には、電源側電極導体層またはグランド側電極導体層と繋がるメタライズパッド31、及びそれを取り囲むダムメタライズ層39が形成されている。
具体的には、図11の面内方向の断面図に示すように、電極導体層36が面内に拡がっている層では(図11(a)参照)、面内に拡がった電極導体層36と、セラミック層33を隔てた上下に設けられたもう一方の電極導体層37に接続される貫通導体32と、が互いに分離されており、その隙間がセラミック層33の一部で埋められている。これに対し、電極導体層37が面内に拡がっている層では(図11(b)参照)、面内に拡がった電極導体層37と、セラミック層33を隔てた上下に設けられたもう一方の電極導体層36に接続される貫通導体32と、が互いに分離されており、その隙間がセラミック層33の一部で埋められている。このような構造によって、セラミック副コア3は、積層セラミックコンデンサとして機能する。
このような積層セラミックコンデンサは、セラミック材料と金属材料との同時焼成によって得ることができる。すなわち、図12に示すように、セラミック材料の粉末を含有したセラミックグリーンシート(セラミック層33となる)に、パンチングあるいはレーザ穿孔等により貫通孔を形成して、金属材料の粉末を含有した金属ペーストを印刷塗布によって、貫通孔を充填するとともに(貫通導体32となる)、その表面に電極導体層36,37、メタライズパッド31、ダムメタライズ層39となるパターンを形成することで得られるセラミック板単位3Pを積層し、積層体を同時焼成することにより積層セラミックコンデンサを得ることができる。電極導体層36同士あるいは37同士は、貫通導体32により積層方向に連結されており、これらは金属ペーストの印刷パターニング時に互いに分離されて形成される。
セラミック層33を構成するセラミック材料としては、アルミナ,窒化珪素,窒化アルミニウム等や、ホウケイ酸系ガラス,ホウケイ酸鉛系ガラスにアルミナ等の無機セラミックフィラーを40重量部以上60重量部以下添加したガラスセラミック等を使用できる。また、メタライズパッド31、貫通導体32、電極導体層36,37、ダムメタライズ層39を構成する金属材料としては、NiまたはAgを主成分とする金属を用いることができる。また、メタライズパッド31及びダムメタライズ層39の表面には、Cuメッキが施されている。
本実施形態のセラミック副コア3(積層セラミックコンデンサ)は、縦12.0mm×横12.0mm×厚さ0.8mmの矩形平板状である。なお、セラミック副コア3の厚さは、0.2mm以上1.0mm以下であることが好ましい。仮に、0.2mm未満であると、その上部にある半田バンプ7に搭載されるICチップCを確実に支持できなくなる。他方、1.0mmを越えると、配線基板1が肉厚になってしまう。また、セラミック副コア3は、四隅が面取りされている。
図1に戻り、副コア収容部25内でセラミック副コア3とコア本体部2との隙間をなす空間には、樹脂材料からなる溝埋め部4が充填形成されている。この溝埋め部4は、各主面MP1,MP2側に形成された配線積層部L1,L2の最下層の樹脂絶縁層B11,B21のそれぞれと連続・一体のものとして構成されており、セラミック副コア3をコア本体部2に対して固定するとともに、セラミック副コア3とコア本体部2との面内方向及び厚さ方向の線膨張係数差を自身の弾性変形により吸収する役割を果たす。また、樹脂絶縁層B11,B21と連続・一体に構成されているため、コア基板CBと配線積層部L1,L2との密着性が高いものとなっている。
コア基板CBの両主面MP1,MP2上に設けられた配線積層部L1,L2は、樹脂絶縁層B11〜B14,B21〜B24と導体層M11〜M14,M21〜M24とが交互に積層された構造を有する。導体層M11〜M14,M21〜M24は、Cuメッキからなる配線51,53やパッド55,56などにより構成されている。導体層M11〜M14,M21〜M24間は、ビア導体6によって層間接続がなされており、これによって、パッド55からパッド56への導通経路(信号用,電源用,グランド用)が形成されている。また、パッド55,56は半田バンプ7や半田ボールBLを形成するためのものであり、その表面にはNi−Auメッキが施されている。
樹脂絶縁層B11〜B14,B21〜B24は、エポキシ樹脂等の樹脂材料からなり、誘電率や絶縁耐圧を調整するシリカ粉末等の無機フィラーを適宜含んでいる。このうち樹脂絶縁層B11〜B13,B21〜B23は、ビルドアップ層,ビア層とも呼ばれ、導体層M11〜M14,M21〜M24間を絶縁するとともに、層間接続のためのビア導体6が貫通形成されている。他方、樹脂絶縁層B14,B24は、ソルダーレジスト層であり、パッド55,56を露出させるための開口が形成されている。また、樹脂絶縁層B11,B21は、コア基板CBにおけるセラミック副コア3とコア本体部2との隙間を充填する溝埋め部4と連続・一体に形成されている。
また、コア基板CBのコア本体部2及び樹脂絶縁層B11,B21には、貫通孔が形成され、その内壁には配線積層部L1,L2間の導通を図るスルーホール導体21が形成されている。このスルーホール導体21は、信号端子7sに対応するものである。スルーホール導体21の内側には、シリカフィラーなどの無機フィラーを含むエポキシ系の樹脂からなる樹脂製穴埋め材23が充填形成されており、スルーホール導体21の端部にはCuメッキからなる蓋導体52が形成されている。なお、スルーホール導体21及び蓋導体52が形成された、コア基板を中心とする導体層M12からM22までの領域はコア領域CRと称される。
次に、本発明の配線基板の製造方法の実施形態を、図面を参照しながら説明する。図4〜図10は、配線基板1の製造工程を表す図である。
工程1では、コア本体部2の両主面MP1,MP2に導体パターン54(導体層M11)を形成する。これには、縦400mm×横400mm×厚み0.8mmの耐熱性樹脂板(例えばビスマレイミド−トリアジン樹脂板)または繊維強化樹脂板(例えばガラス繊維強化エポキシ樹脂)の両主面に厚み35μmの銅箔が貼付された銅貼積層板を用いる。銅箔は、マスク材を用いてパターンエッチングされて、導体パターン54となる。
工程2では、主面MP1,MP2間を貫通する貫通孔をルータにより形成して、副コア収容部25を設ける。副コア収容部25となる貫通孔は、一辺が14.0mmで四隅にフィレットを有する断面略正方形状の孔である。また、副コア収容部25(貫通孔)の側壁に対しては、過マンガン酸カリウム等により粗化処理を施すことにより、後に充填される溝埋め部4との密着性を向上させることができる。更には、有機系化合物(カップリング剤)を塗布しても良い。
工程3では、コア本体2の両主面MP1,MP2に形成された導体パターン54のうち、第1主面MP1側の導体パターン54に対してのみ、樹脂材料との密着性を向上させるための表面化学処理を施す。このような表面化学処理の例としては、銅表面を粗化するCu粗化処理(公知のマイクロエッチング法や黒化処理等の方法)が挙げられる。銅表面を粗化させることで、アンカー効果により配線積層部L1の最下層の樹脂絶縁層B11との密着性が十分なものとなる。この効果を十分に得るには、JIS−B−0601に規定する十点平均粗さ(Rz)が0.3μm以上20μm以下程度となるようにCu粗化処理が施されていることが好ましい。また、Cu粗化処理が終了したら、洗浄処理を実施する。また、必要に応じて、シランカップリング剤を用いて、カップリング処理を行ってもよい。
また、表面化学処理のその他の例としては、銅表面にCuとSnを含む合金からなる極薄の接着層を形成する処理を挙げることもできる。かかる処理によれば、銅表面を粗化させることなく、配線積層部L1の最下層の樹脂絶縁層B11との密着性を十分なものとすることができる。具体的には、接着層は、CuとSnに加えて第3の金属(Ag,Zn,Al,Ti,Bi,Cr,Fe,Co,Ni,Pd,Au,Ptから選ばれる少なくとも1種の金属)からなる合金を含む。また、例えば、Cuを1原子%以上50原子%以下程度、Snを20原子%以上98原子%以下程度、第3の金属を1原子%以上50原子%以下程度含むものである。また、接着層の厚さは、十分な密着効果を得るため0.001μm以上1μm以下とするのがよい。
工程4では、副コア収容部25(貫通孔)の第2主面MP2側の開口25Bを、表面に粘着剤adを有する粘着シート材Sで、粘着剤adが副コア収容部25の内側に露出するように塞ぐ。粘着シート材Sとしては、粘着材adの粘着力が8.0N/25mm以上であるものが好ましい(180°引きはがし法(JIS Z 0237)により測定)。なお、単位[N/25mm]は、幅25mmの粘着シート材を試料として測定された力を意味する。粘着シート材Sの材質(基材)は、例えばポリエステルやポリイミド、PET等の樹脂シートを用いることができる。また、粘着シート材Sの表面に付される粘着剤adは、例えばシリコン系の粘着剤、アクリル系の粘着剤、熱可塑性ゴム系の粘着剤などを用いることができる。
工程5は、本発明の副コア収容工程に該当する。本工程では、副コア収容部25の第1主面MP1側の開口25Aからセラミック副コア3を収容するとともに粘着剤adに固着させる。これにより、セラミック副コア3は、第2主面MP2側から支持される。セラミック副コア3の収容は、マウント装置を用いることにより、セラミック副コア3を精度良く収容することができる。
また、ここで収容するセラミック副コア3は、第1主面MP1側のメタライズパッド31及び導体パターン39に対してのみ予めCu粗化処理が施されている。図に示すように、コア本体2の第2主面MP2側の導体パターン54およびセラミック副コア3の第2主面MP2側のメタライズパッド31及び導体パターン39には、粘着シート材Sの粘着剤adが接着するが、これらには上記したCu粗化処理が施されていないため、粗化面の凹凸に粘着剤adが埋まってしまうようなことはない。
なお、配線基板1の製造工程は、図13(上方から見た図)に示すように、配線基板1となるべき製品部分が複数配列した製品部分領域PRと、これを取り囲む捨代部分領域DRとから構成される多数個取り製造基板Rに対して行われる。図13は、工程5の終了時点、すなわちセラミック副コア3を副コア収容部25に収容した時点の様子を表す。コア本体2とセラミック副コア3との間には隙間が生じており、以後の工程でこの隙間が樹脂絶縁層B11,B21と連続する樹脂材料に充填されて溝埋め部4が形成される。また、副コア収容部(貫通孔)25及びセラミック副コア3は、矩形状に形成されるとともに、隙間に充填された溝埋め部4に亀裂を生じさせないために、副コア収容部(貫通孔)25の角部分にはフィレットが施され、セラミック副コア3の角部分には面取りが施されている。
工程6ないし8は、本発明の成膜充填工程に該当する。まず、工程6では、副コア収容部25内にセラミック副コア3が粘着シート材Sにより第2主面MP2側から支持された状態で、コア本体2及びセラミック副コア3に第1主面MP1側から樹脂フィルム91を圧着することで、第1主面MP1側の配線積層部L1の最下層となる樹脂絶縁層B11を形成するとともに、コア本体2とセラミック副コア3の隙間のうち第1主面側の隙間を埋める、当該樹脂絶縁層B11と連続する第1側溝埋め部41を充填形成する。
樹脂フィルム91は、離型シート92が付された状態の離型シート付き樹脂フィルム9の状態で、真空ラミネーション法を実現するラミネート機により、減圧雰囲気下で、コア本体2及びセラミック副コア3の第1主面に圧着される。圧着はラミネート機の加熱・加圧ロールにより行われ、これにより、樹脂フィルム91の一部が、コア本体2とセラミック副コア3の隙間のうち第1主面MP1側の途中(例えば、半分程度)まで充填され、第1溝埋め部41となる。また、かかる隙間のうち、第1溝埋め部41が形成されなかった第2主面MP2側の残部4Sは、後の工程で埋められる。かかる方法によれば、充填される第1溝埋め部41が隙間の途中で止まるため、第2主面MP2側へ潜り込むこともない。
また、離型シート付き樹脂フィルム9における樹脂フィルム91の厚さは、100μm程度とされており、第1溝埋め部4を形成する必要から、他の樹脂絶縁層B12〜B13,B22〜B23をラミネート形成する場合の樹脂フィルムよりも厚いものが用いられる。具体的には、樹脂フィルム91の厚さは、樹脂絶縁層B11の硬化前の厚さに対しては1.5倍以上2倍以下程度、形成する樹脂絶縁層B11の厚さに対しては3倍以上4倍以下程度、また、セラミック副コア3の板厚に対しては10%以上20%以上程度とされる。
工程7では、コア本体2及びセラミック副コア3の第2主面MP2に貼付されている粘着シート材Sを剥離する。粘着シート材Sの剥離後は、アルコール系溶剤(IPA)等の有機溶媒により粘着剤adの残渣を除去する。その後、コア本体2の第2主面MP2側の導体パターン54及びセラミック副コア3の第2主面MP2側の導体パターン(メタライズパッド31及びダムメタライズ層39)に対し、後に形成される樹脂絶縁層B21との密着性を高めるためのCu粗化処理を施す。
工程8では、樹脂絶縁層B11および第1側溝埋め部41によりセラミック副コア3が第1主面MP1側から支持された状態で、コア本体2及びセラミック副コア3に第2主面MP2側から樹脂フィルム91を圧着することで、第2主面MP2側の配線積層部L2の最下層となる樹脂絶縁層B21を形成するとともに、コア本体2とセラミック副コア3の隙間のうち第1側溝埋め部41に埋められていない残部4Sを埋めるように、当該側樹脂絶縁層B21と連続する第2側溝埋め部42を充填形成する。
第2主面MP2側の樹脂フィルム91の圧着も、第1主面MP1側と同様に、樹脂フィルム91に離型シート92が付された状態の離型シート付き樹脂フィルム9の状態で、真空ラミネーション法を実現するラミネート機により、減圧雰囲気下で行われる。また、かかる樹脂フィルム91の圧着は、第1主面MP1側の樹脂絶縁層B11および第1側溝埋め部41が半硬化の状態で行われる。これにより、工程9に示すように、完全硬化後の第1側溝埋め部41と第2側溝埋め部42とが一体となって、コア本体2とセラミック副コア3との隙間を全て埋める溝埋め部4となる。なお、工程9の図は、樹脂フィルム91から離型シート92を剥離した後の図である。
工程10以降は、樹脂絶縁層B11,B21上に、導体層M12〜M14,M22〜M24と樹脂絶縁層B12〜14,B22〜24とを交互に積層して配線積層部L1,L2を形成する。これには、公知のビルドアップ工程(セミアディティブ法やフォトリソグラフィ技術などを組み合わせた工程)を用いることで実現できる。
工程10では、レーザビアプロセスあるいはフォトビアプロセスなどの手法により、樹脂絶縁層B11,B21にビア孔6aを穿設する。これにより、ビア孔6aの底には、メタライズパッド31が露出する。また、ビア孔6aの形成後には、過マンガン酸カリウム等によりデスミア処理(樹脂残渣除去処理)が施されて、メタライズパッド31の表面が洗浄される。ここで、メタライズパッド31上には、上記工程によって樹脂絶縁層B11,B21の1層のみが形成されており、従来の如く特性の異なる複数の樹脂絶縁層が重なっていることがないため、ビア孔6aの穿設およびデスミア処理を良好に行うことができる。
工程11では、コア基板CB及びその両主面MP1,MP2に形成された導体層M11,M21、樹脂絶縁層B11,B21を板厚方向に貫く形でドリル等により貫通孔THを穿設する。工程12では、Cuメッキ(無電解Cuメッキ後に電解Cuメッキ)を全面に施すことにより、ビア孔6a内を充填してビア導体6を形成するとともに、貫通孔THの内面にスルーホール導体21を形成する。工程13では、スルーホール導体21の内側に樹脂製穴埋め材23を充填し、更にCuメッキを全面に施すことにより、蓋導体52を形成する。工程14では、樹脂絶縁層B11,B21を覆うCuメッキをパターンエッチングすることにより、配線51等をパターン形成する。
以上により、コア領域CRが得られる。そして、同様に、樹脂絶縁層B12〜B14、B22〜B24と導体層M13〜M14、M23〜M24とを交互に積層し、樹脂絶縁層B14,B24にはレーザビアプロセスあるいはフォトビアプロセスなどの手法により開口を形成し、パッド55,56を露出させる。また、パッド55,56の表面にNi−Auメッキが施され、パッド55には半田バンプ7が形成される。その後、電気的検査,外観検査等の所定の検査を経て、図1に示す配線基板1が完成する。
以上、本発明の実施形態について説明したが、本発明はこれらの形式に限定されるものではなく、これらに具現された発明と同一性の範囲内において適宜変更して実施し得る。
本発明の配線基板の断面構造を概略的に表す図 半導体集積回路素子(ICチップ)と主基板(マザーボード等)との間に配置された配線基板を表す図 配線基板の第1主面を表す図 配線基板の製造工程を表す図 図4に続く図 図5に続く図 図6に続く図 図7に続く図 図8に続く図 図9に続く図 セラミック副コア(積層セラミックコンデンサ)の面内方向の断面図 セラミック副コア(積層セラミックコンデンサ)の製造工程を表す図 工程5(副コア収容工程)終了後の基板上面図 従来の配線基板の製造工程を示す図
符号の説明
1 配線基板
2 コア本体
25 副コア収容部(貫通孔)
3 セラミック副コア(積層セラミックコンデンサ)
31 導体パッド
32 貫通導体
33 セラミック層
36,37 電極導体層
4(41,42) 溝埋め部(第1側溝埋め部,第2側溝埋め部)
6 ビア導体
7 半田バンプ(電源端子7a,グランド端子7b,信号端子7s)
CB コア基板
CR コア領域
L(L1,L2) 配線積層部
B 樹脂絶縁層
B11 最下層となる第1側樹脂絶縁層
B21 最下層となる第2側樹脂絶縁層
M 導体層
M11 コア本体及びセラミック副コアの第1主面に形成された導体パターン
M21 コア本体及びセラミック副コアの第2主面に形成された導体パターン
M12 第1側樹脂絶縁層上の導体層
M22 第2側樹脂絶縁層上の導体層
C 半導体集積回路素子(ICチップ)
GB 主基板(マザーボード等)
S 粘着シート材
25A 第1主面側の開口
25B 第2主面側の開口

Claims (5)

  1. 板状のコア本体に主面間を貫通する貫通孔として副コア収容部が形成され、その内部にセラミック副コアが収容されたコア基板と、該コア基板の主面上に樹脂絶縁層と導体層とが交互に積層して形成された配線積層部と、を備える配線基板の製造方法であって、
    前記セラミック副コアを前記副コア収容部に収容する副コア収容工程と、
    前記コア本体及び前記セラミック副コアに両主面側から交互に樹脂材料を付着させることで、両主面側の前記配線積層部の最下層となる樹脂絶縁層を各々形成するとともに、前記コア本体と前記セラミック副コアの隙間に当該両主面側の各樹脂絶縁層と連続する溝埋め部を充填形成する成膜充填工程と、
    をこの順に含み、
    前記成膜充填工程では、
    前記コア本体の主面間を貫通する貫通孔として形成された前記副コア収容部内に前記セラミック副コアが第2主面側から支持された状態で、前記コア本体及び前記セラミック副コアに第1主面側から樹脂フィルムを圧着することで、第1主面側の前記配線積層部の最下層となる第1側樹脂絶縁層を形成するとともに、前記コア本体と前記セラミック副コアの隙間のうち第1主面側から途中までの隙間を埋めるように、当該第1側樹脂絶縁層と連続する第1側溝埋め部を充填形成する操作と、
    前記第1側樹脂絶縁層および前記第1側溝埋め部により前記セラミック副コアが第1主面側から支持された状態で、前記コア本体及び前記セラミック副コアに第2主面側から樹脂フィルムを圧着することで、第2主面側の前記配線積層部の最下層となる第2側樹脂絶縁層を形成するとともに、前記コア本体と前記セラミック副コアの隙間のうち前記第1側溝埋め部に埋められていない残部を埋めるように、当該第2側樹脂絶縁層と連続する第2側溝埋め部を充填形成する操作と、が行われることを特徴とする配線基板の製造方法。
  2. 前記成膜充填工程では、前記コア本体及び前記セラミック副コアに第1主面側から樹脂フィルムを圧着して形成された前記第1側樹脂絶縁層および前記第1側溝埋め部が半硬化の状態で、第2主面側から樹脂フィルムを圧着して前記第2側樹脂絶縁層および前記第2側溝埋め部を形成する請求項1に記載の配線基板の製造方法。
  3. 前記副コア収容工程前に、前記コア本体の主面間を貫通する貫通孔として形成された前記副コア収容部の第2主面側の開口を、表面に粘着剤を有するシート材で、該粘着剤が前記副コア収容部の内側に露出するように塞ぐ工程を行い、
    前記副コア収容工程では、前記セラミック副コアを、前記副コア収容部の第1主面側の開口から収容するとともに前記粘着剤に固着させることで第2主面側から支持する請求項1または2に記載の配線基板の製造方法。
  4. 前記副コア収容工程前に、前記コア本体の両主面に形成された導体パターンのうち第1主面側の導体パターンに対してのみ、樹脂材料との密着性を向上させるための表面化学処理を施す工程と、前記副コア収容部の第2主面側の開口を前記シート材で塞ぐことにより、当該表面化学処理が施されていない第2主面側の導体パターンが前記粘着剤で覆われる工程とを行い、
    前記副コア収容工程では、前記セラミック副コアの両主面に形成された導体パターンのうち、第1主面側の導体パターンに対してのみ予め前記表面化学処理が施された前記セラミック副コアを前記副コア収容部に収容し、
    前記成膜充填工程では、前記コア本体及び前記セラミック副コアに第1主面側から樹脂フィルムを圧着し、前記第1側樹脂絶縁層および前記第1側溝埋め部を形成する操作を行った後、前記コア本体及び前記セラミック副コアの第2主面に貼付されている前記シート材を剥離し、前記コア本体の第2主面側の導体パターン及び前記セラミック副コアの第2主面側の導体パターンに対して一括して前記表面化学処理を施す操作を行い、その後、前記コア本体及び前記セラミック副コアに第2主面側から樹脂フィルムを圧着し、前記第2側樹脂絶縁層および前記第2側溝埋め部を形成する操作を行う請求項3に記載の配線基板の製造方法。
  5. 前記成膜充填工程後に、前記配線積層部の最下層となる単層の樹脂絶縁層に、当該樹脂絶縁層下で前記コア本体または前記セラミック副コアの主面に形成されている導体パターンと、当該樹脂絶縁層上に形成される前記導体層と、を導通させるためのビア導体を形成する工程を含む請求項1ないし4のいずれか1項に記載の配線基板の製造方法。
JP2005293806A 2005-06-03 2005-10-06 配線基板の製造方法 Expired - Fee Related JP4880277B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005293806A JP4880277B2 (ja) 2005-10-06 2005-10-06 配線基板の製造方法
EP06011529A EP1729552A3 (en) 2005-06-03 2006-06-02 Wiring board and manufacturing method of wiring board
TW095119500A TWI396481B (zh) 2005-06-03 2006-06-02 配線基板及其製造方法
US11/445,288 US7696442B2 (en) 2005-06-03 2006-06-02 Wiring board and manufacturing method of wiring board
CN2006100887735A CN1874648B (zh) 2005-06-03 2006-06-05 布线板以及布线板的制造方法
US12/706,695 US8863378B2 (en) 2005-06-03 2010-02-16 Method for manufacturing a wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005293806A JP4880277B2 (ja) 2005-10-06 2005-10-06 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2007103789A JP2007103789A (ja) 2007-04-19
JP4880277B2 true JP4880277B2 (ja) 2012-02-22

Family

ID=38030416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005293806A Expired - Fee Related JP4880277B2 (ja) 2005-06-03 2005-10-06 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP4880277B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2280594A4 (en) 2008-05-19 2012-06-27 Ibiden Co Ltd PCB AND METHOD FOR THE PRODUCTION THEREOF
JP2010114434A (ja) 2008-10-08 2010-05-20 Ngk Spark Plug Co Ltd 部品内蔵配線基板及びその製造方法
JP5306797B2 (ja) * 2008-12-26 2013-10-02 日本特殊陶業株式会社 部品内蔵配線基板の製造方法
TWI388247B (zh) * 2009-09-16 2013-03-01 Unimicron Technology Corp 線路板結構
TWI399147B (zh) * 2009-09-16 2013-06-11 Unimicron Technology Corp 線路板的製作方法
CN102045964B (zh) * 2009-10-15 2013-11-20 欣兴电子股份有限公司 线路板的制作方法
JP5411004B2 (ja) * 2010-01-14 2014-02-12 日本特殊陶業株式会社 配線基板の製造方法
TWI399149B (zh) * 2010-07-09 2013-06-11 Unimicron Technology Corp 線路板及其製造方法
JP5598212B2 (ja) * 2010-09-29 2014-10-01 パナソニック株式会社 ハイブリッドコア基板とその製造方法、半導体集積回路パッケージ、及びビルドアップ基板とその製造方法
JP5261756B1 (ja) * 2012-03-30 2013-08-14 株式会社フジクラ 多層配線基板
US9699921B2 (en) 2014-08-01 2017-07-04 Fujikura Ltd. Multi-layer wiring board

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07283540A (ja) * 1994-04-14 1995-10-27 Toagosei Co Ltd 多層プリント配線板およびその製造方法
JP3809053B2 (ja) * 2000-01-20 2006-08-16 新光電気工業株式会社 電子部品パッケージ
JP2002204071A (ja) * 2000-01-31 2002-07-19 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP4641589B2 (ja) * 2000-05-19 2011-03-02 イビデン株式会社 コンデンサおよび多層プリント配線板
JP2004200201A (ja) * 2002-12-16 2004-07-15 Taiyo Yuden Co Ltd 電子部品内蔵型多層基板
JP2003341010A (ja) * 2003-06-20 2003-12-03 Micro-Tec Co Ltd スクリーン印刷機及びスクリーン印刷方法
JP2005243850A (ja) * 2004-02-25 2005-09-08 Victor Co Of Japan Ltd 多層プリント配線基板及びその製造方法

Also Published As

Publication number Publication date
JP2007103789A (ja) 2007-04-19

Similar Documents

Publication Publication Date Title
JP4880277B2 (ja) 配線基板の製造方法
TWI396481B (zh) 配線基板及其製造方法
JP4361826B2 (ja) 半導体装置
US8177577B2 (en) Printed wiring board having a substrate with higher conductor density inserted into a recess of another substrate with lower conductor density
JP4726546B2 (ja) 配線基板の製造方法
WO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
JP2007027683A (ja) 配線基板及びその製造方法
JP4497548B2 (ja) 配線基板
KR20130135097A (ko) 전자 부품 내장 기판 및 그 제조 방법
JP4648230B2 (ja) 配線基板の製造方法
JP4714510B2 (ja) 配線基板の製造方法
JP4668940B2 (ja) 配線基板、埋め込み用セラミックチップ
KR101204083B1 (ko) 전기소자 내장 다층 연성 인쇄회로기판 및 그 제조 방법
KR100699237B1 (ko) 임베디드 인쇄회로기판 제조방법
KR101109287B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP2005072085A (ja) 配線基板の製造方法、及び配線基板
JP4585923B2 (ja) 配線基板及びその製造方法
JP7216139B2 (ja) 回路基板の製造方法
US20230063719A1 (en) Method for manufacturing wiring substrate
US20230180398A1 (en) Circuit board, method for manufacturing circuit board, and electronic device
TWI387410B (zh) A circuit board having an electronic component embedded therein and a method of manufacturing the same
KR100694668B1 (ko) 도금 인입선 없는 패키지 기판 제조방법
KR101551177B1 (ko) 재배선층을 구비한 부품내장형 인쇄회로기판 및 이의 제조방법
KR101197782B1 (ko) 매립형 인쇄회로기판 및 그 제조방법
KR101073066B1 (ko) 단층인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080731

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111107

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111201

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4880277

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees