KR20100132358A - 범프비아를 구비한 인쇄회로기판의 제조방법 - Google Patents

범프비아를 구비한 인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR20100132358A
KR20100132358A KR1020090051144A KR20090051144A KR20100132358A KR 20100132358 A KR20100132358 A KR 20100132358A KR 1020090051144 A KR1020090051144 A KR 1020090051144A KR 20090051144 A KR20090051144 A KR 20090051144A KR 20100132358 A KR20100132358 A KR 20100132358A
Authority
KR
South Korea
Prior art keywords
layer
bump
forming
circuit board
printed circuit
Prior art date
Application number
KR1020090051144A
Other languages
English (en)
Other versions
KR101619517B1 (ko
Inventor
김덕남
안재현
홍국영
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020090051144A priority Critical patent/KR101619517B1/ko
Publication of KR20100132358A publication Critical patent/KR20100132358A/ko
Application granted granted Critical
Publication of KR101619517B1 publication Critical patent/KR101619517B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113Via provided in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 범프비아를 이용한 인쇄회로기판의 제조방법에 관한 것으로서, 본 발명은 캐리어층 상에 범프가 형성된 적어도 1 이상의 내층을 형성하는 1단계와 상기 내층의 외각에 비아홀 충진방식으로 충진범프가 형성된 최외각 베이스층을 형성하는 2단계를 포함하는 것을 특징으로 한다.
특히 본 발명에 따르면, 다층기판의 적층(Stacking)에 있어서, 메탈캐리어를 이용하여 범프를 형성하여 초기 베이스층을 형성하고, 계속적인 적층을 통해 내층을 구현하고, 최외각층은 비아 홀 충진방식을 적용하여 제조공정을 단축함과 동시에 층간 접착력을 향상시키며 신호전달의 저항을 최소화할 수 있도록 해, 고 신뢰성의 스택비아를 구비한 인쇄회로기판을 제공하는 효과가 있다.
캐리어, 다층 인쇄회로기판, 스택비아(stack via), 범프, 비아필링(via filling)

Description

범프비아를 구비한 인쇄회로기판의 제조방법{Manufacturing method of a build-up printed circuit board with via-holes of stack type using bump structure}
본 발명은 다층으로 구현되는 인쇄회로기판의 제조방법에 관한 것으로, 특히 다층기판의 적층방식을 캐리어층을 토대로 한 범프비아를 구비한 초기 베이스층을 형성한 후, 내부의 층을 다층으로 적층 하여 형성하고, 최외각층은 비아 홀(via hole) 충진방식을 통해 구현함으로써 제조공정의 효율성을 증진하고 제품의 신뢰성을 증대할 수 있는 기술에 관한 것이다.
인쇄회로기판(PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같은 전도성 재료로 회로라인 패턴을 인쇄형성시킨 것으로, 전자부품을 탑재하기 직전의 기판(Board)을 말한다. 즉 여러 종류의 많은 전자부품을 평판 위에 밀집 탑재하기 위해, 각 부품의 장착위치를 확정하고, 부품을 연결하는 회로라인(line pattern)을 평판 표면에 인쇄하여 고정한 회로기판을 의미한다. 이러한 인쇄회로기판은 일반적으로 단층 PCB와 PCB를 다층으로 형성한 빌드업 기판(Build-up Board), 즉 다층 PCB기판이 있다.
이러한 빌드업 기판(Build-up Board), 다층 PCB기판은 한 층씩 기판을 제조, 품질을 평가함으로써, 전체적인 다층 PCB기판의 수율을 높일 수 있고, 층간 배선을 정밀하게 연결함으로써, 고밀도 소형 PCB의 제작을 가능하게 한다.
이러한 빌드업 공정은 층과 층 사이에는 배선의 연결라인이 형성되며, 층과 층 사이에 비아 홀(via hole)을 통해 연결되게 된다. 이러한 비아 홀(via hole)을 형성하기 위해서는 기존의 기계적인 드릴 작업이 아닌 레이저를 이용하여 매우 미세한 지름을 구현할 수 있게 된다.
구체적으로 이러한 빌드업 기판(Build-up Board)의 비아 홀(via hole)을 형성하는 방법은 비아 위에 비아가 적층된 형태인 스택비아(stack via) 방식으로 구현되며, 이러한 스택비아의 형성은 인쇄회로기판의 회로설계를 용이하게 하고, 회로의 배선의 길이를 줄일 수 있어 전기적 작동능력을 향상시키며, 회로밀도를 높일 수 있어 다층 PCB 제작에 있어 매우 중요한 핵심기술로 여겨지고 있다. 스택비아의 형성을 위해서는 매우 정밀한 비아 홀(via hole) 간의 정렬이 필요하며, 또한 고밀도화를 위해 요구되는 회로 선 폭과 비아 홀(via hole)의 미세한 설계기준이 요구되어 가공에 어려움을 주고 있다.
이러한 스택비아를 형성하는 데에는 레이저 드릴링 기술을 이용하여 인쇄회로기판의 각 층을 구성하는 절연재료에 비아 홀(via hole)을 가공하여, 그 비아 홀을 금속성 페이스트로 충진시키는 방식으로 구현되어 왔다. 이후 구리 금속 포일을 절연재료 표면에 핫 프레스(hot press) 방식으로 라미네이션(lamination)하고, 포토레지스트를 이용한 패터닝 방식으로 회로를 형성하게 되면 한 개의 층이 완성된 다. 이와 같은 방식으로 각각의 층을 형성한 후, 미세하게 이들의 위치를 정렬하고, 다시 핫 프레스를 이용하여 라미네이션 하여 한 개의 빌드업 기판(Build-up Board)을 형성하게 된다. 즉 도 1a 및 도 1b를 참조하면, 절연재료(10)에 레이저 드릴을 이용해 비아 홀(11)을 가공하고(S 1), 상기 비아 홀에 도금층을 형성하고, 금속 페이스트를 충진한다(S 2). 이후 절연재료(10)의 상면에 회로패턴 형성을 위한 동박(13)을 형성하고(S 3), 상기 동박(13)을 가공해 회로패턴(14)를 형성하여 한 개의 층이 완성된다(S 3).
이후, 제2동적층판(13)과 제3 동적층판을 정렬하여 열 압착을 통해 스택비아를 구비한 빌드업 기판(Build-up Board)을 형성하게 된다(S 4~S 5).
그러나 이러한 다층 스택비아를 형성하기 위한 비아 홀의 가공은 미세 레이저 드릴을 이용하여 가공하게 되는데, 이 경우 각각의 층에 비아 홀을 별개로 형성을 해야 하는바, 비아 홀 형성의 작업시간이 매우 오래 소요되는 문제가 발생한다. 아울러 도전성 금속 페이스트를 충진하여 비아 홀의 전기적 신호를 전달하는 경우, 금속 페이스트의 높은 전기저항으로 인해 노이즈를 많이 포함하게 되는바, 고 신뢰성을 요하는 제품군에서는 이러한 제조방식이 적용되기 어려운 단점이 발생한다.
본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은 다층기판의 적층(Stacking)에 있어서, 메탈 캐리어(carrier)을 이용하여 범프를 형성하여 초기 베이스층을 형성하고, 계속적인 적층을 통해 내층을 구현하고, 최외각층은 비아 홀 충진방식을 적용하여 제조공정을 단축함과 동시에 층간 접착력을 향상시키며 신호전달의 저항을 최소화할 수 있도록 해, 고 신뢰성의 스택비아를 구비한 인쇄회로기판을 제공하는 데 있다.
상술한 과제를 해결하기 위한 수단으로서, 본 발명의 구성은 캐리어층 상에 범프가 형성된 적어도 1 이상의 내층을 형성하는 1단계와 상기 내층의 외각에 비아홀 충진방식으로 충진범프가 형성된 최외각 베이스층을 형성하는 2단계를 포함하는 것을 특징으로 하는 범프비아를 구비한 인쇄회로기판의 제조방법을 제공할 수 있도록 한다.
특히, 상술한 제조공정에 있어서, 상기 1단계는, 1a) 메탈계열의 캐리어층상에 도금층과 Cu 층으로 형성되는 범프패드를 형성하는 단계와 1b) 범프패드 상에 범프를 형성하는 단계로 이루어지는 초기 베이스층을 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 상술한 상기 1a) 단계는, 특히 상기 도금층을 Ni, Cr, Au, Ag, Pb, Pd 중 선택되는 어느 하나를 이용하여 형성하는 것을 특징으로 한다.
또한, 상술한 상기 1b) 단계는, 감광성물질(DFR)을 패터닝하고, 도금방식으로 범프구조를 구현할 수 있도록 할 수 있다.
또한, 상술한 제조공정에 있어서, 초기 베이스 층을 형성한 후, 본 발명에서는 1c) 상기 초기 베이스층 상에 절연층을 형성하는 단계; 1d) 상기 절연층 상에 적어도 1 이상의 표면처리층을 형성하는 단계; 1e) 상기 표면처리층을 패터닝하여 범프패드층을 형성하고 그 위에 범프를 형성하는 단계; 로 이루어지는 내층 형성단계가 적어도 1회 이상 반복되는 공정을 포함할 수 있도록 해, 내층의 다층으로 적층 할 수 있도록 함이 바람직하다.
또한, 본 발명에서는 상기 1d) 단계를 수행함에 있어, 상기 표면처리층을 합금 증착층, Cu 증착층, Cu 도금층으로 형성되도록 함이 바람직하며, 이 경우 상기 합금 증착층은, Ni, Cr, Au, Ag, Pb, Pd 중 선택되는 적어도 2 이상의 금속의 합금으로 형성할 수 있다.
또한, 본 발명에 다른 제조공정에서는 상기 1e) 단계 이후에 상기 캐리어층을 제거하는 단계를 더 포함하는 것이 바람직하다.
또한, 본 발명에 따른 상기 제2단계를 수행함에 있어서, 상기 2단계를 2a) 상기 내층의 외면에 절연층과 동도금층으로 구현되는 최외각베이스층을 형성하는 단계; 2b) 상기 최외각베이스층과 베이스층에 비아 홀을 형성하는 단계; 2c) 상기 비아 홀을 충진하여 충진범프를 형성하는 단계; 2d) 상기 충진범프와 밀착된 동도금층에 회로패턴을 형성하는 단계; 를 포함하여 이루어지도록 형성할 수 있다.
특히, 이 경우 상기 2a) 단계는 캐리어층이 제거된 내층의 외면에, 표면처리 를 통한 충진패드를 형성하는 단계와 상기 충진패드에 절연층과 동도금층으로 구현되는 최외각베이스층을 형성하는 단계를 포함하는 것이 바람직하다.
또한, 상술한 상기 2a) 단계에 있어서, 상기 충진패드는 내층의 상면 또는 하면에 Ni+Cr의 합금층, Cu 증착층, Cu 도금층의 적층구조로 형성되는 것이 바람직하며, 특히 내층의 하면에 형성되는 하부 충진패드는 Cu 증착층, Cu 도금층의 적층구조로 형성되도록 함이 바람직하다.
또한, 상기 2b) 단계는 레이저 드릴을 사용하여 비아 홀을 가공하는 단계로 형성될 수 있으며, 상기 2c) 단계의 비아 홀 충진은 동도금 방식으로 수행되는 단계로 형성할 수 있다.
본 발명에 따르면, 다층기판의 적층(Stacking)에 있어서, 메탈캐리어를 이용하여 범프를 형성하여 초기 베이스층을 형성하고, 계속적인 적층을 통해 내층을 구현하고, 최외각층은 비아 홀 충진방식을 적용하여 제조공정을 단축함과 동시에 층간 접착력을 향상시키며 신호전달의 저항을 최소화할 수 있도록 해, 고 신뢰성의 스택비아를 구비한 인쇄회로기판을 제공하는 효과가 있다.
특히, 내층 기판의 스택 비아 구조를 범프구조로 실현하되 횡단면이 직사각형 구조로 구현 가능한바, 동일 면적에 미세한 회로를 보다 정밀하고 많이 구현할 수 있게 되어 제품의 효율성을 높일 수 있는 장점도 구현된다.
이하에서는 첨부한 도면을 참조하여 본 발명에 따른 구성 및 작용을 구체적 으로 설명한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성요소는 동일한 참조부여를 부여하고, 이에 대한 중복설명은 생략하기로 한다.
도 2a 내지 도 2c를 참조하면, 도시된 도면은 본 발명에 따른 제조공정의 흐름도 및 공정도를 개략적으로 도시한 것이다.
본 발명은 크게 캐리어층 상에 범프가 형성된 적어도 1 이상의 내층을 형성하는 1단계와 상기 내층의 외각에 비아홀 충진방식으로 충진범프가 형성된 최외각 베이스층을 형성하는 2단계를 포함하여 이루어진다. 이 경우 내층은 범프를 통해 층간 연결을 구현하고, 최외각층은 비아 홀에 도금을 통한 충진범프를 통해 층간 연결을 구현할 수 있게 된다.
상기 1단계는 캐리어층(110) 상에 표면처리를 통해 도금층(121)을 형성하고, 상기 도금층(121) 상에 Cu 증착층(122)를 형성하여 범프패드(120)를 형성한다(P 1~P 2). 상기 도금층은 Ni, Cr, Au, Ag, Pb, Pd 중 선택되는 어느 하나를 이용하여 형성할 수 있으며, 이는 형성될 범프(130A)와 캐리어(예를 들면, Cu)와의 밀착력을 향상시키고, 추후 상기 캐리어(110)를 제거하는 경우의 에칭작업시, 범프패드(120)의 보호층 역할을 수행할 수 있게 되는 장점이 있다. 이후, 상기 범프패드(120)에 범프(130A)를 구현한다. 상기 범프(130A)의 형성은 다양한 방식이 적용이 가능하나, 본 바람직한 일례로는 도금을 통해 형성하며, 도금을 통해 일정높이를 구현 후 연마를 통해 필요한 높이를 맞추는 방식도 가능하게 된다. 상기 범프패드(120)는 범프와 범프 간에 얼라인먼트의 불일치가 일어날 경우를 대비해, 범프보다 더 넓게 형성하는 것이 바람직하다. 구체적으로는 상기 범프(130A)의 형성방법은 다양한 방식으로 구현이 가능하나, 일반적으로는 감광성물질(DFR)을 통해 패턴을 구현하고, 상기 패턴 상에 도금을 수행하여 범프를 형성하고, 감광성 물질을 제거하는 공정으로 수행될 수 있다.
특히, 본 발명에서는 상기 1단계의 구성에서 캐리어층에 범프구조가 형성된 구조물을 '초기 베이스층'으로 정의한다. 상기 초기 베이스층은 캐리어층과 범프패드에 절연층(140A)이 형성된 구조를 포함할 수 있다(P 3). 상기 절연층은 에폭시 등의 절연물질이 사용될 수 있다.
상기 초기 베이스층이 형성된 후 필요에 따라 다양한 층수의 적층구조를 형성할 수 있다. 즉 베이스층 상에 형성되는 내층은 적어도 1 이상 구비될 수 있으며, 기본적으로 초기 베이스층상의 범프(130A)에 절연물질로 함침 후, 새로운 범프패드와 그 상면에 범프를 형성하는 방식으로 형성될 수 있다(P 4~P 5).
구체적으로는 P 4단계에 도시된 것처럼, P 3단계에서 형성된 초기 베이스층의 상면에 절연층(140A)을 형성하고, 이후 상기 절연층(140A)의 상면에 표면처리를 수행하여 표면처리층을 형성할 수 있다. 상세히는 상기 표면처리층을 적층 하여 형성한 후, 포토레지스트를 이용한 패터닝 후, 노광/현상을 통해 범프패드(150A)를 형성한다. 이후, 상기 1단계와 마찬가지로 상기 범프패드(150A) 상면에 범프(130B)를 형성한다.
상술한 표면처리층은 패터닝을 통해 범프패드(150A)를 형성하는 층으로, 적어도 1 이상의 적층구조, 본 발명에서는 3층구조의 적층구조로 형성함이 바람직하 며, 이는 범프구조가 형성된 초기 베이스층에 절연층(140A)을 형성하고, 그 상면에 스퍼터링과 도금 방식으로 층간 결합력을 높일 수 있도록 형성하는 처리를 수행하여 형성할 수 있다.
본 일 실시예에서는 상기 초기 베이스층 상면에 우선 합금증착층(151)을 스퍼터링 방식으로 형성하고, 이후 상기 합금 증착층(151)의 상면에 구리(Cu)를 스퍼터링하여 Cu증착층(152)을 형성한 후, 상기 Cu증착층(152)의 상면에 다시 Cu 도금층(153)을 도금을 통해 형성시킨다. 상기 합금증착층(151)은 이를 테면 에폭시 등의 절연층(140A)의 상부에 Cu를 스퍼터링(supttering)하기 위한 시드층 역할을 수행하며, Cu 증착층(152)과 더불어 범프와 범프 간 밀착력을 향상시키는 역할을 수행할 수 있게 된다.
이후 상기 적층된 표면처리층은 패터닝 작업을 거쳐 범프패드(150A)로 구현되게 되며, 상기 범프패드(150A)는 기본적으로 범프와 범프 사이의 얼라인 먼트가 안 맞는 경우를 대비하여, 범프보다 더 넓은 면적으로 형성함이 바람직하다.
특히, 상기 표면처리층을 구성하는 층 중에 합금증착층(151)은 Ni, Cr, Au, Ag, Pb, Pd 중 선택되는 적어도 2 이상의 금속의 합금이 적용될 수 있으며, 본 바람직한 일례에서는 Ni과 Cr의 합금을 사용할 수 있으며, 두께는 0.2㎛로 형성할 수 있다. 아울러 Cu 증착층은 0.2㎛, Cu 도금층은 20㎛로 형성될 수 있다.
상술한 바와 같이, 내층에 형성되는 표면처리층과 이를 이용해 형성하는 범프패드(150A), 그리고 상기 범프패드(150A)의 상부에 형성하는 범프(130B)를 형성하는 구조로 하나의 내층을 형성하게 되며(P 5), 이후 이와 같은 과정을 반복적으 로 수행하는 경우 상기 내층을 다수의 층으로 형성하여 범프 간 연결구조로 연결된 다층기판의 내층을 형성할 수 있다. 본 발명에 따른 일실시예에서는 내층이 2개의 층으로 형성된 구조를 예를 들어 설명한다.
이후, 본 필요한 수의 내층의 적층구조를 형성한 후에는 상기 캐리어층(110)을 에칭을 통해 제거한다. 이 경우 상기 표면처리된 도금층(121)은 범프패드의 에칭방지기능을 아울러 수행하게 된다.
이후, 본 발명에서는 상기 내층의 외각에 최외각베이스층을 형성하고, 이후 비아홀을 가공하여 상기 비아홀에 금속물질을 충진하여 충진범프가 형성하는 2단계를 통해 인쇄회로기판을 완성하게 된다.
구체적으로는 P 7 을 참조하면, 상술한 P 6단계에서 완성된 내층의 적층구조의 외면, 즉 가장 바깥쪽(도시된 그림은 내층이 2개인 경우이나, 2개 초과의 층인 경우)의 외각 면에 표면처리를 통해 충진범프패드(150B, 150C)를 형성한다. 이 경우의 표면처리는 상술한 P 4단계에서 시행한 3중 적층구조로 구현할 수 있으며, 또한 위쪽의 외각 면에는 3중 구조의 충진범프패드(150B)를, 아래쪽의 외각 면에는 2중 구조의 충진범프패드(150C)를 구현할 수도 있다.
특히 상기 3중 구조의 충진범프패드(150B)의 경우에는 합금증착층(151a)을 스퍼터링 방식으로 형성하고, 이후 상기 합금증착층(151a)의 상면에 구리(Cu)를 스퍼터링하여 Cu증착층(152a)을 형성한 후, 상기 Cu증착층(152a)의 상면에 다시 Cu 도금층(153a)을 도금을 통해 형성시킨다. 상기 합금증착층(151a)은 이를 테면 에폭 시 등의 절연층(140A)의 상부에 Cu를 스퍼터링(supttering)하기 위한 시드층 역할을 수행하며, Cu 증착층(152)과 더불어 범프와 충진범프 간 밀착력을 향상시키는 역할을 수행할 수 있게 됨은 상술한 바와 같다. 상기 충진범프패드(150B)는 기본적으로 범프와 충진범프 사이의 얼라인 먼트가 안 맞는 경우를 대비하여, 범프보다 더 넓은 면적으로 형성할 수 있음은 상술한 바와 같다.
이후, 상기 충진범프패드(150B, 150C) 상에 절연층(140C, 140D)과 동박층(160)을 형성하여 최외각 베이스층을 형성하고(P 8), 이후 상기 최외각베이스층에 레이저드릴링을 통한 비아홀(H)을 형성한다(P 9). 상기 비아홀(H)은 상기 충전범프패드(150B, 150C)가 노출되는 깊이로 형성함이 바람직하다.
그리고 상기 비아홀(H)상에 도금(Cu)을 통해 충진범프(170)을 형성한다.
상기 충진범프(170)는 최외각베이스층의 Cu 층(160)의 수평면과 동일한 높이를 가지는 높이까지 형성함이 바람직하다. 그리고 최외층의 Cu 층(160)을 가공하여 회로패턴(161)을 형성한다(P 10~P 11).
도 3은 상술한 제조공정에 의해 제조된 인쇄회로기판의 일례를 도시한 단면도이다. 도시된 바와 같이, 본 발명은 내부에 적어도 1 이상의 내층은 범프구조를 구비한 구조로 연결되며, 최외각의 베이스층과 최외각베이스층은 비아 홀 가공을 통한 충진범프를 구비하는 구조로 형성된다.
구체적으로는 내층(X1, X2)는 범프패드(150A)를 통해 강한 밀착력과 낮은 전기저항을 구현하는 구조로 연결된다. 특히 상기 내층의 범프(130A, 130B)는 직육면체의 단면을 가지는 구조로 형성되어, 동일 면적에 미세한 패턴을 더욱 많이 구현 할 수 있게 되는 장점이 있다.
즉, 각 층간의 연결구조를 전체적으로 비아 홀을 통해 연결하기 위해, 상기 비아홀을 레이저로 가공하는 경우, 레이저 가공으로 형성되는 비아 홀은 사다리꼴 형상을 구비하게 되는바, 이러한 구조는 미세패턴의 집적화를 이루는데 제약사항으로 작용하게 된다.
그러나 본 발명에서는 내층의 층간 연결구조를 범프구조로 구현하며 이로써 내층의 범프의 형상을 직사각형 형상으로 구현할 수 있게 되므로, 미세패턴의 집적화를 구현하는데 더욱 효율적인 장점이 있다. 여기에, 내층을 단면이 직사각형인 범프로 형성하면서도 동시에 최외각베이스층(Y1, Y2)은 비아 홀을 충진하는 방식으로 제조되어 전체적인 접착력을 높일 수 있게 된다.
또한, 상술한 바와 같이 특히 상기 범프패드(150A)와 충진범프패드(150B)는 표면처리층을 형성하여 가공한 구조로서, 합금 증착층(151,151a), Cu 증착층(152, 152a), Cu 도금층(153, 153a)의 적층구조로 구현됨이 바람직하다.
본 실시예에 따른 인쇄회로기판에서 상기 범프패드(150A)와 충진범프패드(170)는 합금 증착층(151, 151a)은 0.2㎛, Cu 증착층(152, 152a)은 0.2㎛, Cu 도금층(153, 153a)은 20㎛ 로 구현될 수 있으며, 내층의 범프(130A, 130B)는 각각 70㎛로 구성될 수 있다. 특히, 상기 충진범프(170)는 40~70㎛로 형성할 수 있으며, 최외곽의 회로패턴은 20㎛, 범프패드(120)는 20~20.2㎛, 도금층(121)은 0.2㎛의 구조로 형성할 수 있다.
특히, 상술한 설명처럼 하부의 충진범프패드(150C)를 2중 구조의 적층구조로 형성하는 경우, 각각 Cu 증착층을 2중으로 적층 할 수 있으며, 이 중 안쪽은 0.2㎛의 두께로 형성할 수 있으며, 바깥쪽 증착층은 두께의 한정 없이, 비아와의 연결을 위해 필요한 두께로 형성할 수 있다. 이는 화학도금을 통해 형성되는 상기 도금층(121)과 비아 간의 전기적 연결이 좋지 않기 때문에 별도의 충진범프패드를 형성하게 되며, 이를 통해 전기적 연결성과 밀착력을 크게 향상시킬 수 있게 된다.
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 기술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
도 1a 및 도 1b는 종래기술에 따른 다층 인쇄회로기판의 제조공정을 도시한 흐름도 및 공정도이다.
도 2a 내지 도 2c는 본 발명에 따른 일실시예로서 다층 인쇄회로기판의 제조공정을 도시한 흐름도 및 공정도이다.
도 3은 본 발명에 따른 제조공정에 의해 제조된 다층 인쇄회로기판의 구성을 도시한 단면도이다.

Claims (14)

  1. 캐리어층 상에 범프가 형성된 적어도 1 이상의 내층을 형성하는 1단계;
    상기 내층의 외각에 비아홀 충진방식으로 충진범프가 형성된 최외각 베이스층을 형성하는 2단계; 를 포함하는 것을 특징으로 하는 범프비아를 구비한 인쇄회로기판의 제조방법.
  2. 청구항 1에 있어서,
    상기 1단계는,
    1a) 메탈계열의 캐리어층상에 도금층과 Cu 층으로 형성되는 범프패드를 형성하는 단계와
    1b) 범프패드 상에 범프를 형성하는 단계로 이루어지는 초기 베이스층을 형성하는 단계를 포함하는 것을 특징으로 하는 범프비아를 구비한 인쇄회로기판의 제조방법.
  3. 청구항 2에 있어서, 상기 1a) 단계는,
    상기 도금층을 Ni, Cr, Au, Ag, Pb, Pd 중 선택되는 어느 하나를 이용하여 형성하는 것을 특징으로 하는 범프비아를 구비한 인쇄회로기판의 제조방법.
  4. 청구항 2에 있어서,
    상기 1b) 단계는, 감광성물질(DFR)을 패터닝하고, 도금방식으로 범프구조를 구현하는 것을 특징으로 하는 범프비아를 구비한 인쇄회로기판의 제조방법.
  5. 청구항 2에 있어서,
    1c) 상기 초기 베이스층 상에 절연층을 형성하는 단계;
    1d) 상기 절연층상에 적어도 1 이상의 표면처리층을 형성하는 단계;
    1e) 상기 표면처리층을 패터닝하여 범프패드층을 형성하고 그 위에 범프를 형성하는 단계;
    로 이루어지는 내층 형성단계가 적어도 1회 이상 반복되는 공정을 포함하는 범프를 이용한 범프비아를 구비한 인쇄회로기판의 제조방법.
  6. 청구항 5에 있어서, 상기 1d) 단계는,
    상기 표면처리층을 합금 증착층, Cu 증착층, Cu 도금층으로 형성되는 것을 특징으로 하는 범프비아를 구비한 인쇄회로기판의 제조방법.
  7. 청구항 6에 있어서, 상기 합금 증착층은,
    Ni, Cr, Au, Ag, Pb, Pd 중 선택되는 적어도 2 이상의 금속의 합금으로 형성되는 것을 특징으로 하는 범프비아를 구비한 인쇄회로기판의 제조방법.
  8. 청구항 5에 있어서,
    상기 1e) 단계 이후에 상기 캐리어층을 제거하는 단계를 더 포함하는 것을 특징으로 하는 범프비아를 구비한 인쇄회로기판의 제조방법.
  9. 청구항 1, 5, 8중 어느 한 항에 있어서,
    2a) 상기 내층의 외면에 절연층과 동도금층으로 구현되는 최외각베이스층을 형성하는 단계;
    2b) 상기 최외각베이스층과 베이스층에 비아 홀을 형성하는 단계;
    2c) 상기 비아 홀을 충진하여 충진범프를 형성하는 단계;
    2d) 상기 충진범프와 밀착된 동도금층에 회로패턴을 형성하는 단계;
    를 포함하여 이루어지는 것을 특징으로 하는 범프비아를 구비한 인쇄회로기판의 제조방법.
  10. 청구항 9에 있어서,
    상기 2a) 단계는 캐리어층이 제거된 내층의 외면에, 표면처리를 통한 충진패드를 형성하는 단계;
    상기 충진패드에 절연층과 동도금층으로 구현되는 최외각베이스층을 형성하는 단계; 를 포함하는 것을 특징으로 하는 범프비아를 구비한 인쇄회로기판의 제조방법.
  11. 청구항 9에 있어서,
    상기 2a) 단계는,
    상기 충진패드는 내층의 상면 또는 하면에 Ni+Cr의 합금층, Cu 증착층, Cu 도금층의 적층구조로 형성되는 것을 특징으로 하는 범프비아를 구비한 인쇄회로기판의 제조방법.
  12. 청구항 11에 있어서,
    상기 충진패드는 내층의 하면에 형성되는 하부 충진패드는 Cu 증착층, Cu 도금층의 적층구조로 형성되는 것을 특징으로 하는 범프비아를 구비한 인쇄회로기판의 제조방법.
  13. 청구항 9에 있어서,
    상기 2b) 단계는 레이저 드릴사용하여 비아 홀을 가공하는 단계인 것을 특징으로 하는 범프비아를 구비한 인쇄회로기판의 제조방법.
  14. 청구항 9에 있어서,
    상기 2c) 단계의 비아 홀 충진은 동도금 방식으로 수행되는 단계인 것을 특징으로 하는 범프비아를 구비한 인쇄회로기판의 제조방법.
KR1020090051144A 2009-06-09 2009-06-09 범프비아를 구비한 다층인쇄회로기판 KR101619517B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090051144A KR101619517B1 (ko) 2009-06-09 2009-06-09 범프비아를 구비한 다층인쇄회로기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090051144A KR101619517B1 (ko) 2009-06-09 2009-06-09 범프비아를 구비한 다층인쇄회로기판

Publications (2)

Publication Number Publication Date
KR20100132358A true KR20100132358A (ko) 2010-12-17
KR101619517B1 KR101619517B1 (ko) 2016-05-10

Family

ID=43508051

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090051144A KR101619517B1 (ko) 2009-06-09 2009-06-09 범프비아를 구비한 다층인쇄회로기판

Country Status (1)

Country Link
KR (1) KR101619517B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103943600A (zh) * 2013-06-07 2014-07-23 珠海越亚封装基板技术股份有限公司 在芯片和基板之间的新型端接和连接
WO2023113289A1 (ko) * 2021-12-16 2023-06-22 엘지이노텍 주식회사 다층 배선기판

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100582079B1 (ko) * 2003-11-06 2006-05-23 엘지전자 주식회사 인쇄회로기판 및 그 제조방법
KR100861620B1 (ko) * 2007-05-15 2008-10-07 삼성전기주식회사 인쇄회로기판의 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103943600A (zh) * 2013-06-07 2014-07-23 珠海越亚封装基板技术股份有限公司 在芯片和基板之间的新型端接和连接
CN103943600B (zh) * 2013-06-07 2018-08-10 珠海越亚封装基板技术股份有限公司 在芯片和基板之间的新型端接和连接
WO2023113289A1 (ko) * 2021-12-16 2023-06-22 엘지이노텍 주식회사 다층 배선기판

Also Published As

Publication number Publication date
KR101619517B1 (ko) 2016-05-10

Similar Documents

Publication Publication Date Title
KR101006619B1 (ko) 라운드형 솔더범프를 갖는 인쇄회로기판 및 그 제조방법
JP4203435B2 (ja) 多層樹脂配線基板
JP2006165496A (ja) ビアポストにより層間伝導性を有するパラレル多層プリント基板およびその製造方法
JP2009277916A (ja) 配線基板及びその製造方法並びに半導体パッケージ
CN101409238A (zh) 无核层封装基板的制作方法
TWI389279B (zh) 電路板結構及其製法
JP4597631B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
US8198550B2 (en) Printed circuit board and method of manufacturing the same
KR20090122748A (ko) 미세 최외층 회로패턴을 갖는 인쇄회로기판 및 그 제조방법
JP2005236067A (ja) 配線基板と配線基板の製造方法、および半導パッケージ
JP2010226075A (ja) 配線板及びその製造方法
TWI393229B (zh) 封裝基板的製作方法及其結構
JP4598140B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
KR101619517B1 (ko) 범프비아를 구비한 다층인쇄회로기판
KR100803960B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
KR100689018B1 (ko) 동축 선로가 내장된 인쇄 회로 기판 및 제조 방법
JP4082995B2 (ja) 配線基板の製造方法
JP2005236220A (ja) 配線基板と配線基板の製造方法、および半導パッケージ
CN101959374B (zh) 一种多层印制电路板的制造方法
KR100919632B1 (ko) 패키지 기판 및 그 제조방법
KR101093173B1 (ko) 범프비아를 구비한 인쇄회로기판 및 제조방법, 그 제조방법에 사용되는 분리형캐리어
KR101109277B1 (ko) 인쇄회로기판의 제조방법
KR101610327B1 (ko) 범프를 이용한 스택형 비아 홀을 구비한 인쇄회로기판의 제조방법
KR101075478B1 (ko) 범프비아를 구비한 인쇄회로기판 및 제조방법, 그 제조방법에 사용되는 분리형캐리어
KR100749141B1 (ko) 패키지 온 패키지 기판 및 그 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant