CN101959374B - 一种多层印制电路板的制造方法 - Google Patents

一种多层印制电路板的制造方法 Download PDF

Info

Publication number
CN101959374B
CN101959374B CN2009101517809A CN200910151780A CN101959374B CN 101959374 B CN101959374 B CN 101959374B CN 2009101517809 A CN2009101517809 A CN 2009101517809A CN 200910151780 A CN200910151780 A CN 200910151780A CN 101959374 B CN101959374 B CN 101959374B
Authority
CN
China
Prior art keywords
layer
circuit board
printed circuit
carried out
metal level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009101517809A
Other languages
English (en)
Other versions
CN101959374A (zh
Inventor
黄玉财
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Original Assignee
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Semiconductor China R&D Co Ltd, Samsung Electronics Co Ltd filed Critical Samsung Semiconductor China R&D Co Ltd
Priority to CN2009101517809A priority Critical patent/CN101959374B/zh
Publication of CN101959374A publication Critical patent/CN101959374A/zh
Application granted granted Critical
Publication of CN101959374B publication Critical patent/CN101959374B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供了一种制造多层印制电路板的方法。制造多层印制电路板(PCB)的方法包括以下步骤：提供底层印制电路板；提供一个或多个电路层，每个电路层具有粘合层；将一个或多个电路层通过各自的粘合层逐层粘合在底层印制电路板上，从而得到多层印制电路板。采用本发明的制造多层印制电路板的方法，可以简化制造工艺、缩短工艺时间，并且可以节省开发成本。

Description

一种多层印制电路板的制造方法
技术领域
本发明涉及半导体封装领域，尤其涉及一种多层印制电路板的制造方法。
背景技术
目前，电子装置的发展趋向于小型、轻薄、多功能和数字化，电子元器件也相应地向薄片化、引出线间距和引线宽度日益缩小的方向发展，诸如球栅阵列(BGA)等器件封装形式更为流行，迫使多层印制电路技术不断更新，以适应高密度组装需求。印制电路板(PCB)作为封装的重要原材料，制造多层印制电路板的技术也备受关注。
通常，为了制造多层印制电路板，对不同电路板进行蚀刻形成线路层，然后通过层压而形成多层印制电路板。在现有技术中，PCB的不同层之间是通过电镀通孔来实现互连的。
第US 3,932,932号美国专利公开了一种制造多层印制电路板的方法。图1示出了根据该方法制得的多层印制电路板的剖视图。具体地讲，该专利公开的制造多层印制电路板的方法包括以下步骤：
(1)提供至少两块金属板10、20；
(2)用具有第一预定图案的冲压机对第一金属板10进行冲压，以在该金属板上形成多个间隙孔(clearance hole)12、12′，然后，用具有第二预定图案的冲压机对其它金属板20进行冲压，以在金属板上形成多个间隙孔22、22′，其中，第一图案和第二图案由期望在最终的多层PCB上具有电镀通孔的位置来确定，并且这些金属板中的间隙孔的图案形成方式是，当金属板10、20叠置在一起时，金属板中的一些孔互不对齐(例如，第一金属板10的间隙孔12′与第二金属板20的间隙孔22′互不对齐)，而剩余的孔是对齐的(例如，第一金属板10的间隙孔12与第二金属板20的间隙孔22相互对齐)；
(3)对每块金属板的平坦表面进行预固化处理，以在每块金属板10、20上形成绝缘层11、21，从而用绝缘材料填充间隙孔12、12′、22和22′；
(4)将金属板10、20与绝缘层13、23、33叠置在一起，其中，绝缘层33置于金属板10和20之间；
(5)将金属板和绝缘层的叠层层压在一起，从而得到单元组件；
(6)对具有间隙孔的共轴多层板竖直地钻孔，以在金属板中形成通孔41、42、43、44；
(7)利用导电材料对通孔41、42、43、44进行电镀，电镀通孔电连接到各金属板，并且使各金属板电绝缘，最终得到多层印制电路板。
因此，目前的多层印制电路板通过层压来实现不同电路板的空间叠加。然而，如果多层印制电路板的某一层电路发生变化，那么就需要重新进行制造PCB，因而会使多层印制电路板的成本增加。而且，PCB生产完成后也无法进行设计变更。因此，亟需一种改进的制造多层印制电路板的方法，来克服现有技术的缺点。
发明内容
本发明的目的在于提供一种新型的制造多层印制电路板的方法。根据本发明的制造多层印制电路板的方法，不进行层压，先制作带有粘合层的线路，然后将这些线路粘合到底层电路板上从而形成多层线路的空间叠加。
本发明提供了一种制造多层印制电路板的方法，所述方法包括以下步骤：提供底层印制电路板；提供一个或多个电路层，所述一个或多个电路层中的每个具有粘合层；将所述一个或多个电路层通过各自的粘合层逐层粘合在所述底层印制电路板上，从而得到多层印制电路板。
根据本发明，所述底层印制电路板通过以下步骤制得：准备基底；对所述基底执行钻孔工艺或冲孔工艺，以形成通孔；对所述基底进行金属层层压处理，以在基底的上表面上形成覆盖所述通孔的金属层；对形成有金属层的基底进行层压处理，以在所述金属层上形成干膜层；对所述干膜层进行显影处理，以在所述基底上形成具有预定图案的图案化层；以所述图案化层作为掩模，对所述金属层进行蚀刻处理，以将所述金属层图案化而在所述基底上形成布线层，从而制得所述底层印制电路板。根据本发明的一个实施例，还可以在所述底层印制电路板的布线层上设置阻焊层。
根据本发明，所述一个或多个电路层通过以下步骤制得：准备包括顺序堆叠的金属层、粘合层和保护层的金属板；对所述金属板执行钻孔工艺或冲孔工艺，以形成通孔；对所述金属板进行层压处理，以在所述金属层的上表面上形成干膜层；对所述干膜层进行显影处理，以在所述基底上形成具有预定图案的图案化层；以所述图案化层作为掩模，对所述金属层进行蚀刻处理，以将所述金属层图案化而形成布线层；去除所述干膜层，从而得到具有粘合层的电路层。根据本发明的一个实施例，还可以在所述一个或多个电路层中的至少一些电路层的布线层上覆盖阻焊材料。根据本发明的另一实施例，所述一个或多个电路层的粘合层为绝缘材料。
根据本发明，所述一个或多个电路层逐层粘合在底层印制电路板上的步骤包括：去除所述一个或多个电路层上的保护层，使得各粘合层粘合相邻的布线层。根据本发明的一个实施例，在所述底层印制电路板的被通孔暴露的布线层上设置有焊盘，以使所述底层印制电路板通过焊盘上的引线与将要封装的芯片电连接。根据本发明的另一实施例，在各电路层的被通孔暴露的布线层上设置有焊盘，以使各电路层通过焊盘上的引线与将要封装的芯片电连接。在本发明的又一实施例中，所述焊盘为镍金层或镍金钯层。
因此，采用本发明的制造多层印制电路板的方法，PCB的设计更为灵活，工艺制作流程灵活，并且可以修改局部的线路，从而可以简化制造工艺，并且缩短工艺时间。另外，对于类似的PCB设计可以使用同一套工具，从而节省了开发成本。
附图说明
图1是示出了根据现有技术制造的多层印制电路板的剖视图。
图2A至图2F示出了根据本发明的制造具有粘合层的电路层的方法。
图3示出了去除保护层后的带有粘合层的电路层。
图4A至图4F示出了根据本发明的制造底层PCB的方法。
图5A至图5F示出了根据本发明的制造多层PCB的方法。
图6示出了本发明的采用焊线连接芯片和多层PCB的每层电路层的结构示意图。
图7示出了图6中的B部分的放大图。
具体实施方式
现在，将对本发明的实施例进行详细描述，附图中示出了本发明的实施例。在附图中，为了清晰起见，可能会夸大层的尺寸和相对尺寸。在附图中，相同或相近的标号始终表示相同的元件。
根据本发明，预先制造底层印制电路板以及均具有粘合层的一个或多个电路层，然后将一个或多个电路层通过各自的粘合层逐层粘合在所述底层印制电路板上，从而形成多层印制电路板。在本发明中，多层印制电路板的各电路层的通孔中还设置有焊盘，以使各电路层通过焊盘上的引线与将要封装的芯片电连接。
下面，将参照附图详细描述根据本发明的制造多层印制电路板的方法。
首先，参照图2A至图2F来描述具有粘合层的电路层的制造方法。
具体地讲，参照图2A，准备具有粘合层的金属板，在本发明中，金属板可以为薄膜覆铜(CCF，copper clad film)材料。具体地讲，金属板包括顺序堆叠的金属层101、粘合层102和保护层103，其中，保护层103起着保护粘合层102的作用。在本发明中，金属层101可以由铜(Cu)、镍(Ni)、金(Au)、钯(Pd)、银(Ag)等导电材料或它们中的不同金属的组合层制成，用来形成预期的电路。优选地，金属层101为铜层。在本发明中，各电路层的粘合层由绝缘材料制成，在这里，可以使用本领域常用的绝缘材料来形成粘合层，因此，在此不再进行对其进行赘述。此外，在本发明中，保护层可以是本领域常用的保护层，因此，在此不再进行赘述。
接着，参照图2B，对金属板执行钻孔(drilling)工艺或冲孔(punching)工艺，以在金属板的预定区域中形成通孔104。通孔104贯穿金属层101、粘合层102和保护层103。然后，对形成有通孔104的金属板进行层压处理，以在金属板的金属层的上表面上形成干膜层105′，如图2C所示。在本发明的一个实施例中，可以通过干膜压合(dry film laminate)工艺在金属层101上形成干膜层105′。在这里，干膜层为本领域公知的干膜层，起着光致抗蚀剂的作用。由于干膜层的组成及各组成的作用为本领域技术人员所公知的，因此，在此不再对其进行赘述。
接下来，参照图2D，对干膜层105′进行显影处理，以在金属板上形成具有预定图案的图案化层105。这里，图案化层105的图案对应于期望形成的电路图案。然后，利用图案化层105作为掩模对金属层101进行蚀刻处理，从而在粘合层102上形成与图案化层105的图案对应的布线层110，如图2E所示。最后，剥离图案化层105，从而形成具有粘合层的电路层100，如图2F所示。
另外，还可以在具有粘合层的电路层的被通孔104暴露的布线层上设置焊盘，使得形成的多层印制电路板通过焊盘实现PCB的层间互连。在这里，需要注意的是，与现有技术的电镀通孔不同，在本发明的各印制电路板中，其内的通孔为非导通电路孔，PCB各层之间无电气连接，而是通过对通孔中的焊盘进行焊线而由焊线实现各电路层与芯片的电连接。
在形成多层印制电路板的时候，通过去除各电路层的保护层，使得各电路层通过粘合层相互粘结，从而形成多层印制电路板。具体地讲，如图3所示，去除保护层后的PCB包括电路层110和粘合层102，各PCB通过其粘合层与相邻的PCB相连接。
此外，在本发明中，还可以在各电路层的布线层上覆盖阻焊材料，以保护布线层并防止短路。在这里，可以使用本领域常用的材料作为阻焊材料，例如液态感光阻焊油墨，热固性阻焊油墨等阻焊材料。
接下来，参照图4A至图4F来描述根据本发明的制造底层PCB的方法。
参照图4A，准备基底201。在本发明中，底层PCB的基底201为绝缘材料，例如为环氧树脂玻璃纤维材料的基底、BT树脂(bismaleimide triazineresin)基材的基底或者PI(聚酰亚胺)、PET(聚对苯二甲酸乙二醇酯)、PEN(聚萘二甲酸乙二酯)等其它本领域常用的绝缘基底。然后，参照图4B，对基底201进行钻孔或冲孔处理，以在基底201中形成通孔204，通孔204贯穿基底201。接下来，对形成有通孔204的基底201进行金属层层压处理，以在基底201的表面上形成覆盖通孔的金属层215，如图4C所示。在本发明中，可以采用铝(Al)、锡(Sn)、金(Au)银(Ag)等具有优良导电性的导电材料或它们的合金来形成金属层，优选地，采用铜层作为金属层。在本发明的优选实施例中，对基底进行铜层压合处理，以在基底的表面上形成铜层。
然后，参照图4D至图4F，与图2C至图2D的步骤相类似，对基底201上形成的铜层215进行层压、显影和蚀刻处理，从而在基底201上形成期望的布线层。具体地讲，参照图4D，通过干膜压合工艺在基底201上的金属层215上形成干膜层205′。接着，对干膜层205′进行显影处理，以在基底201上形成具有预定图案的图案化层205，如图4E所示。这里，图案化层205的图案对应于期望形成的电路图案。最后，利用图案化层105作为掩模对铜层215进行蚀刻处理，从而在基底201上形成与图案化层105的图案对应的布线层210，如图4F所示，从而制得根据多层印制电路板的底层印制电路板200。
在本发明的一个实施例中，可以在底层印制电路板的被通孔204暴露的布线层上设置焊盘，通过在焊盘上焊线而使底层印制电路板与随后要封装的芯片电连接。但是不发明不限于此。此外，在本发明的其它实施例中，在制得底层印制电路板200之后，还可以在底层印制电路板的布线层210上形成阻焊层，以保护布线层并防止短路。然而，本发明不限于此；也就是说，在本发明中，在底层印制电路板的布线层上可以形成有阻焊层，也可以不形成阻焊层。
下面，将参照图5A至图5F来描述根据本发明的制作多层印制电路板的方法。
首先，准备底层印制电路板(PCB)200。具体地讲，按照上面图4A至图4F的方法来制作底层PCB，即，底层PCB 200包括基底201、布线层210和图案化层205。
接着，将制造好的具有粘合层的各电路层剥离保护层后，依次通过相应的粘合层使各电路层逐层粘合在底层PCB上，从而得到多层印制电路板。具体地讲，在将一层或一层以上的电路层粘合到底层印制电路板的时候，去除各电路层上的保护层，使得粘合层能够粘合布线层和底层PCB，从而使各电路层通过粘合层逐层粘合在底层PCB上。在这里，按照图2A至图2F的方法来制作单层电路层，其中，每层电路层包括布线层(110)、粘合层(102)和保护层(103)，保护层保护粘合层免受外部的损坏。如图5B所示，先在底层PCB 200上粘合一层电路层100，然后，参照图5C，在PCB 100上再粘合一层电路层300。在这里，只是示出了三层印制电路板，即底层PCB和另外两层具有粘合层的电路层；然而，本发明不限于此，可以按照实际需要来确定多层印制电路板的层数。
然后，参照图5D，去除底层PCB上的图案化层205。
接着，参照图5E，在通过上述方法得到的结构上通过涂覆、曝光、显影工艺，在底层PCB上形成阻焊层。在本发明中，在多层印制电路板上也可以不形成阻焊层。
最后，参照图5F，可以在底层PCB的电路层和最上层的电路层的布线层上电镀金属，以在布线层上形成金属焊盘311/312、211/212，从而通过在焊盘上焊线而使各电路层通过焊线与将要封装的芯片电连接。在本发明的一个实施例中，电镀金属可以是镍金(Ni/Au)，也可以是其它组合的金属，例如镍钯金或其它本领域公知的金属组合。
图6示出了根据本发明采用焊线连接芯片和多层PCB各层的结构示意图。除了芯片粘合层、芯片和焊线之外，图6中示出的多层PCB与图5F中示出的多层PCB的结构相同，因此，在此不再对相同的部分进行赘述。
具体地讲，在多层PCB的最上层的电路层300上形成芯片粘合层321，将要封装的芯片330安装在芯片粘合层321上，从而芯片通过引线与多层PCB连接。在本发明的一个实施例中，可以利用镍/金(Ni/Au)、镍/钯/金等通过电镀工艺在各电路层的布线层的表面的一部分上形成焊盘，然后，对各焊盘执行引线键合工艺，从而通过在焊盘上形成的引线350使多层PCB的每层布线层实现PCB不同层的层间互连，并且使得PCB与将要封装的芯片实现电连接。
图7示意性地示出了图6中的B部分的放大的剖视图。在图7中只是示出了PCB表面的镀层金属，其它结构与图5F中示出的多层印制电路板的结构相同。参照图7，在布线层210上依次形成有镍(Ni)层211和金(Au)层212。在本发明的一个实施例中，可以在多层PCB的底层PCB和最上面的电路层的布线层上均形成镍层和金层。然而，本发明不限于此。例如，在本发明的一个实施例中，焊盘处的电镀金属层可以为镍(Ni)层、钯(Pd)层和金(Au)层。在本发明的另一实施例中，可以在多层PCB的底层PCB的电路层上形成Ni层和Au层，而在最上面的电路层的布线层上形成Ni层、Pd层和Au层。
本发明提出了与现有技术不同的制造多层印制电路板的方法，即，采用逐层粘合的方法形成多层电路板。使用这个方法，预先制作不同的带有粘合层的电路层，然后粘合到底层电路板上。因此，与传统PCB工艺相比，根据本发明的制造多层印制电路板的方法，图形制作更为灵活，并且可以修改局部的线路，从而可以简化制造工艺，并且缩短工艺时间。另外，对于类似的PCB设计可以使用同一套工具，因而可以节省开发成本。

Claims (9)

1.一种制造多层印制电路板的方法，所述方法包括以下步骤：
提供底层印制电路板；
提供一个或多个电路层，所述一个或多个电路层中的每个具有粘合层；
将所述一个或多个电路层通过各自的粘合层逐层粘合在所述底层印制电路板上，从而得到多层印制电路板，
其中，所述底层印制电路板通过以下步骤制得：准备基底；对所述基底执行钻孔工艺或冲孔工艺，以形成通孔；对所述基底进行金属层层压处理，以在基底的上表面上形成覆盖所述通孔的金属层；对形成有金属层的基底进行层压处理，以在所述金属层上形成干膜层；对所述干膜层进行显影处理，以在所述基底上形成具有预定图案的图案化层；以所述图案化层作为掩模，对所述金属层进行蚀刻处理，以将所述金属层图案化而在所述基底上形成布线层，从而制得所述底层印制电路板。
2.如权利要求1所述的方法，其特征在于所述一个或多个电路层通过以下步骤制得：
准备包括顺序堆叠的金属层、粘合层和保护层的金属板；
对所述金属板执行钻孔工艺或冲孔工艺，以形成通孔；
对所述金属板进行层压处理，以在所述金属层的上表面上形成干膜层；
对所述干膜层进行显影处理，以在所述基底上形成具有预定图案的图案化层；
以所述图案化层作为掩模，对所述金属层进行蚀刻处理，以将所述金属层图案化而形成布线层；
去除所述干膜层，从而得到具有粘合层的电路层。
3.如权利要求2所述的方法，其特征在于所述一个或多个电路层逐层粘合在底层印制电路板上的步骤包括：去除所述一个或多个电路层上的保护层，使得各粘合层粘合相邻的布线层。
4.如权利要求1所述的方法，其特征在于在所述底层印制电路板的被通孔暴露的布线层上设置有焊盘，以使所述底层印制电路板通过焊盘上的引线与将要封装的芯片电连接。
5.如权利要求2所述的方法，其特征在于在各电路层的被通孔暴露的布线层上设置有焊盘，以使各电路层通过焊盘上的引线与将要封装的芯片电连接。
6.如权利要求4或5所述的方法，其特征在于所述焊盘为镍金层或镍金钯层。
7.如权利要求1所述的方法，其特征在于所述一个或多个电路层的粘合层为绝缘材料。
8.如权利要求1所述的方法，其特征在于在制得所述底层印制电路板之后，还在所述底层印制电路板的布线层上设置阻焊层。
9.如权利要求2所述的方法，其特征在于在得到各电路层之后，还在所述一个或多个电路层中的至少一些电路层的布线层上覆盖阻焊材料。
CN2009101517809A 2009-07-15 2009-07-15 一种多层印制电路板的制造方法 Expired - Fee Related CN101959374B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009101517809A CN101959374B (zh) 2009-07-15 2009-07-15 一种多层印制电路板的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009101517809A CN101959374B (zh) 2009-07-15 2009-07-15 一种多层印制电路板的制造方法

Publications (2)

Publication Number Publication Date
CN101959374A CN101959374A (zh) 2011-01-26
CN101959374B true CN101959374B (zh) 2013-03-20

Family

ID=43486363

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101517809A Expired - Fee Related CN101959374B (zh) 2009-07-15 2009-07-15 一种多层印制电路板的制造方法

Country Status (1)

Country Link
CN (1) CN101959374B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103204003B (zh) * 2013-03-27 2016-02-24 清华大学 电路直接印制系统及其方法
CN105304604A (zh) * 2015-10-09 2016-02-03 株洲宏达天成微波有限公司 一种用于多焊盘芯片键合的多层键合方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1041079A (zh) * 1986-02-19 1990-04-04 株式会社日立制作所 多层印刷电路板
US5690837A (en) * 1995-05-23 1997-11-25 Hitachi Chemical Company, Ltd. Process for producing multilayer printed circuit board
CN1201367A (zh) * 1997-05-23 1998-12-09 三星航空产业株式会社 多层印刷电路板及其制造方法
CN1535106A (zh) * 2003-04-02 2004-10-06 ���ǵ�����ʽ���� 多层印刷电路板的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1041079A (zh) * 1986-02-19 1990-04-04 株式会社日立制作所 多层印刷电路板
US5690837A (en) * 1995-05-23 1997-11-25 Hitachi Chemical Company, Ltd. Process for producing multilayer printed circuit board
CN1201367A (zh) * 1997-05-23 1998-12-09 三星航空产业株式会社 多层印刷电路板及其制造方法
CN1535106A (zh) * 2003-04-02 2004-10-06 ���ǵ�����ʽ���� 多层印刷电路板的制造方法

Also Published As

Publication number Publication date
CN101959374A (zh) 2011-01-26

Similar Documents

Publication Publication Date Title
JP4171499B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
US7906850B2 (en) Structure of circuit board and method for fabricating same
US8351215B2 (en) Method of manufacturing a chip embedded printed circuit board
US20030161129A1 (en) Flexible multilayer wiring board and manufacture method thereof
CN104576596B (zh) 半导体基板及其制造方法
JP2005209689A (ja) 半導体装置及びその製造方法
US20060284640A1 (en) Structure of circuit board and method for fabricating the same
KR101067199B1 (ko) 인쇄회로기판 및 그 제조방법
KR20010020468A (ko) 순차적으로 적층된 집적회로 패키지
JP2005217225A (ja) 半導体装置及びその製造方法
KR20070065789A (ko) 회로판 및 그 제조방법
JPWO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
US20170005057A1 (en) Chip package
CN101192542A (zh) 电路板结构及其制造方法
CN101409238A (zh) 无核层封装基板的制作方法
CN101364586B (zh) 封装基板结构
KR20160032985A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
TW200845246A (en) High-density fine line package structure and method for fabricating the same
KR20150137824A (ko) 패키지 기판, 패키지, 적층 패키지 및 패키지 기판 제조 방법
JP2023530107A (ja) 回路基板
CN101959374B (zh) 一种多层印制电路板的制造方法
TWI790880B (zh) 一種封裝機構及其製備方法
US20090242251A1 (en) Embedded printed circuit board and manufacturing method thereof
US6913814B2 (en) Lamination process and structure of high layout density substrate
JP7131740B2 (ja) プリント回路基板及びパッケージ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130320

Termination date: 20180715

CF01 Termination of patent right due to non-payment of annual fee