CN101192542A - 电路板结构及其制造方法 - Google Patents

电路板结构及其制造方法 Download PDF

Info

Publication number
CN101192542A
CN101192542A CN 200610146752 CN200610146752A CN101192542A CN 101192542 A CN101192542 A CN 101192542A CN 200610146752 CN200610146752 CN 200610146752 CN 200610146752 A CN200610146752 A CN 200610146752A CN 101192542 A CN101192542 A CN 101192542A
Authority
CN
China
Prior art keywords
layer
circuit
insulating protective
manufacture method
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 200610146752
Other languages
English (en)
Inventor
王杏如
王仙寿
许诗滨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quanmao Precision Science & Technology Co Ltd
Phoenix Precision Technology Corp
Original Assignee
Quanmao Precision Science & Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quanmao Precision Science & Technology Co Ltd filed Critical Quanmao Precision Science & Technology Co Ltd
Priority to CN 200610146752 priority Critical patent/CN101192542A/zh
Publication of CN101192542A publication Critical patent/CN101192542A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

一种电路板结构及其制造方法，包括：提供一承载件，为一表面具有金属层的绝缘板；于该承载件上形成一绝缘保护层，且于该绝缘保护层形成有多个开孔以显露该金属层；于该绝缘保护层表面及开孔中形成一线路结构，使该线路结构电性连接该金属层；以及于该绝缘保护层及线路结构上形成一介电层，且该介电层上形成有多个开孔，从而以显露部分的线路结构。之后即可移除该承载件，以形成一无芯层的电路板，从而可降低电路板厚度，且有利于封装成品尺寸的缩小及性能的提高，进而符合电子产品微型化的发展趋势。

Description

电路板结构及其制造方法
技术领域
本发明涉及一种电路板结构及其制作方法，特别涉及一种无芯层(core)的电路板结构及其制造方法。
背景技术
随着半导体封装技术的发展，半导体装置(Semiconductor device)已开发出不同的封装形式，传统半导体装置主要是在一封装基板(package substrate)或导线架上先装置一例如集成电路的半导体组件，再将半导体组件电性连接在该封装基板或导线架上，接着以胶体进行封装。其中球栅阵列式(Ball grid array，BGA)，例如PBGA、EBGA、FCBGA等，为一种先进的半导体封装技术，其特点在于采用一封装基板来安置半导体组件，并利用自动对位(Self-alignment)技术以于该封装基板背面植置多数个成栅状阵列排列的锡球(Solder ball)，使相同单位面积的半导体组件承载件上可以容纳更多输入/输出连接端(I/Oconnection)以符合高度集成化(Integration)的半导体芯片所需，以通过此些锡球将整个封装单元焊结并电性连接至外部装置。
另外，为适应微处理器、芯片组、绘图芯片等高效能芯片的运算需要，布有导线的电路板亦需提升其传递芯片信号、改善频宽、控制阻抗等功能，来实现高I/O封装件的发展。然而，为符合半导体封装件轻薄短小、多功能、高速度及高频化的发展方向，半导体芯片封装用的电路板已朝向细线路及小孔径发展。现有电路板制造方法从传统100微米的线路尺寸：包括导线宽度(Line width)、线路间距(Space)及深宽比(Aspect ratio)等，缩减至30微米，并持续朝向更小的线路精度进行研发。
为提高半导体芯片封装用的电路板的布线精密度，本技术领域提出一种增层技术(Build-up)，亦即在一核心电路板(Core circuitboard)表面利用线路增层技术交互堆栈多层介电层及线路层，并于该介电层中开设导电盲孔(Conductive via)以供上下层线路之间电性连接，其中，该线路增层制造方法是影响电路板线路密度的关键。
请参阅图1A至图1H，为现有增层电路板的制造方法。首先，如图1A所示，提供一例如树脂压合铜箔(Resin coated copper，RCC)的具有金属薄层的绝缘层100，并于其中钻设有多个贯穿孔102。如图1B所示，再经过镀铜以于该绝缘层100的表面及于该贯穿孔102的孔壁上形成有金属层103；如图1C所示，还填充一导电或不导电塞孔材料11(如绝缘性油墨或含铜导电膏等)以填满该贯穿孔102残留空隙，从而形成一电镀导通孔(PTH)102a以电性导通该绝缘层100上下表面的金属层103；如图1D所示，之后以刷磨制造方法去除多余塞孔材料11，以维持核心电路板线路表面的平整度；如图1E所示，最后再将该绝缘层100两面的铜箔及金属层103进行图案化制造，以构成一具双面之内层线路层104的核心电路板10结构。
之后，如图1F所示，还可于该核心电路板10上下表面的内层线路层104上形成一介电层12，利用雷射钻孔(Laser drilling)技术于该介电层12上形成多个开孔120，作为后续电镀线路制造以连通该核心电路板10的内层线路层104。接着，如图1G所示，于该介电层12及开孔120表面以无电解电镀铜方式形成一导电层13，在该导电层13上施加一图案化阻层14后进行电镀，以于该导电层13表面形成线路层15。之后，如图1H所示，去除该图案化阻层14并进行蚀刻，以移除先前覆盖于图案化阻层14下的导电层13。如此，运用所述流程重复形成介电层及增层线路层，即制成一具有多层线路层的电路板。
但是，上述的具多层线路电路板制造方法中，采用表面包覆有金属薄层的绝缘层结构作为芯层(core)，并于该芯层上进行线路制造以形成一核心电路板，之后还可于该核心电路板上进行线路增层制造，以形成所需电性设计的多层电路板，因而使得最终形成的多层电路板厚度不易有效降低，不利于半导体封装结构微型化的发展趋势。若将该芯层的厚度降低到超薄，例如降低至60μm以下，多层电路板的生产性将面临苛刻挑战，且使得电路板的制造优良率大幅降低。
此外，核心电路板于制造方法中多了塞孔及刷磨制造过程，会提高电路板制造成本。尤其重要的是，核心电路板中形成有多数电镀导通孔(PTH)，而一般电镀导通孔(PTH)的孔径是约在100μm以上，且通过金属层的蚀刻方式形成，相对地，导电盲孔的孔径约在50μm左右，且可以电镀线路方式形成，因此，比较而言该电镀导通孔的制作不利于细线路结构的形成。
再者，上述的多层电路板制造方法中，需先制备一核心电路板，接着再于该核心电路板上形成介电层及线路层，方能完成，因而使得制造步骤复杂，制造时间增加，同时制造成本亦会相应的增加。
因此，如何提供一种电路板结构及其制造方法，以避免现有技术中电路板厚度增加、布线密度低、制造优良率低、制造方法复杂、制成时间及制造成本增加等缺陷，实已成为目前本技术领域亟待克服的技术问题。
发明内容
鉴于上述现有技术的缺陷，本发明的主要目的在于提供一种电路板结构及其制造方法，以缩小电路板厚度，以符合微型化的发展趋势。
本发明的另一目的在于提供一种电路板结构及其制造方法，以提升电路板线路布线密度。
本发明的再一目的在于提供一电路板结构及其制造方法，以简化制造方法，提升制造优良率、缩短制造时间及制造成本。
为实现上述目的，本发明即公开了一种电路板结构的制造方法，包括：提供一承载件，为一表面具有金属层的绝缘板；于该承载件上形成一绝缘保护层，且于该绝缘保护层形成有多个开孔以显露该金属层；于该绝缘保护层表面及开孔部形成一线路结构，使该线路结构电性连接该金属层；以及于该绝缘保护层及线路结构上形成一介电层，且该介电层上形成有多个开孔，从而以显露部分的线路结构。其中，该线路结构包括有形成于绝缘保护层表面的图案化线路层，及该绝缘保护层开孔内的导电结构。
此外，可适应电性设计的需求，而于该线路结构上持续进行线路增层制造方法，还于该介电层上形成一线路增层结构，且该线路增层结构中形成有多个导电盲孔以电性连接至该线路结构，从而形成多层线路结构。
另外，该电路板结构的制造方法还包括移除承载件中的绝缘板，使该绝缘板上的金属层显露出来，再以蚀刻方式移除该金属层，并蚀刻该绝缘保护层的开孔中的导电结构的外露表面以形成微凹结构。或该金属层经图案化制造以形成一凸出在绝缘保护层表面的凸块，以作为电性连接的结构；还可于该凸块表面形成一接着层，以防止该凸块的表面产生氧化现象。
本发明的另一制造方法，包括：提供一承载件，为一金属材料；于该承载件上形成一绝缘保护层，且于该绝缘保护层形成有多个开孔以显露该金属层；于该绝缘保护层表面及开孔中形成一线路结构；以及于该绝缘保护层及线路结构上形成一介电层，且该介电层上形成有多个开孔，从而显露部分的线路结构。其中，该线路结构包括有形成于绝缘保护层表面的图案化线路层，及该绝缘保护层开孔内的导电结构。
根据上述的制造方法，还于该介电层上形成一线路增层结构，且该线路增层结构中形成有多个导电盲孔以电性连接至该线路结构，且在该线路增层结构表面形成另一绝缘保护层，且该绝缘保护层表面具有多个开孔，从而以显露该线路增层结构的连接垫。
最后还可移除该承载件，使该形成于该绝缘保护层开孔中的导电结构表面显露出来。
本发明的另一制造方法，包括：提供一承载件，为一金属材料；于该承载件上形成一绝缘保护层，且于该绝缘保护层形成有多个开孔以显露该承载件；于该绝缘保护层的开孔内形成导电结构；于该绝缘保护层表面及导电结构顶面形成一图案化线路层，使该图案化线路层并与导电结构电性连接；以及于该绝缘保护层及图案化线路层上形成一介电层，且该介电层上形成有开孔，从而以显露部分的图案化线路层。
根据上述的制造方法，还于该介电层上形成一线路增层结构，且该线路增层结构中形成有多个导电盲孔以电性连接至该图案化线路层，且在该线路增层结构表面形成另一绝缘保护层，且该绝缘保护层表面具有多个开孔，从而以显露该线路增层结构的连接垫。
之后移除该承载件，使该形成于该绝缘保护层的开孔中且与该图案化线路层接触的导电结构表面显露出来。
本发明还公开一种电路板结构，其包括：一绝缘保护层，其具有多个开孔，且该些开孔形成有导电结构；图案化线路层，其经图案化制造方法而形成于绝缘保护层表面；以及介电层，其形成于该绝缘保护层及图案化线路层表面，且该介电层形成有多个开孔以外露出部分的图案化线路层。
本发明还公开另一种电路板结构，其包括：一绝缘保护层，其具有多个开孔；一导电结构，其形成于该开孔内；一图案化线路层，其经图案化制造过程形成于该绝缘保护层表面，且与该绝缘保护层的开孔中的导电结构电性连接；以及一介电层，其形成于该绝缘保护层及图案化线路层表面，且该介电层形成有开孔以外露出部分的图案化线路层。
相比于现有技术，本发明的电路板结构及其制造方法，主要是于一承载件上形成具有多个开孔的绝缘保护层，而于该些开孔中形成有导电结构，且使该绝缘保护层表面形成有图案化线路层；接着于该绝缘保护层及该图案化线路层上形成一介电层，并于该介电层上形成多个开孔以显露该部分的图案化线路层；而可于该介电层上形成一与该图案化线路层电性连接的线路增层结构，最后可移除该承载件，从而可形成一无芯层(core)的电路板结构，从而使得电路板厚度降低，且有利于封装成品尺寸的缩小及电性功能的提升，进而符合电子产品微型化的发展趋势，从而可避免现有技术中于芯层板上进行线路增层以形成电路板所引起的封装产品厚度增加，封装成品尺寸无法缩小等缺陷。
此外，本发明的电路板结构无需采用电镀导通孔(PTH)来提供层间线路作电性连接，而仅通过形成于介电层中的导电结构实现电路板层间线路的电性连接，因而增加了电路板表面布线密度，从而可避免现有技术中为闪避电镀导通孔位置而降低电路板表面布线密度的缺陷。
再者，本发明的电路板结构中，还可于该图案化线路层上直接进行线路增层制造方法以形成一线路增层结构，从而使该线路增层结构通过形成于该介电层中的导电盲孔即可电性连接至该图案化线路层，以快速形成多层电路板结构。
附图说明
图1A至图1H为现有增层电路板的制造方法剖面示意图；
图2A至图2H为本发明的电路板结构的制造方法第一实施例的剖面示意图；
图2G’图为本发明的电路板结构的制造方法第一实施例中移除承载件的另一实施剖面示意图；
图3A至图3F为本发明的电路板结构的制造方法第二实施例的剖面示意图；以及
图4A至图4E为本发明的电路板结构的制造方法第三实施例的剖面示意图。
附图标记说明
100                                绝缘层
102                                贯穿孔
102a                               电镀导通孔
103、201、23                       金属层
104                                内层线路层
10                                 核心电路板
11                                 塞孔材料
12、25、261、33、341、44、451      介电层
120                                开孔
13                                 导电层
14                                 图案化阻层
15、262、342、452                  线路层
20、30、40                         承载件
201’                              凸块
202                                绝缘板
22、27、31、35、41、46             绝缘保护层
220、250、270                      开孔
24、32                             线路结构
240、322、43    图案化线路层
241、321、42    导电结构
241’           微凹结构
26、34、45      线路增层结构
263、343、453   导电盲孔
264、344、454   连接垫
28、36          接着层
310、330、350   开孔
410、440、460   开孔
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员由本说明书所公开的内容轻易地了解本发明的其它优点及技术效果。本发明亦可通过其它不同的具体实施例加以施行或应用，本说明书中的各项细节亦可基于不同的观点与应用，在不背离本发明的精神下进行各种修改与变更。
请参阅图2A至图2H为详细说明本发明的电路板结构的制造方法第一实施例的剖面示意图。
如图2A所示，首先提供一承载件20，其为一表面具有金属层201的绝缘板202，其中该绝缘板202可为有机材料所制成，又该金属层201最佳为如铜，但非以此为限。
如图2B所示，接着于该承载件20的金属层201上形成有一例如感旋光性介电材或防焊层的绝缘保护层22，且于该绝缘保护层22形成有多个开孔220以显露部分的该金属层201。
如图2C所示，于该绝缘保护层22表面及其开孔220中，通过金属层201作为电镀的电流导通路径，而于该绝缘保护层22表面及其开孔220中经电镀形成一金属层23，而该金属层23最佳为如铜材料，但不以此为限。其中，于该绝缘保护层22表面形成一金属层23前，须先形成一导电金属层(图未示)于绝缘保护层22及开孔220表面，通过该导电金属层作为电流导通路径以电镀出金属层23。
如图2D所示，之后该金属层23经图案化制造过程而形成一线路结构24。而本案所举图案化制造方法如现有的曝光、显影及蚀刻等惯用的技术；或该线路结构24亦可通过一图案化阻层(图未示)形成于绝缘保护层22表面，再通过导电金属层以电镀方式形成，于此不再赘述。其中，该线路结构24包括有形成于绝缘保护层22表面的图案化线路层240，及该绝缘保护层开孔220内的导电结构241。
如图2E所示，再于该绝缘保护层22及线路结构24上形成一介电层25，且该介电层25上形成有多个开孔250，从而以显露部分的图案化线路层240。而该介电层25可例如有机薄膜介电材或液态有机树脂材料所组群组的其中之一；上述材质可选自ABF(Ajinomoto Build-upFilm)、BCB(Benzocyclo-buthene)、LCP(Liquid Crystal Polymer)、PI(Poly-imide)、PPE(Poly(phenylene ether))、PTFE(Poly(tetra-fluoroethylene))、FR4、FR5、BT(BismaleimideTriazine)、芳香尼龙(Aramide)等感光或非感光有机树脂，或亦可混合环氧树脂与玻璃纤维等材质所构成。如此即可构成一基本的电路板结构，而可提供后续不同的组装使用需求。
如图2F所示，还于该介电层25上形成一线路增层结构26，该线路增层结构26包括有介电层261、迭置于该介电层261上的线路层262，以及形成于该介电层261中的导电盲孔263，且该导电盲孔263电性连接至该图案化线路层240，又于该线路增层结构26表面形成另一绝缘保护层27，且该绝缘保护层27表面具有多个开孔270，从而以显露该线路增层结构26作为连接垫264的部分，而该连接垫264可供用以接置如导电凸块或金属线等的导电组件(图中未表示)，所述导电组件可供电性连接至接置于该电路板表面的半导体组件(图中未表示)。
如图2G所示，最后再移除该承载件20，使位于该绝缘保护层22的开孔220中的导电结构241得以显露出来。而移除该承载件20的方式是以物理或化学方式先移除该绝缘板202，之后再以化学蚀刻的方式移除该金属层201，并将形成于该绝缘保护层22的开孔220中且与该金属层201接触的导电结构241进行蚀刻，以形成一向内的微凹结构241’。
请参阅图2G’，为本发明的另一移除承载件20的实施例，其先移除该承载件20中的绝缘板202，之后显露出来的金属层201经图案化制造过程以形成于导电结构241表面而凸出在绝缘保护层22表面的凸块201’。
请参阅图2H，还于该凸块201’的表面形成一接着层28，而该接着层28为锡、铅、镍、钯、银或金等元素或其合金，或为锡/铅、镍/金、镍/钯/金的多层金属，或为有机保焊剂(OSP)，而可依使用的需要使用不同的材质。
通过上述的制造方法，本发明提供一种电路板结构，其包括：一绝缘保护层22，具有多个开孔220，且该些开孔形成有导电结构241；图案化线路层240，经图案化制造过程而形成于绝缘保护层22表面；以及介电层25，其形成于该绝缘保护层22及图案化线路层240表面，且该介电层25形成有多个开孔250以外露出部分的图案化线路层240。其中，还可对导电结构241进行蚀刻，以形成一向内的微凹结构241’；或可经图案化制造过程以形成于导电结构241表面且凸出在绝缘保护层22表面的凸块201’。
请参阅图3A至图3F所示，为本发明的电路板结构的制造方法第二实施例的剖面示意图。于本发明的第二实施例与前一实施的不同处在于该承载件为一金属板。
如图3A所示，首先提供一承载件30，并于该承载件30至少一表面形成一绝缘保护层31，且该绝缘保护层31中形成有多个开孔310以外露出该承载件30，其中，该承载件30为一金属材料。
如图3B所示，于该绝缘保护层31的开孔310及该绝缘保护层31表面分别形成有线路结构32，其中该线路结构包括有导电结构321与图案化线路层322，又该导电结构321与图案化线路层322较佳为金属铜层。而形成该导电结构321与图案化线路层322的制造技术，可依第一实施例所述以现有的曝光、显影及蚀刻的图案化制造过程或电镀方式完成。其中，于该绝缘保护层31表面形成导电结构321与图案化线路层322前，须先形成一导电金属层(图未示)于绝缘保护层31及开孔310表面，通过该导电金属层作为电流导通路径以于设置于绝缘保护层31表面的图案化阻层内(图未示)电镀出导电结构321与图案化线路层322；亦可于绝缘保护层31表面电镀一金属层，再通过曝光、显影及蚀刻的图案化制造过程以形成图案化线路层322与导电结构321。
如图3C所示，于该绝缘保护层31及该图案化线路层322上形成一介电层33，再于该介电层33形成多数开孔330以露出其下部分的线路结构32。
如图3D所示，接着于该介电层33上形成一线路增层结构34，该线路增层结构34包括有至少一介电层341、迭置于该介电层341上的线路层342，以及形成于该介电层341中的多个导电盲孔343，且该些导电盲孔343电性连接至该图案化线路层322，又于该线路增层结构34表面形成另一绝缘保护层35，且该绝缘保护层35表面具有多个开孔350，从而以显露该线路增层结构34的连接垫344，而该连接垫344可供用以成形如导电凸块等的导电组件(图中未表示)，以完成一具多层线路的电路板结构。
如图3E所示，最后再移除该承载件30，使位于该绝缘保护层31的开孔310中的导电结构321得以显露出来，而该承载件30的移除方式如前所述，并使该导电结构321的端面与绝缘保护层31表面齐平。或可将该导电结构321表面进行蚀刻，以形成一向内的微凹结构(图中未表示)；亦或可经图案化制造方法以形成于导电结构321表面且凸出在绝缘保护层31表面的凸块(图中未表示)。
如图3F所示，该导电结构321的端面能够形成一接着层36，而该接着层36所使用的材料则如同前述，于此不再赘述。
请参阅图4A至图4F，详细显示本发明的电路板结构的制造方法的第三实施例的剖面示意图。
如图4A所示，首先提供一为金属材料的承载件40，并于该承载件40上形成一绝缘保护层41，且于该绝缘保护层41形成有多个开孔410以显露该承载件40；再于该绝缘保护层41的开孔410内形成导电结构42。
如图4B所示，接着于该导电结构42及该绝缘保护层41表面分别形成有图案化线路层43，例如图案化铜层，且使部分该图案化线路层43电性连接至该导电结构42。其中，于该绝缘保护层41及导电结构42表面形成图案化线路层43前，须先形成一导电金属层(图中未表示)于绝缘保护层41及导电结构42表面，以通过该导电金属层作为电流导通路径，并通过一图案化阻层(图中未表示)形成于绝缘保护层41表面，而以图案化制造方法电镀出图案化线路层43；该图案化线路层43可于绝缘保护层及导电结构表面电镀一金属层，再通过曝光、显影及蚀刻的图案化制造方法形成。
如图4C所示，于该图案化线路层43及绝缘保护层41表面形成一介电层44，再通过图案化制造方法使该介电层44形成多个开孔440以露出其下部分的图案化线路层43。
如图4D所示，于介电层44表面上形成一线路增层结构45，并令该线路增层结构45电性连接至该图案化线路层43，而该线路增层结构45包括：至少一介电层451、迭置于该介电层451上的线路层452以及穿过该介电层451以供该线路层452电性连接至该线路层452的多个导电盲孔453。而在该线路增层结构45外表面的线路层上则形成有多数连接垫454，而该连接垫454供用以成形导电组件(图中未表示)，又于该线路增层结构45的外层线路层上形成另一绝缘保护层46，该绝缘保护层46具有多个开孔460以外露出该外层线路层的连接垫454，另可于露出的连接垫454表面上形成一例如镍/金层、OSP或焊锡材料的接着层(未图示)。
如图4E所示，之后即可移除该承载件40，使位于底层的绝缘保护层41及导电结构42可显露出来，并于外露出该绝缘保护层41的导电结构42的端面部分进行表面处理，如形成焊锡材料或镍/金层等，以完成一具多层线路的电路板结构。
通过本发明的电路板结构的第三实施例制造方法所得的电路板结构主要包括：绝缘保护层41，其具有多个开孔410；导电结构42，其形成于该些开孔410内，于该导电结构42外露的端面上形成如形成焊锡材料或镍/金层的接着层；图案化线路层43，其经图案化制造方法而成为线路结构并形成于绝缘保护层41表面，且与该绝缘保护层41的开孔410中的导电结构42电性连接；以及介电层44，其形成于该绝缘保护层41及金属层表面，且该介电层44形成有开孔440以外露出部分的图案化线路层43。
又于该介电层44表面上形成一线路增层结构45，并使该线路增层结构45电性连接至该图案化线路层43，而该线路增层结构45包括至少一介电层451、迭置于该介电层451上的线路层452以及穿过该介电层451以供该线路层452电性连接至该图案化线路层43的多个导电盲孔453，并于该线路增层结构45外表面的线路层上形成有多个供用以成形导电组件的连接垫454；又于该线路增层结构45的外层线路层上形成另一绝缘保护层46，该绝缘保护层46具有多数开孔460以外露出该外层线路层的连接垫454，而该连接垫454可供用以成形如导电凸块等的导电组件(图中未表示)，以完成一具多层线路的电路板结构。
因此，本发明的电路板结构及其制造方法，主要是于一承载件上形成具多数开孔的绝缘保护层及一经图案化制造过程而形成的线路结构，且该线路结构具有形成于该绝缘保护层的开孔中的导电结构；接着于该绝缘保护层及该金属层表面形成一介电层；以及于该介电层上形成一线路增层结构，且使该线路增层结构通过形成于该介电层中的导电盲孔电性连接至该经图案化制造方法的线路结构，之后还可移除该承载件，以形成一无芯层(core)的电路板，从而使电路板厚度降低，且有利于封装成品尺寸的缩小及性能的提高，进而符合电子产品微型化的发展趋势，从而可避免现有技术中于芯层板上进行线路增层以形成电路板所引起的封装产品厚度增加，封装成品尺寸无法缩小等缺陷。
此外，本发明的电路板结构无需采用电镀导通孔(PTH)来提供层间线路作电性连接，而仅通过形成于介电层中的导电结构实现电路板层间线路的电性连接，因而增加了电路板表面布线密度，从而避免现有技术中为闪避电镀导通孔位置而降低电路板表面布线密度的缺陷。
上述实施例仅为例示性说明本发明的原理及其技术效果，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如前述的权利要求书所列。

Claims (34)

1.一种电路板结构的制造方法，其特征在于，包括：
提供一承载件；
于该承载件上形成一绝缘保护层，且于该绝缘保护层形成有多个开孔以显露该承载件；
于该绝缘保护层表面及开孔中形成一线路结构；以及
于该绝缘保护层及线路结构上形成一介电层，且该介电层上形成有开孔，从而以显露部分的线路结构。
2.根据权利要求1所述的电路板结构的制造方法，其特征在于，该承载件为一金属材料。
3.根据权利要求1所述的电路板结构的制造方法，其特征在于，该承载件可于未形成有绝缘保护层的表面上贴设有一绝缘板。
4.根据权利要求1，2或3所述的电路板结构的制造方法，其特征在于，该线路结构包括有形成于绝缘保护层表面的图案化线路层，及该绝缘保护层开孔内的导电结构。
5.根据权利要求4所述的电路板结构的制造方法，其特征在于，还包括，于该绝缘保护层及开孔表面形成该图案化线路层及导电结构前，先形成一导电金属层，通过该导电金属层作为电流导通路径以形成该图案化线路层及导电结构。
6.根据权利要求5所述的电路板结构的制造方法，其特征在于，还包括，通过该导电金属层作为电流导通路径以于设置于绝缘保护层表面的图案化阻层内电镀出导电结构与图案化线路层。
7.根据权利要求5所述的电路板结构的制造方法，其特征在于，还包括，于该绝缘保护层表面电镀一金属层，再通过曝光、显影及蚀刻的图案化制造方法以形成图案化线路层与导电结构。
8.根据权利要求1，2或3所述的电路板结构的制造方法，其特征在于，还包括于该介电层上形成一线路增层结构，且该线路增层结构中形成有多个导电盲孔以电性连接至该图案化线路层。
9.根据权利要求1，2或3所述的电路板结构的制造方法，其特征在于，还包括于该线路增层结构表面形成另一绝缘保护层，且该绝缘保护层表面具有多个开孔，从而以显露该线路增层结构的连接垫。
10.根据权利要求1，2或3所述的电路板结构的制造方法，其特征在于，该线路增层结构包括有介电层、迭置于该介电层上的线路层，以及形成于该介电层中的导电盲孔。
11.根据权利要求1，2或3所述的电路板结构的制造方法，其特征在于，移除承载件后还可于该导电结构表面进行蚀刻，以形成一向内的微凹结构。
12.根据权利要求1，2或3所述的电路板结构的制造方法，其特征在于，移除承载件后还可于该导电结构表面经图案化制造方法形成凸出在绝缘保护层表面的凸块。
13.根据权利要求12所述的电路板结构的制造方法，其特征在于，还包括于该凸块表面形成有一接着层。
14.一种电路板结构的制造方法，其特征在于，包括：
提供一承载件；
于该承载件上形成一绝缘保护层，且于该绝缘保护层形成有多开孔以显露该承载件；
于该绝缘保护层的开孔内形成导电结构；
于该绝缘保护层表面及导电结构顶面形成一图案化线路层，使该图案化线路层并与该导电结构电性连接；以及
于该绝缘保护层及图案化线路层上形成一介电层，且该介电层上形成有开孔，从而以显露部分的图案化线路层。
15.根据权利要求14所述的电路板结构的制造方法，其特征在于，该承载件为一金属材料。
16.根据权利要求14所述的电路板结构的制造方法，其特征在于，还包括于该绝缘保护层及导电结构表面形成图案化线路层前，须先形成一导电金属层于绝缘保护层及导电结构表面。
17.根据权利要求14，15或16所述的电路板结构的制造方法，其特征在于，还包括，可于绝缘保护层及导电结构表面电镀一金属层，再通过曝光、显影及蚀刻的图案化制造过程形成图案化线路层。
18.根据权利要求15所述的电路板结构的制造方法，其特征在于，还包括，利用一图案化阻层形成于绝缘保护层表面，再通过导电金属层以电镀方式形成图案化线路层。
19.根据权利要求14，15或16所述的电路板结构的制造方法，其特征在于，还包括于该介电层上形成一线路增层结构，且该线路增层结构中形成有多个导电盲孔以电性连接至该图案化线路层。
20.根据权利要求19所述的电路板结构的制造方法，其特征在于，还包括于该线路增层结构表面形成另一绝缘保护层，且该绝缘保护层表面具有多个开孔，从而以显露该线路增层结构的连接垫。
21.根据权利要求19所述的电路板结构的制造方法，其特征在于，该线路增层结构包括有介电层、迭置于该介电层上的线路层，以及形成于该介电层中的导电盲孔。
22.根据权利要求14所述的电路板结构的制造方法，其特征在于，还包括移除该承载件，使该形成于该绝缘保护层的开孔中且与该图案化线路层接触的导电结构表面显露出来。
23.一种电路板结构，其特征在于，包括：
一绝缘保护层，其具有多个开孔，且该些开孔中形成有导电结构；
一图案化线路层，其经图案化制造方法而形成于该绝缘保护层表面，且与该绝缘保护层的开孔中的导电结构电性连接；以及
一介电层，其形成于该绝缘保护层上及图案化线路层表面，且该介电层形成有多个开孔以外露出部分的图案化线路层。
24.根据权利要求23所述的电路板结构，其特征在于，还包括一线路增层结构形成于该介电层上，而该线路增层结构中形成有多个导电盲孔以电性连接至该图案化线路层。
25.根据权利要求24所述的电路板结构，其特征在于，还包括另一绝缘保护层形成于该线路增层结构表面，且该绝缘保护层表面具有多个开孔，从而以显露该线路增层结构的连接垫。
26.根据权利要求24所述的电路板结构，其特征在于，该线路增层结构包括有介电层、迭置于该介电层上的线路层，以及形成于该介电层中的导电盲孔。
27.根据权利要求23所述的电路板结构，其特征在于，该绝缘保护层的开孔中的导电结构外露的表面为一微凹结构。
28.根据权利要求23所述的电路板结构，其特征在于，该绝缘保护层的开孔中的导电结构外露的表面形成一凸出在绝缘保护层表面的凸块。
29.根据权利要求28所述的电路板结构，其特征在于，还包括于该凸块表面形成有一接着层。
30.一种电路板结构，其特征在于，包括：
一绝缘保护层，其具有多个开孔；
一导电结构，其形成于该开孔内；
一图案化线路层，其经图案化制造方法形成于该绝缘保护层表面，且与该绝缘保护层的开孔中的导电结构电性连接；以及
一介电层，其形成于该绝缘保护层及图案化线路层表面，且该介电层形成有开孔以外露出部分的图案化线路层。
31.根据权利要求30所述的电路板结构，其特征在于，还包括一线路增层结构形成于该介电层上，而该线路增层结构中形成有多个导电盲孔以电性连接至该图案化线路层。
32.根据权利要求31所述的电路板结构，其特征在于，还包括另一绝缘保护层形成于该线路增层结构表面，且该绝缘保护层表面具有多个开孔，从而以显露该线路增层结构的连接垫。
33.根据权利要求31所述的电路板结构，其特征在于，该线路增层结构包括有介电层、迭置于该介电层上的线路层，以及形成于该介电层中的导电盲孔。
34.根据权利要求30所述的电路板结构，其特征在于，该导电结构表面系形成有一接着层。
CN 200610146752 2006-11-22 2006-11-22 电路板结构及其制造方法 Pending CN101192542A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200610146752 CN101192542A (zh) 2006-11-22 2006-11-22 电路板结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200610146752 CN101192542A (zh) 2006-11-22 2006-11-22 电路板结构及其制造方法

Publications (1)

Publication Number Publication Date
CN101192542A true CN101192542A (zh) 2008-06-04

Family

ID=39487438

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200610146752 Pending CN101192542A (zh) 2006-11-22 2006-11-22 电路板结构及其制造方法

Country Status (1)

Country Link
CN (1) CN101192542A (zh)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101652019B (zh) * 2008-08-14 2011-07-27 富葵精密组件(深圳)有限公司 电路板预制品以及电路板组装方法
CN101657072B (zh) * 2008-08-19 2011-12-21 富葵精密组件(深圳)有限公司 电路板制作方法
CN102456649A (zh) * 2010-10-26 2012-05-16 欣兴电子股份有限公司 封装基板及其制法
CN102456648A (zh) * 2010-10-26 2012-05-16 欣兴电子股份有限公司 封装基板及其制法
CN102543780A (zh) * 2011-12-21 2012-07-04 深南电路有限公司 封装基板加工方法
CN101989592B (zh) * 2009-07-30 2012-07-18 欣兴电子股份有限公司 封装基板与其制法
CN102883523A (zh) * 2012-09-27 2013-01-16 广东易事特电源股份有限公司 一种具有增强铜箔电流承载能力的pcb板
CN103887180A (zh) * 2012-12-20 2014-06-25 深南电路有限公司 引线框架加工方法
CN103887181A (zh) * 2012-12-20 2014-06-25 深南电路有限公司 引线框架加工方法
CN103887179A (zh) * 2012-12-20 2014-06-25 深南电路有限公司 引线框架加工方法
CN104470211A (zh) * 2013-09-24 2015-03-25 深南电路有限公司 Pcb板加工方法及pcb板
CN104576599A (zh) * 2013-10-25 2015-04-29 联发科技股份有限公司 半导体结构
CN104112811B (zh) * 2014-07-28 2016-08-17 江阴长电先进封装有限公司 一种led的封装方法
CN107449948A (zh) * 2016-05-31 2017-12-08 巨擘科技股份有限公司 探针卡装置
CN108575056A (zh) * 2017-03-07 2018-09-25 宏启胜精密电子(秦皇岛)有限公司 柔性电路板制作方法

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101652019B (zh) * 2008-08-14 2011-07-27 富葵精密组件(深圳)有限公司 电路板预制品以及电路板组装方法
CN101657072B (zh) * 2008-08-19 2011-12-21 富葵精密组件(深圳)有限公司 电路板制作方法
CN101989592B (zh) * 2009-07-30 2012-07-18 欣兴电子股份有限公司 封装基板与其制法
CN102456649A (zh) * 2010-10-26 2012-05-16 欣兴电子股份有限公司 封装基板及其制法
CN102456648A (zh) * 2010-10-26 2012-05-16 欣兴电子股份有限公司 封装基板及其制法
US9230895B2 (en) 2010-10-26 2016-01-05 Unimicron Technology Corporation Package substrate and fabrication method thereof
CN102543780B (zh) * 2011-12-21 2014-10-08 深南电路有限公司 封装基板加工方法
CN102543780A (zh) * 2011-12-21 2012-07-04 深南电路有限公司 封装基板加工方法
CN102883523A (zh) * 2012-09-27 2013-01-16 广东易事特电源股份有限公司 一种具有增强铜箔电流承载能力的pcb板
CN102883523B (zh) * 2012-09-27 2016-05-04 广东易事特电源股份有限公司 一种具有增强铜箔电流承载能力的pcb板
CN103887179A (zh) * 2012-12-20 2014-06-25 深南电路有限公司 引线框架加工方法
CN103887181A (zh) * 2012-12-20 2014-06-25 深南电路有限公司 引线框架加工方法
CN103887180A (zh) * 2012-12-20 2014-06-25 深南电路有限公司 引线框架加工方法
CN103887180B (zh) * 2012-12-20 2016-09-28 深南电路有限公司 引线框架加工方法
CN104470211B (zh) * 2013-09-24 2018-02-27 深南电路股份有限公司 Pcb板加工方法及pcb板
CN104470211A (zh) * 2013-09-24 2015-03-25 深南电路有限公司 Pcb板加工方法及pcb板
CN104576599A (zh) * 2013-10-25 2015-04-29 联发科技股份有限公司 半导体结构
US9620580B2 (en) 2013-10-25 2017-04-11 Mediatek Inc. Semiconductor structure
CN104576599B (zh) * 2013-10-25 2017-11-10 联发科技股份有限公司 半导体结构
US10090375B2 (en) 2013-10-25 2018-10-02 Mediatek Inc. Semiconductor structure
CN104112811B (zh) * 2014-07-28 2016-08-17 江阴长电先进封装有限公司 一种led的封装方法
CN107449948A (zh) * 2016-05-31 2017-12-08 巨擘科技股份有限公司 探针卡装置
CN108575056A (zh) * 2017-03-07 2018-09-25 宏启胜精密电子(秦皇岛)有限公司 柔性电路板制作方法

Similar Documents

Publication Publication Date Title
CN101192542A (zh) 电路板结构及其制造方法
US7906850B2 (en) Structure of circuit board and method for fabricating same
KR20070065789A (ko) 회로판 및 그 제조방법
US7242591B2 (en) Wiring board incorporating components and process for producing the same
US20100193937A1 (en) Semiconductor module
US8642898B2 (en) Circuit board structure with capacitors embedded therein
EP2904884B1 (en) The printed circuit board and the method for manufacturing the same
CN104428892A (zh) 用于基板核心层的方法和装置
KR20090130727A (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
US20070216019A1 (en) Laminated ic packaging substrate and inter-connector structure thereof
CN112103191B (zh) 芯片封装结构及其制作方法
JP2010171387A (ja) 回路基板構造及びその製造方法
CN101364586B (zh) 封装基板结构
CN102056398B (zh) 电路板结构及其制法
CN101409273B (zh) 封装基板的植球侧表面结构及其制法
TWI498056B (zh) 具有內埋元件的電路板、其製作方法及封裝結構
KR20190115911A (ko) 인쇄회로기판 및 인쇄회로기판 스트립
US20140146504A1 (en) Circuit board, package structure and method for manufacturing same
KR101109287B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR20150043135A (ko) 금속막을 포함한 인쇄회로기판 및 그것을 포함한 반도체 패키지
CN103681359A (zh) 层叠封装结构及其制作方法
KR100688697B1 (ko) 패키지 기판의 제조방법
CN101959374B (zh) 一种多层印制电路板的制造方法
CN100437958C (zh) 芯片封装结构及其制造方法
US11641720B2 (en) Circuit board and manufacturing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication