CN101652019B - 电路板预制品以及电路板组装方法 - Google Patents

Abstract

本发明提供一种电路板预制品，其包括成品区和位于成品区周围的废料区，所述成品区和废料区均具有导电层，所述成品区的导电层和废料区的导电层位于同一平面，所述成品区的导电层形成有导电图形，所述废料区的导电层厚度随着与成品区中心的距离的增大而增加。本发明的电路板预制品具有较好平整度。本发明还提供一种具有较好组装效果的电路板组装方法。

Description

电路板预制品以及电路板组装方法

技术领域

本发明涉及电路板制造技术，尤其涉及一种具有较好平整度的电路板预制品以及一种可减少电路板翘曲度的电路板组装方法。

背景技术

在信息、通讯及消费性电子产业中，电路板是所有电子产品不可或缺的基本构成要件。随着电子产品往小型化、高速化方向发展，电路板也从单面电路板往双面电路板、多层电路板方向发展。多层电路板由于具有较多的布线面积和较高的装配密度而得到广泛的应用，请参见Takahashi，A.等人于1992年发表于IEEE Trans.on Components，Packaging，and Manufacturing Technology的文献“High density multilayer printed circuit board for HITAC M～880”。

电路板的制作组装工艺通常包括下料、形成导电图形和导通孔、镀金、成型、组装等步骤。下料是指将原材料如覆铜层压板裁切成便于生产的适当尺寸的基板，所述基板包括与电路板产品相对应的成品区以及用于支撑成品区以便于放置基板的废料区。其次，将废料区的铜层去除并在成品区形成导电图形和导通孔，即，将成品区的铜层制成包括导电线路和连接端点的图案，并实现层间导电线路的互连。再次，进行成型工序即以模切或冲压去除废料区后即可获得电路板产品。最后，在电路板产品上组装上电子元器件，就实现了电子元器件与电路板产品的信号连接，获得了组装有电子元器件的电路板成品。然而，以上的工艺具有如下缺点：第一，由于基板中废料区没有铜层，而成品区具有铜层，造成成品区与废料区的制作工艺不同，易于造成成品区和废料区涨缩不一致而引起整个电路板基板的翘曲，并且通常来说，电路板基板的两端上翘较为严重，中央部位则较为平坦；第二，若电路板发生翘曲时进行组装，则可能造成电路板与电子元器件不能精确对位和有效连接，从而造成组装失效。

因此，有必要提供一种具有较好平整度的电路板预制品以及一种可以减少电路板的翘曲度、提高电路板组装效果的电路板组装方法。

发明内容

以下将以实施例说明一种电路板预制品以及电路板组装方法。

一种电路板预制品，其包括成品区和位于成品区周围的废料区，所述成品区和废料区均具有导电层，所述成品区的导电层和废料区的导电层位于同一平面，所述成品区的导电层形成有导电图形，所述废料区的导电层厚度随着与成品区中心的距离的增大而增加。

一种电路板组装方法，其包括以下步骤：提供如上所述的电路板预制品；在成品区组装电子元器件；去除废料区，以获得组装有电子元器件的电路板成品。

本技术方案的电路板预制品中，废料区的导电层厚度随着与成品区中心的距离的增大而增加，使得废料区中越远离成品区中心的部分具有越大的重量，从而该部分的重量可以牵制电路板预制品的两端以减轻电路板预制品的翘曲度和成品区的翘曲度，使得整个电路板预制品具有较好的平整度。本技术方案的电路板组装方法中，利用先在成品区组装电子元器件再去除废料区的工艺，使得组装电子元器件时成品区处于较为平坦的状态，从而保证了电子元器件与电路板的对位精度和组装精度，使得电路板具有较好的组装效果。

附图说明

图1为本技术方案第一实施例提供的电路板预制品的立体结构示意图。

图2为沿图1中的II-II方向剖开的剖面示意图。

图3为本技术方案第一实施例提供的覆铜基板的示意图。

图4为本技术方案第一实施例提供的在覆铜基板的成品区形成导电图形部的示意图。

图5为本技术方案第一实施例提供的在覆铜基板上形成光阻层的示意图。

图6为本技术方案第一实施例提供的对光阻层进行曝光的示意图。

图7为本技术方案第一实施例提供的对光阻层进行显影后的示意图。

图8为本技术方案第一实施例提供的第一次电镀后的示意图。

图9为本技术方案第一实施例提供的移除光阻层后的示意图。

图10为本技术方案第二实施例提供的电路板预制品的示意图。

图11为本技术方案第三实施例提供的电路板预制品的示意图。

图12为本技术方案提供的电子元器件的示意图。

图13为本技术方案提供的将电子元器件组装于如第一实施例所示的电路板预制品的示意图。

图14为本技术方案提供的去除废料区后获得的组装有电子元器件的电路板成品的示意图。

具体实施方式

下面将结合附图及多个实施例，对本技术方案提供的电路板预制品以及电路板组装方法作进一步的详细说明。

请一并参阅图1及图2，本技术方案第一实施例提供的电路板预制品10包括成品区101和废料区102。

所述电路板预制品10是指已进行导电线路工序、尚未进行成型工序的电路板。电路板预制品10可以为单面电路板、双面电路板或者多层电路板。本实施例中，电路板预制品10为长方形的单面电路板，其包括导电层11和绝缘层12。所述导电层11可以为铜层、银层或金层，本实施例中为铜层。所述绝缘层12可以为硬性树脂层，如环氧树脂、玻纤布等，也可以柔性树脂层，如聚酰亚胺(Polyimide，PI)、聚乙烯对苯二甲酸乙二醇酯(PolyethyleneTerephtalate，PET)、聚四氟乙烯(Teflon)、聚硫胺(Polyamide)、聚甲基丙烯酸甲酯(Polymethylmethacrylate)、聚碳酸酯(Polycarbonate)或聚酰亚胺-聚乙烯-对苯二甲酯共聚物(Polyamide polyethylene-terephthalate copolymer)等。

所述成品区101是指电路板预制品10中与最后成型的电路板成品的外型相对应的区域。本实施例中，所述成品区101为长方形，位于电路板预制品10的中央部位。所述废料区102是指电路板预制品10中位于成品区101周围，在生产制造完成后将进行去除的区域，用于在生产制造过程中给成品区101提供支撑，并起到便于放置整个电路板预制品10的作用。

所述导电层11包括在成品区101的导电图形部111和在废料区102的板翘校正部112。所述导电图形部111和板翘校正部112位于同一平面，均附着于绝缘层12的表面。所述导电图形部111是指由导电层11形成的包括导电线路1111和连接端点1112的导电图形，用于实现信号传输以及与电子元器件连接。所述板翘校正部112的厚度随着与成品区101中心的距离的增大而增加。所述成品区101中心是指成品区101的几何中心。由于一般来说，电路板预制品10中越远离成品区101中心的部分的翘曲度越大，板翘校正部112厚度的增加使得废料区102距成品区101越远的部分具有越大的重量，因此，废料区102的重量变化规律与电路板预制品10的翘曲度变化规律相对应。从而，由于板翘校正部112的重量可以牵制电路板预制品10中远离成品区101中心的部分的翘曲度，因此，板翘校正部112可以减轻电路板预制品10两端的上翘，校正电路板预制品10的翘曲度，使得整个电路板预制品10具有较好的平整度。

板翘校正部112可以通过研磨抛光、电解抛光等处理方法使得厚度随着与成品区101中心的距离的增大而连续地呈线性或非线性增加，也可以通过影像转移工序以及电镀或蚀刻工序使得厚度随着与成品区101中心的距离的增大而断续地呈阶梯性增加。本实施例中，板翘校正部112的厚度呈阶梯性增加，其具有一个第一表面112a以及多个与第一表面112a平行的第二表面112b，所述第一表面112a与绝缘层12接触，所述多个第二表面112b与第一表面112a之间的距离依次增加。所述第二表面112b的数量不限，本实施例中为四个。

具体地，板翘校正部112依次包括第一导电材料层1121、第二导电材料层1122、第三导电材料层1123以及第四导电材料层1124。所述四个第二表面112b依次位于第一导电材料层1121、第二导电材料层1122、第三导电材料层1123以及第四导电材料层1124。也就是说，所述第一导电材料层1121附着于绝缘层12，且遍布整个废料区102。所述第二导电材料层1122附着于第一导电材料层1121，其分布面积介于第一导电材料层1121与第三导电材料层1123之间，且仅分布于废料区102中远离成品区101的区域。所述第三导电材料层1123位于第二导电材料层1122和第四导电材料层1124之间，其分布面积也介于第二导电材料层1122和第四导电材料层1124之间，且分布于废料区102中更远离成品区101的区域。所述第四导电材料层1124的分布面积最小，且分布于废料区102中最远离成品区101的区域。

所述多个第二表面112b与第一表面112a之间的距离的增加幅度不限，即，所述第一导电材料层1121、第二导电材料层1122、第三导电材料层1123以及第四导电材料层1124的厚度不限。本实施例中，所述多个第二表面112b与第一表面112a之间的距离等幅增加，且所述第一导电材料层1121的厚度与导电图形部111的厚度相同，即板翘校正部112的最小厚度与导电图形部111的厚度相同，所述第一导电材料层1121、第二导电材料层1122、第三导电材料层1123以及第四导电材料层1124的厚度也相同。

当然，第一导电材料层1121的厚度与导电图形部111的厚度、第二导电材料层1122的厚度也可以不相同，所述第二导电材料层1122、第三导电材料层1123以及第四导电材料层1124的厚度也可以不同。例如，第三导电材料层1123的厚度可以介于第二导电材料层1122和第四导电材料层1124之间，即第二导电材料层1122、第三导电材料层1123以及第四导电材料层1124的厚度可以逐渐增加，以使得废料区102中距成品区101越远的部分具有越大的重量，可以更好地牵制电路板预制品10中远离成品区101中心的部分的翘曲度。

本技术方案第一实施例所示的电路板预制品10可以通过如下步骤制作：

首先，请参阅图3，提供一个覆铜基板100，其具有成品区101以及废料区102。所述覆铜基板100为单面覆铜基板，其包括一个第一导电材料层1121和一个绝缘层12。

其次，请参阅图4，通过影像转移工序和蚀刻工序将成品区101的第一导电材料层1121形成导电图形部111。

再次，通过影像转移工序和电镀工序在废料区102形成板翘校正部112。

第一步，请一并参阅图4及图5，在覆铜基板100表面通过贴覆或涂覆形成光阻层13，使得成品区101的导电图形部111和废料区102的第一导电材料层1121均被光阻层13覆盖。本实施例中，所述光阻层13为正型光阻。当然，其也可以为负型光阻。

第二步，请一并参阅图1及图6，通过光掩模14对光阻层13进行曝光。所述光掩模14中与废料区102对应的部分具有与第二导电材料层1122相对应的开口140。曝光后，与开口140相对应的、经过光线照射的光阻层13发生分解反应，未经光线照射的光阻层13则不发生反应。

第三步，将电路板基板10浸置于显影液中，发生分解反应的光阻层13被溶解，裸露出其下的铜箔层1121，而未发生分解反应的光阻层13则不被溶解，仍附着于导电图形部111以及铜箔层1121的表面，如图7所示。

第四步，将电路板基板10浸置于电镀槽(图未示)中，使得电镀槽中的导电材料沉积在未被光阻层13覆盖的铜箔层1121表面，即，在废料区102与开口140相对应的区域镀上第二导电材料层1122，如图8所示。

第五步，请一并参阅图8及图9，移除残留于第一导电材料层1121以及导电图形部111表面的光阻层13，即可获得具有第一导电材料层1121以及第二导电材料层1122的电路板半成品。

第六步，重复如上步骤以在第二导电材料层1122上沉积形成第三导电材料层1123，并在第三导电材料层1123上沉积形成第四导电材料层1124。从而，即可在废料区102形成包括第一导电材料层1121、第二导电材料层1122、第三导电材料层1123以及第四导电材料层1124的板翘校正部112，并形成在成品区101具有导电图形部111、在废料区102具有板翘校正部112的导电层11，从而获得包括上述导电层11的电路板预制品10，如图1所示。

请参阅图10，本技术方案第二实施例提供的电路板预制品20与第一实施例提供的电路板预制品10大致相同，其不同之处在于，板翘校正部212的最大厚度与成品区201的导电图形部211的厚度相同，即，废料区202的导电层21的最大厚度与导电图形的厚度相同。本实施例中，废料区202的导电层21厚度的阶梯性变化可以在将成品区201的导电层21形成导电图形后，通过对废料区202的导电层21进行多次影像转移工序和多次蚀刻工序实现。

请参阅图11，本技术方案第三实施例提供的电路板预制品30与第二实施例提供的电路板预制品20大致相同，其不同之处在于，板翘校正部312的厚度随着与成品区301中心的距离的增大而连续线性增加。板翘校正部312具有相对的第一表面312a和第二表面312b。所述第一表面312a为平面，其与绝缘层32接触。所述第二表面312b也为平面，且与第一表面312a相交。本实施例中，板翘校正部312厚度的连续变化可以通过对废料区302的导电层进行多次磨蚀或抛光实现。

当然，所述第二表面312b也可以为曲面，即，板翘校正部312的厚度也随着与成品区301中心的距离的增大而连续呈非线性关系增加，仅需板翘校正部312的厚度变化规律与电路板预制品30的翘曲度变化规律相对应从而牵制电路板预制品30的两端的翘曲即可。

本技术方案还提供一种采用电路板的组装方法，以下仅以第一实施例的电路板预制品10为例进行说明。

首先，请再次参阅图1，提供如第一实施例所示的电路板预制品10。

其次，请一并参阅图11及图12，在成品区101组装电子元器件40。

当然，在组装电子元器件40之前，还可以对电路板预制品10进行镀金、涂覆防焊层、文字印刷等工序。

在电路板预制品10的成品区101组装电子元器件是指将电子元器件组装于成品区101中与导电图形部111设计对应的位置。将电子元器件组装于成品区101的方法可以为表面贴装、覆晶构装或其它方法，可视电子元器件的类型以及组装的要求而定。所述电子元器件为用于实现特定处理功能的器件，其可以为集成电路芯片，也可以为电容电感元件，还可以为存储器或其它器件。电子元器件的形状结构也不限。

请参阅图11，本实施例中，电子元器件为长方体形的集成电路芯片40，其具有多个与导电接点1112相对应的组装接点。所述组装接点可以为焊锡凸块41，通过贴合头(图未示)将集成电路芯片40的多个焊锡凸块41一一对应贴合于多个导电接点1112，再经过回焊实现焊锡凸块41与导电接点1112的牢固连接，从而将集成电路芯片覆晶构装于成品区101，获得组装有电子元器件的电路板预组装品10a，如图12所示。

再次，请一并参阅图12及图13，去除废料区102，以获得组装有电子元器件40的电路板成品10b。

以冲裁模具、铣刀、激光或其它工具切割成品区101与废料区102的边界，以使废料区102掉落去除，即可获得组装有集成电路芯片40的电路板成品10b。当然，获得电路板成品10b后，还可以进行后续检验、进一步组装等工艺。

本技术方案的电路板预制品中，废料区的导电层厚度随着与成品区中心的距离的增大而增加，使得废料区中越远离成品区中心的部分具有越大的重量，从而该部分的重量可以牵制电路板预制品的两端以减轻电路板预制品的翘曲度和成品区的翘曲度，使得整个电路板预制品具有较好的平整度。本技术方案的电路板组装方法中，利用先在成品区组装电子元器件再去除废料区的工艺，使得组装电子元器件时成品区处于较为平坦的状态，从而保证了电子元器件与电路板的对位精度和组装精度，使得电路板具有较好的组装效果。

可以理解的是，对于本领域的普通技术人员来说，可以根据本发明的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本发明权利要求的保护范围。

Claims (11)

1.一种电路板预制品，其包括成品区和位于成品区周围的废料区，所述成品区和废料区均具有导电层，所述成品区的导电层形成有导电图形，所述成品区的导电层和废料区的导电层位于同一平面，其特征在于，所述废料区的导电层厚度随着与成品区中心的距离的增大而增加。

2.如权利要求1所述的电路板预制品，其特征在于，所述废料区的导电层厚度随着与成品区中心的距离的增大而阶梯性增加。

3.如权利要求2所述的电路板预制品，其特征在于，所述废料区的导电层具有第一表面以及多个与第一表面平行的第二表面，所述多个第二表面与第一表面之间的距离依次增加。

4.如权利要求3所述的电路板预制品，其特征在于，所述废料区的导电层包括多层分布面积依次减小且分布位置依次远离成品区的导电材料层，所述多个第二表面分别位于多层导电材料层上。

5.如权利要求1所述的电路板预制品，其特征在于，所述废料区的导电层厚度随着与成品区中心的距离的增大而连续性增加。

6.如权利要求5所述的电路板预制品，其特征在于，所述废料区的导电层具有第一表面和第二表面，所述第一表面为平面，所述第二表面为与第一表面相交的平面或曲面。

7.如权利要求1所述的电路板预制品，其特征在于，所述废料区的导电层的最小厚度与导电图形的厚度相同。

8.如权利要求1所述的电路板预制品，其特征在于，所述废料区的导电层的最大厚度与导电图形的厚度相同。

9.一种电路板组装方法，包括步骤：

提供如权利要求1所述的电路板预制品；

在成品区组装电子元器件；

去除废料区，以获得组装有电子元器件的电路板成品。

10.如权利要求9所述的电路板组装方法，其特征在于，以表面贴装技术或覆晶构装技术在成品区组装电子元器件。

11.如权利要求9所述的电路板组装方法，其特征在于，以冲裁模具、铣刀或激光去除废料区。

Images