JP4123206B2 - 多層配線板及び多層配線板の製造方法 - Google Patents
多層配線板及び多層配線板の製造方法 Download PDFInfo
- Publication number
- JP4123206B2 JP4123206B2 JP2004253593A JP2004253593A JP4123206B2 JP 4123206 B2 JP4123206 B2 JP 4123206B2 JP 2004253593 A JP2004253593 A JP 2004253593A JP 2004253593 A JP2004253593 A JP 2004253593A JP 4123206 B2 JP4123206 B2 JP 4123206B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating sheet
- region
- regions
- wiring pattern
- multilayer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4635—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating flexible circuit boards using additional insulating adhesive materials between the boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0393—Flexible materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/05—Flexible printed circuits [FPCs]
- H05K2201/055—Folded back on itself
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/0707—Shielding
- H05K2201/0715—Shielding provided by an outer layer of PCB
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
- Y10T29/49135—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting and shaping, e.g., cutting or bending, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Description
このような従来知られているプリント配線板には特許文献1及び特許文献2に開示されているものがある。
すなわち、各層毎にパターン形成するため、同一の装置を使用すると生産リードタイムが著しく長くなり、一方並列に生産する場合には装置が複数台必要となり生産スペースおよび投資が必要になる。また各層毎のパターン形成歩留りが異なり易いため、材料投入を一番歩留りが悪い処理工程に合わせて行うこととなり、材料を多く要す結果となっていた。
こうして作製された多層プリント配線板を含むプリント配線板は電子部品が実装されて使用されるが、特に高周波回路を構成する部分については金属ケースなどを被せて電磁シールドが行われ、結果として電子部品が占める実装領域が大きくなり、プリント配線板自体も大きくする必要があった。この場合、電磁シールド用のケースはプリント配線板に被せグランドに接続されるため、はんだ付けの追加作業が発生するだけでなく、配線板自体が受ける振動によりケースが外れる不都合があった。
図1は本例の多層配線板を示し、図1Aは斜視図、図1Bは正面断面図である。図2は本例の多層配線板の作製手順を説明する断面図で、図2Aは銅箔上の感光性ポリイミドに導通孔形成後、図2Bは配線パターン形成後、図2Cはバンプ形成後、図2Dは絶縁接着層形成後を示し、図2Eは端部の折り曲げ後、図2Fは巻き構造に折り畳まれ硬化後の多層配線板を示している。また、図3は、図2A〜Fに対応させた斜視図であり、ここで図2の断面図2Aに対し図3では斜視図3A-1及び図3A-2が、断面図2Bに対し斜視図3B-1及び図3B-2が対応している。また、図4は、図1の多層配線板を一括で多数作製する手順を説明する、図4Aは銅箔上の感光性ポリイミドのパターン、図4Bは折り畳み状態の平面図、図4Cは図4Bの正面図である。
多層配線板10は、図1Aに示すように穴11a,11a,…が設けられたポリイミドシート11を、絶縁接着層を間に挟んで巻いた構造をなしており、図1Bに示すように、内層に配されるポリイミドシート11の穴11c,11d,11eをバンプ14が貫通して他の層の配線パターンと接続され、3次元的な回路が形成される。
以下では、硬化後は感光性ポリイミドで形成されたシートは感光性を有しないので単にポリイミドシート11と述べる。
このとき、図2A及び図3A-1に示すように、ポリイミドシート11を5つに分割した領域R1から領域R5の、領域R1に4つの導通穴11a、領域R2に2つの導通穴11b、領域R3に2つの導通穴11c、領域R4に2つの導通穴11d、領域R5に4つの穴11eが配設される。そして、形成された導通穴11a,11b,11c,11d及び穴11eから、図3A-1に示すように、銅箔9の上面が露呈される。
このとき、図3B-1に示す領域R1〜R5に対応しポリイミドシート11の裏面には、領域R1に第1層、領域R2に第4層、領域R3に第2層、領域R4に第3層の配線パターン12が形成されるとともに、領域R5の銅箔9はエッチングにより完全に除去され貫通孔11eが形成される。そして、このとき必要に応じて配線パターン12の回路の検査を行う。なお、図3B-2は、配線パターン12が形成された基板をポリイミドシート11の側から見たものである。
このとき領域R4に設けられるバンプが貫通孔11eを貫通して領域R3の配線パターン12と接続され、領域R2に形成されるバンプが領域R4の導通穴11dに露呈されている銅箔面に接続され、領域R1に形成されるバンプが領域R3の導通穴11cに露呈されている銅箔面に接続される(図1B参照)。なお、折り畳むに当たり不要となる端面を切除しておく。
図4Aは1枚のワークサイズシートで3つの多層配線板を一括で製作するため、図2A及び図3Aに示す導通穴11a〜11d,穴11eが設けられたポリイミドシート11が上面に形成された銅箔9を、縦に3枚並べたものである(図4Aの実線で示す3つの矩形枠)。
すなわち、銅箔9は大きめのものが用意され、図4Aに示すように、複数の多層配線板10を一括で作製するため、例えば銅箔9の上辺側と下辺側に位置決めピン挿通用の孔9−1,9−1,…を必要とする領域Rの数だけ予め設ける(図示では上下それぞれ5つ)。そして、この位置決め孔9-1,9-1,…を基準として、横長で矩形の配線パターン12を縦方向に必要数だけ(図示では3箇所10−1〜10−3)並べて形成する。
そして、図4Aに示す捨て基板領域R9a,R9bを切除したのち、バンプ14(図2C及び図3C参照)を形成して絶縁性の材料の絶縁接着層13を設け(図2D及び図3D参照)、図示しない折り畳み治具に設けられた2つの位置決めピンに、位置決め孔9−1,9−1,…を順次挿通しながら、領域R5の方から巻き(図2E及び図3E参照)、図4B及び図4Cに示す折り畳まれた状態とする。
最後に、図4Bに示す破線部を切断し、上下の位置決め孔9-1の部分と、中の3つの多層配線板を分離し3つの多層配線板を作製する。
なお、折り畳み前にバンプ14の先端あるいは導通穴11a〜11dから露呈している銅箔9の上面に、本願出願人による公開公報(特開2003−8209,特開2003−318545)に開示されている導電接合材を設けることにより、折り畳まれ加圧接着された後の層間の配線同士の電気的接続信頼性を確保することができる。
図5は本例の多層配線板の作製手順を説明する断面図で、図5Aは両面銅張フレキシブル基板の両面に配線パターン形成後、図5Bはビア形成後、図5Cはめっきレジスト形成後、図5Dはバンプ形成後、図5Eはソルダーレジスト形成後、図5Fは絶縁接着層形成後、図5Gは巻き構造に折り畳まれ硬化後の多層配線板を示している。
以下では、この図5を説明するに図1〜図4に対応する部分には同一の符号を付し説明する。
次に、図5Bに示すように、レーザーにより銅張板の図5Bに示す下面から非貫通のビア20aを形成し、ビア20aの底に露呈される配線パターン12aの銅箔面をクリーニングしたのち、無電解めっきの核となる触媒金属を吸着させ、その後ポリイミド基材20が剥き出しの部分にも電気めっき処理を行うことができるように極めて薄く銅張板全体に無電解銅めっきを行う(このめっき層は不図示である)。ここでレーザーによる有底(非貫通)ビアの形成は銅箔を含む基板仕様とレーザーの条件を適正にすることで実施できる。
次に、無電解銅めっきにより導通が確保された状態で、めっきレジスト21から剥き出しになっているビア20a形成部とバンプ形成部20b(図5B参照)に電気銅めっきを行い、めっきレジスト21と略同じ厚さとなるまで、ビア20a内にめっき銅19を成長させるとともにバンプ形成部20bにめっき銅によるバンプ29を形成する。そして、電気銅めっき後、錫めっきを行い、図5Dに示すように、めっきレジスト21剥離後、ポリイミド基材20の全面に形成されている薄い無電解銅めっきをエッチングして除去する。
次に、図5Fに示すように、ポリイミド基材20のソルダーレジスト22の形成面とは反対の面に、領域R1から領域R3を覆い、かつバンプの頭部が埋まることのない厚さに絶縁性の接着材料13を塗布しべとつきのない状態まで硬化させる。
次に、図5Fに示す領域R4を最内層とし、ソルダーレジスト22の形成面(領域R1及び2の図5Fに示す下面)が最外層となるように巻く(図5G参照)。
最後に、図5Gに示すように、巻き構造とされた配線板を図示しない治具に収納して、減圧雰囲気中で脱泡しながら、加熱するとともに、例えば領域R1の側から面で加圧し、層間が密着した状態で樹脂を硬化させ層間の導通を確保し多層配線板とする。
図6は、本例の多層配線板の作製手順を説明する断面図で、図6Aは熱可塑性プラスチックフィルムに穿孔後、図6Bは孔埋め後、図6Cは配線パターン形成後、図6Dは折り畳み途中、図6Eは巻き構造に折り畳まれ硬化後の多層配線板を示している。
以下では、この図6を説明するに図1〜図5に対応する部分には同一の符号を付し説明する。
次に、図6Bに示すように、印刷法などにより開口部30a,30a,…に導電性ペーストを孔埋めして硬化させ孔埋めペースト25とする。
次に、図6Dに示すように、領域R6を最内層とし領域R1および領域R2の図に示す上側を最外層とするように巻く。
最後に、図6Eに示すように、巻き構造とされた配線板を図示しない治具に収納して、減圧雰囲気中で脱泡しながら、液晶ポリマーの溶融温度以上で加熱するとともに、例えば領域R1及び2の側から面で加圧し、層間が密着した状態で冷却し樹脂を硬化させ層間の導通を確保する。液晶ポリマーは熱可塑性を有するため、加熱によりポリマー自体が軟らかくなり加圧板にならうようになされ、配線パターンの形成が極めて簡便となる。
そして、必要に応じてトリミングし導通検査をして、多層配線板とする。
図7は、本例の多層配線板の作製手順を説明する断面図で、図7Aは両面銅張フレキシブル基板の両面間で電気的に接続された配線パターン形成後、図7Bはソルダーレジストパターン形成後、図7Cはバンプ形成されて絶縁接着層形成後、図7Dは部品搭載後、図7Eは折り畳まれ硬化後の多層配線板を示している。
次に、両面銅張板の両面の銅箔に感光性レジストを塗布し、全層のうち半分の配線パターン12が並べて作画された2枚のフォトマスクを用いて露光し、現像、エッチング、レジスト剥離の各処理を行い、ポリイミド基材20の表裏面に、図7Aに示すように、銅箔による配線パターン12aを図示の上面に、配線パターン12bを図示の下面に1度に形成する。
次に、図7Bに示すように、感光性ポリイミド31をソルダーレジストの代わりに用いて、ソルダーレジストパターンを図に示す上面側に形成する。
次に、図7Dに示すように、ソルダーレジストパターン形成面にはんだペーストあるいは導電性ペースト26-1〜-4を塗布後、チップ部品41a,41bを搭載する。ここで、チップ部品41bは導電性ペースト26-3の上に搭載され、チップ部品41bの一方の端子のみが電気的に接続され、多端の端子は折り畳まれたときに導電性ペースト26-4と電気的に接続される。
次に、図7Fに示すように、端の領域R4の部分を折り曲げ、図7Eに示す最下面(領域R1)に折り畳み重ねる。
次に、折り畳み構造とされた配線板を図示しない治具に収納して、減圧雰囲気中で脱泡しながら、加熱するとともに、例えば領域R3の側から面で加圧し、バンプと対応する配線パターン12が密着した状態で樹脂を硬化させ層間の導通を確保する
そして、必要に応じて最終外形寸法となるようにトリミングしてから最終特性検査を行い、電子部品が一体に内蔵され回路モジュールとされた多層配線板が完成する。
特に、高周波回路に用いられる電子部品が実装される多層配線板では、電子部品が電磁的にシールドされることが必要であるが、本例の多層配線板では、折り畳み構造を有することから電子部品のまわりに配線パターンによる電磁シールド層を容易に設けることができ、電磁気的影響を受けにくく安定な動作を行なうことができるものとすることができる。そして、従来と比べ、シールドケースが不要となるのでコスト低減を行うことができるだけでなく、振動などによってもデバイスとしての信頼性を損なうことのない多層配線板とすることができる。
図8は、本例の多層配線板の作製手順を説明する断面図で、図8Aは銅板上に配線パターン形成後、図8Bは厚膜素子形成後、図8Cは導通孔付のポリイミド膜形成後、図8Dはマスキングフィルム張付け後、図8Eはバンプ形成されて絶縁接着層形成後、図8Fは端部の折り曲げ後、図8Fは巻き構造に折り畳まれ硬化後の多層配線板を示している。
以下では、この図8を説明するに図1〜図4に対応する部分には同一の符号を付し説明する。
このとき、図8Cに示すように、ポリイミドシート11を5つに分割した領域R1から領域R5の、領域R1に4つの導通穴11a、領域R2に2つの導通穴11b、領域R3に2つの導通穴11c、領域R4に2つの導通穴11d、領域R5に4つの穴11が配設される。そして、形成された導通穴11a,11b,11c,11d,11eにより、図8Cに示すように、導通穴11aから配線パターン12の一部と銅板39の面が露呈される。
次に、巻き構造とされた配線板を図示しない治具に収納して、減圧雰囲気中で脱泡しながら、加熱するとともに、例えば領域R1の側から面で加圧し、層間が密着した状態で樹脂を硬化させ層間の導通を確保する。
図8例の場合は、抵抗体あるいは蓄電体などの受動部品が容易に組み込むことができる。
Claims (7)
- 1枚の横長形状の絶縁シートの片面に、該絶縁シートを複数の領域に分けて多層配線を構成する全配線パターンが形成され、
前記絶縁シートにおける所要の前記領域の所要位置に導通穴が設けられ、
前記導通穴は配線パターンが形成された領域において該配線パターンの導体面が露出するように形成され、
前記配線パターンの電気的接続がなされる位置に導電材による突起が形成され、
前記配線パターンが形成された面に前記突起を除いて絶縁接着層が形成され、
前記複数の領域が相互に積層されるように、前記横長形状の絶縁シートが一方の端部に対応した領域から順に巻き込まれた構成をなし、
前記導電材による突起が積層方向に隣接する領域の前記導通穴を通して該隣接する領域の配線パターンに電気的に接続され、
前記絶縁接着層を介して前記複数の領域が接着されて、3次元的な電気配線が形成されて成る
ことを特徴とする多層配線板。 - 1枚の横長形状の絶縁シートの両面に、該絶縁シートを複数の領域に分けて多層配線を構成する全配線パターンが形成され、
前記配線パターンの電気的接続がなされる位置に導電材による突起が形成され、
前記突起を有する配線パターンが形成された面に前記突起を除いて絶縁接着層が形成され、
前記複数の領域が相互に積層されるように、前記横長形状の絶縁シートが一方の端部に対応した領域から順に巻き込まれた構成をなし、
前記導電材による突起が積層方向に隣接する領域の配線パターンに電気的に接続され、
前記絶縁接着層を介して前記複数の領域が接着されて、3次元的な電気配線が形成され、
最外面の略全体がソルダーレジスト層又は絶縁性樹脂層で覆われて成る
ことを特徴とする多層配線板。 - 1枚の横長形状の接着性を有する絶縁シートの片面に、該絶縁シートを複数の領域に分けて多層配線を構成する全配線パターンが形成され、
前記絶縁シートの、前記配線パターンの電気的接続がなされる位置に開口部が形成され、
前記開口部内に導電性材が埋め込まれ、
前記複数の領域が相互に積層されるように、前記横長形状の絶縁シートが一方の端部に対応した領域から順に巻き込まれた構成をなし、
前記導電性材が積層方向に隣接する領域の配線パターンに電気的に接続され、
前記絶縁シートの接着性を介して前記複数の領域が接着されて、3次元的な電気配線が形成されて成る
ことを特徴とする多層配線板。 - 前記巻き込まれた内層の前記領域の配線パターンに電子部品が接続され、
前記電子部品が前記領域に形成された配線パターンによる電磁シールド層で電磁シールドされて成る
ことを特徴とする請求項1、2または3記載の多層配線板。 - 1枚の横長形状の絶縁シートの片面に、該絶縁シートを複数の領域に分けて多層配線を構成する全配線パターンを形成すると共に、前記絶縁シートにおける所要の前記領域の所要位置に前記配線パターンが露出するように導通穴を形成する工程と、
前記配線パターンの電気的接続がなされる位置に導電材による突起を形成する工程と、
前記配線パターンが形成された面に前記突起を除いて絶縁接着層を形成する工程と、
前記複数の領域が相互に積層されるように、前記横長形状の絶縁シートを一方の端部に対応した前記領域から順に巻き込む工程と、
加熱、加圧して前記絶縁接着層を介して前記複数の領域を接着する工程を有する
ことを特徴とする多層配線板の製造方法。 - 1枚の横長形状の絶縁シートの両面に、該絶縁シートを複数の領域に分けて多層配線を構成する全配線パターンを形成する工程と、
前記配線パターンの電気的接続がなされる位置に導電材による突起を形成する工程と、
前記突起を有する配線パターンが形成された面に前記突起を除いて絶縁接着層を形成する工程と、
前記領域のうち、巻き込んだときに最外面となる領域の面の略全体にソルダーレジスト層又は絶縁性樹脂層を形成する工程と、
前記複数の領域が相互に積層されるように、前記横長形状の絶縁シートを一方の端部に対応した前記領域から順に巻き込む工程と、
加熱、加圧して前記絶縁接着層を介して前記複数の領域を接着する工程を有する
ことを特徴とする多層配線板の製造方法。 - 1枚の横長形状の接着性を有する絶縁シートに、該絶縁シートを複数の領域に分けて所要の領域の所要位置に開口部を形成する工程と、
前記開口部内に導電性材を埋め込み、前記絶縁シートの片面に一部前記導電性材と電気的に接続されるように多層配線を構成する全配線パターンを形成する工程と、
前記複数の領域が相互に積層されるように、前記横長形状の絶縁シートを一方の端部に対応した領域から順に巻き込む工程と、
加熱、加圧して前記絶縁シートの接着性により前記複数の領域を接着する工程を有する
ことを特徴とする多層配線板の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004253593A JP4123206B2 (ja) | 2004-08-31 | 2004-08-31 | 多層配線板及び多層配線板の製造方法 |
KR1020050075396A KR20060050532A (ko) | 2004-08-31 | 2005-08-17 | 다층 배선판 및 다층 배선판의 제조방법 |
US11/212,684 US7757394B2 (en) | 2004-08-31 | 2005-08-29 | Multilayer wiring board |
CNA2005100938944A CN1744800A (zh) | 2004-08-31 | 2005-08-31 | 多层线路板和用于制作多层线路板的工艺 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004253593A JP4123206B2 (ja) | 2004-08-31 | 2004-08-31 | 多層配線板及び多層配線板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006073684A JP2006073684A (ja) | 2006-03-16 |
JP4123206B2 true JP4123206B2 (ja) | 2008-07-23 |
Family
ID=35995149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004253593A Expired - Fee Related JP4123206B2 (ja) | 2004-08-31 | 2004-08-31 | 多層配線板及び多層配線板の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7757394B2 (ja) |
JP (1) | JP4123206B2 (ja) |
KR (1) | KR20060050532A (ja) |
CN (1) | CN1744800A (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005033218A1 (de) * | 2005-07-15 | 2007-01-18 | Printed Systems Gmbh | Dreidimensionale Schaltung |
JP4787638B2 (ja) * | 2006-03-16 | 2011-10-05 | 新光電気工業株式会社 | 配線基板の製造方法 |
JP5140028B2 (ja) * | 2009-03-26 | 2013-02-06 | 日東電工株式会社 | 配線回路基板およびその製造方法 |
KR101109231B1 (ko) * | 2010-07-08 | 2012-01-30 | 삼성전기주식회사 | 인쇄회로기판 및 이를 포함하는 진동모터 |
KR101555211B1 (ko) * | 2011-10-05 | 2015-09-25 | 한국전자통신연구원 | 직물 회로 기판 및 이의 제조 방법 |
KR101330770B1 (ko) * | 2011-11-16 | 2013-11-18 | 엘지이노텍 주식회사 | 백라이트 유닛용 절곡 인쇄회로기판 |
CN203027596U (zh) * | 2011-12-19 | 2013-06-26 | 嘉基电子科技(苏州)有限公司 | 一种软性电路板及其组合 |
CN102548205B (zh) * | 2012-01-19 | 2014-03-12 | 华为技术有限公司 | 金手指和板边互连器件 |
JP2017022173A (ja) * | 2015-07-07 | 2017-01-26 | 日本メクトロン株式会社 | 伸縮性導電基板及び伸縮性導電積層体 |
TWI586252B (zh) * | 2016-01-19 | 2017-06-01 | 和碩聯合科技股份有限公司 | 折疊式屏蔽盒 |
JPWO2018123961A1 (ja) * | 2016-12-27 | 2019-10-31 | 学校法人関東学院 | 多層配線板及び多層配線板製造方法 |
CN110355932B (zh) * | 2019-06-21 | 2020-06-19 | 西安交通大学 | 一种多层电介质材料的制备装置及方法 |
CN113597144A (zh) * | 2021-07-28 | 2021-11-02 | 恒赫鼎富(苏州)电子有限公司 | 一种多层fpc线路板制作工艺 |
CN117295260B (zh) * | 2023-11-23 | 2024-01-30 | 四川英创力电子科技股份有限公司 | 一种多层软硬结合印制电路板及其制作方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3873889A (en) * | 1973-08-08 | 1975-03-25 | Sperry Rand Corp | Indicator module and method of manufacturing same |
JPH02239695A (ja) | 1989-03-13 | 1990-09-21 | Nec Corp | 多層プリント配線板 |
JP2864527B2 (ja) | 1989-04-25 | 1999-03-03 | 住友電気工業株式会社 | フレキシブルプリント回路板 |
US6225688B1 (en) * | 1997-12-11 | 2001-05-01 | Tessera, Inc. | Stacked microelectronic assembly and method therefor |
JP2000353863A (ja) | 1999-06-09 | 2000-12-19 | Hitachi Telecom Technol Ltd | プリント配線板構造とこのプリント配線板構造の反り防止方法 |
JP3227444B2 (ja) | 1999-11-10 | 2001-11-12 | ソニーケミカル株式会社 | 多層構造のフレキシブル配線板とその製造方法 |
JP2002171069A (ja) | 2000-12-04 | 2002-06-14 | Ibiden Co Ltd | 多層配線基板、及びその製造方法 |
JP2002335077A (ja) | 2001-05-09 | 2002-11-22 | Sony Corp | 多層プリント配線板及びその製造方法 |
JP3729092B2 (ja) | 2001-06-19 | 2005-12-21 | ソニー株式会社 | 導電性接合材、多層型プリント配線基板及び多層型プリント配線基板の製造方法 |
JP2003318545A (ja) | 2002-04-22 | 2003-11-07 | Sony Corp | 多層型プリント配線基板及び多層型プリント配線基板の製造方法 |
JP2003338687A (ja) | 2002-05-22 | 2003-11-28 | Toppan Printing Co Ltd | 多層配線基板の製造方法および多層配線基板 |
JP2004128418A (ja) | 2002-10-07 | 2004-04-22 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP4225036B2 (ja) * | 2002-11-20 | 2009-02-18 | 日本電気株式会社 | 半導体パッケージ及び積層型半導体パッケージ |
-
2004
- 2004-08-31 JP JP2004253593A patent/JP4123206B2/ja not_active Expired - Fee Related
-
2005
- 2005-08-17 KR KR1020050075396A patent/KR20060050532A/ko not_active Application Discontinuation
- 2005-08-29 US US11/212,684 patent/US7757394B2/en not_active Expired - Fee Related
- 2005-08-31 CN CNA2005100938944A patent/CN1744800A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US20060049130A1 (en) | 2006-03-09 |
KR20060050532A (ko) | 2006-05-19 |
CN1744800A (zh) | 2006-03-08 |
JP2006073684A (ja) | 2006-03-16 |
US7757394B2 (en) | 2010-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7757394B2 (en) | Multilayer wiring board | |
KR100854614B1 (ko) | 플렉스리지드 배선판과 그 제조 방법 | |
US7282394B2 (en) | Printed circuit board including embedded chips and method of fabricating the same using plating | |
KR100688768B1 (ko) | 칩 내장형 인쇄회로기판 및 그 제조 방법 | |
US7506437B2 (en) | Printed circuit board having chip package mounted thereon and method of fabricating same | |
JPH07307574A (ja) | 多層金属プリント基板とモールドモジュール | |
JPWO2010073780A1 (ja) | フレックスリジッド配線板及びその製造方法 | |
JP2014107552A (ja) | 多層回路基板及びその製作方法 | |
KR20160099934A (ko) | 리지드-플렉시블 기판 및 그 제조방법 | |
WO2005071744A1 (ja) | 積層型電子部品および積層型電子部品の実装構造 | |
KR101905879B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
JP3226959B2 (ja) | 多層フレキシブルプリント基板の製法 | |
JP2007088058A (ja) | 多層基板、及びその製造方法 | |
US8365397B2 (en) | Method for producing a circuit board comprising a lead frame | |
KR100704911B1 (ko) | 전자소자 내장형 인쇄회로기판 및 그 제조방법 | |
JP4365515B2 (ja) | 半導体モジュールの製造方法 | |
JP4814129B2 (ja) | 部品内蔵配線基板、配線基板内蔵用部品 | |
KR100771320B1 (ko) | 칩 내장형 인쇄회로기판 및 그 제조방법 | |
JP2003031954A (ja) | 電子部品内蔵型多層基板とその製造方法 | |
CN112566390B (zh) | 多层柔性线路板及其制备方法 | |
JP3582645B2 (ja) | 立体形配線板の製造方法 | |
JP3846209B2 (ja) | 多層印刷配線基板の製造方法及び多層印刷配線基板 | |
KR101154352B1 (ko) | 임베디드 인쇄회로기판용 부재 및 그 제조 방법 및 임베디드 인쇄회로기판용 부재를 이용한 임베디드 인쇄회로기판 제조 방법 | |
JP4003556B2 (ja) | プリント基板の製造方法 | |
KR101587254B1 (ko) | 고집적 부품 내장 인쇄회로 기판 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070823 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071015 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080314 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080408 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080421 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |