KR20060050532A - 다층 배선판 및 다층 배선판의 제조방법 - Google Patents

다층 배선판 및 다층 배선판의 제조방법 Download PDF

Info

Publication number
KR20060050532A
KR20060050532A KR1020050075396A KR20050075396A KR20060050532A KR 20060050532 A KR20060050532 A KR 20060050532A KR 1020050075396 A KR1020050075396 A KR 1020050075396A KR 20050075396 A KR20050075396 A KR 20050075396A KR 20060050532 A KR20060050532 A KR 20060050532A
Authority
KR
South Korea
Prior art keywords
wiring board
multilayer wiring
sheet
wiring
pattern
Prior art date
Application number
KR1020050075396A
Other languages
English (en)
Inventor
요시오 와타나베
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20060050532A publication Critical patent/KR20060050532A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4635Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating flexible circuit boards using additional insulating adhesive materials between the boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0393Flexible materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05Flexible printed circuits [FPCs]
    • H05K2201/055Folded back on itself
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0707Shielding
    • H05K2201/0715Shielding provided by an outer layer of PCB
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y10T29/49135Assembling to base an electrical component, e.g., capacitor, etc. with component orienting and shaping, e.g., cutting or bending, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

하나의 절연시트 상에, 모든 배선층에 대한 배선패턴을 형성하고, 패턴들은 소정의 위치에 배치되고, 소정의 순서로 형성된 배선패턴을 가지는 절연시트를 접고, 접혀진 시트를 위치를 결정하면서 적층하고, 그 후 결과로서 생성된 시트를 3차원적 전기배선을 형성하기 위해 진공상태에서 가압하여 가열하는 단계를 가지는 공정에 의해 만들어지는 복수의 배선층(wiring layer)을 가지는 다층 배선판 (multilayer wiring board)이 제안된다.

Description

다층 배선판 및 다층 배선판의 제조방법{Multilayer wiring board and process for fabricating a multilayer wiring board}
도 1a는 본 발명의 1 실시예에 따른 다층 배선판의 일례의 외관의 사시도이고, 도 1b는 횡단면도이다.
도 2a-도 2f는 본 발명의 1 실시예에 따른 다층 배선판의 일례에 대한 제조공정을 설명하기 위한 횡단면도로서, 도 2a는 동박(copper foil) 상의 감광성 폴리이미드(polyimide)에 도통공(contact hole)이 형성된 상태를 나타내고, 도 2b는 배선패턴이 형성된 상태를 나타내고, 도 2c는 범프(bump)가 형성된 상태를 나타내고, 도 2d는 절연 접착층이 형성된 상태를 나타내며, 도 2e는 단부(end portion)가 구부려진 상태를 나타내고, 도 2f는 배선판이 감긴 구조로 접히고 경화된 상태를 나타낸다.
도 3(a-1)-도 3f는 도 2 a~도 2f에 대응시킨 사시도이다.
도 4a-도 4c는 다수의 도 1a-도 1b의 다층 배선판을 동시에 제조하기 위한 공정을 나타내고, 도 4a는 동박 상의 감광성 폴리이미드의 패턴을 나타내고, 도 4는 접혀진 상태의 평면도이고, 도 4c는 도 4b의 정면도이다.
도 5는 본 발명의 1 실시예에 따른 다층 배선판의 다른 일례의 제조공정을 나타내는 횡단면도로서, 도 5a는 양면 동장(copper-clad) 플렉서블(flexible) 기판 의 양쪽 표면에 배선패턴이 형성된 상태를 나타내고, 도 5b는 비아(via)가 형성된 상태를 나타내고, 도 5c는 도금(plating) 레지스터가 형성된 상태를 나타내고, 도 5d는 범프가 형성된 상태를 나타내고, 도 5e는 땜납(solder) 레지스트가 형성된 상태를 나타내고, 도 5f는 절연 접착층이 형성된 상태를 나타내고, 도 5g는 감긴 구조로 접혀져서 경화된 상태를 나타낸다.
도 6a-도 6e는 본 발명의 1 실시예에 따른 또 다른 다층 배선판에 대한 제조공정을 설명하기 위한 횡단면도로서, 도 6a는 열가소성 플라스틱 필름에 홀(hole)이 형성된 상태를 나타내고, 도 6b는 홀이 막힌 상태를 나타내고, 도 6c는 배선패턴이 형성된 상태를 나타내고, 도 6d는 기판이 접힌 상태를 나타내고, 도 6e는 감긴 구조로 접혀지고 경화된 상태를 나타낸다.
도 7a-도 7f는 본 발명의 1 실시예에 따른 다층 배선판의 또 다른 예에 대한 제조공정을 설명하기 위한 횡단면도로서, 도 7a는 양면 동장 플렉서블 기판의 양면 사이에서 전기적으로 접속된 배선패턴이 형성된 상태를 나타내고, 도 7b는 땜납(solder) 레지스트 패턴이 형성된 상태를 나타내고, 도 7c는 범프가 형성되고 절연 접착층이 형성된 상태를 나타내고, 도 7d는 부품이 탑재된 상태를 나타내고, 도 7e는 접혀져서 경화된 상태를 나타낸다.
도 8a-도 8g는 본 발명의 1 실시예에 따른 다층 배선판의 또 다른 예에 대한 제조공정을 설명하기 위한 횡단면도로서, 도 8a는 동판 상에 배선패턴이 형성된 상태를 나타내고, 도 8b는 후막(厚膜, thick film) 소자가 형성된 상태를 나타내고, 도 8c는 폴리이미드 막이 도통공(contact hole)을 가지는 상태를 나타내고, 도 8d 는 표면이 마스킹 필름으로 덮여진 상태를 나타내고, 도 8e는 범프가 형성되고 절연 접착층이 형성된 상태를 나타내고, 도 8f는 단부가 구부려진 상태를 나타내고, 도 8f는 감긴 구조로 접혀지고 경화된 상태를 나타낸다.
도 9는 종래의 다층 프린트 배선판의 제조 흐름의 일례를 나타내는 흐름도이다.
본 발명은, 주문을 받고 나서 생산을 시작하는, 이른바 빌드-투-오더 생산(build-to-order product)에 의해 단기간에 다품종소량생산 하는 생산방식에 적용하기 매우 적합한 다층 배선판 및 다층 배선판의 제조방법에 관한 것이다.
종래의, 일반적인 다층 프린트 배선판의 제조공정의 예를 도 9를 참조하여 설명한다.
다층 프린트 배선판은 다음과 같이 제조된다. 예를 들면, 약 500 mm의 정사각형 유리섬유를 함유하는 에폭시 수지로 구성되고 양쪽 표면이 동박(copper foil)으로 라미네이트 된 수지기재로 구성된 양면 동장 적층판(copper-clad laminate)을 이용하여(S1), 배선판 내층의 패턴이 이른바 포토 리소그래피법(photolithography method)에 의해 최초로 형성된다(S1~S7). 동장 적층판은 드라이 필름(포토레지스트(photoresist))으로 덮여지고(S2), 내층 배선패턴이 형성된 포토마스크(photomask)를 이용하여, 노광(S3), 현상(S4), 에칭(S5), 드라이 필름 제거(S6), 물로 세척(S7), 그리고 건조(S8)를 행한다.
다음으로, 동박(copper foil)이 각각의 패턴형성된 내층 기판의 위 표면과 뒤 표면에 열경화성 수지(prepreg)를 통하여 적층되고(S9), 가압 가열하여 함께 접착한다(S10). 외층의 패턴은 내층 패턴형성(S2~S8)과 같은 방법으로 단계(S11~S17)를 통해 형성된다.
그 후, 패턴형성된 외층에 비아 홀(via hole)이 형성되고(스텝 18), 비아 홀의 내부는 청정화되고, 내부의 배선과 외층 사이를 전기적으로 연결하기 위해 비아 홀에 대하여 동도금(copper plating)이 이어진다(스텝 19).
다음으로, 내습성을 포함하는 신뢰성을 확보하기 위해, 적층된 배선판은 후처리(post-treatment) 된다. 특히, 땜납 레지스트(solder resist) 패턴이 외층 배선패턴이 형성된 적층 배선판의 각 위 표면과 뒤 표면에 형성되고(스텝 20), 랜드(land)와 패드(pad) 같은 접속 단자부를 제외한 실질적으로 모든 영역을 덮도록 한다. 그리고 나서, 기판의 번호나 문자, 기호 등을 실크 스크린으로 인쇄한다(스텝 21). 결과물로서의 배선판은 소정의 외형치수로 가공되고, 필요에 따라 다수의 분할가능한 기판을 위해 이후의 단계에서 쉽게 분할될 수 있도록 V자 홈 등이 형성된다(스텝 22). 그 후, 외관검사나 전도검사 등의 검사(스텝 23)가 행해지고, 땜납 레지스트 패턴을 통해 노광된 랜드와 패드는, 도금 혹은 방수처리 등의 표면처리를 행하고(스텝 24), 그리하여 다층 프린트 배선판을 완성한다.
다층 프린트 배선판에 관하여, QFP(Quad Flat Package)의 IC부품이나 칩 부품 등의 표면 실장부품에 대하여, 땜납 페이스트가 인쇄되고(스텝 25), 부품이 탑재되고(S26), 역류 가열(reflow heating)되어 소정 위치에 납땜 된다(스텝 27). 특히, 탑재되는 부품이 고주파 등에 민감한 때는, 전자기 차단을 위한 차폐 케이스가 부품을 포함하는 영역에 고정되고, 케이스와 접지(ground) 사이를 전도시키기 위해 납땜 된다(스텝 28).
배선패턴이 위 표면과 뒤 표면을 포함하는 4층으로 구성되는 경우는, 예를 들면 하나의 양면 동장 적층판(copper-clad laminate)이 내층용으로 사용되고, 두개의 동박(copper foil)이 위와 뒤 표면의 외층용으로 이용되고, 노광, 현상, 에칭, 레지스터 제거 처리가 4개의 포토마스크(photomask)를 사용하여 각 층에 대하여 행해진다. 배선패턴이 6층으로 구성된 경우는, 예를 들면, 1개의 양면 동장 적층판이 내층용으로 사용되고, 2개의 적층판이 외층용으로 사용되어 패턴은 6개의 포토마스크(photomask)를 사용하여 각 층에 대하여 형성된다.
종래 알려져 있는 프린트 배선판의 예로는, 특허 문헌 1 및 특허 문헌 2에 개시되어 있는 것이 있다.
[특허 문헌 1] 일본특허공보 2002-335077호 (도 3)
[특허 문헌 1] 일본특허공보 2000-353863호 (도 4)
종래의 다층 프린트 배선판의 제조공정은 대량생산에 사용하는 것에 이점이 있다. 그러나, 포토마스크(photomask)가 노광에 있어 층마다 필요하고, 층마다 패턴이 형성되며, 그러므로 긴 준비시간이 필요하고, 형성되는 층 사이에 산출량이 달라, 재료의 사용량이 커지게 된다.
특히, 패턴이 층마다 형성되고, 그러므로, 동일한 장치를 사용하면, 생산 리드 타임이 현저하게 길어지고, 한편, 병렬 생산이 이루어지는 경우에는 복수의 장치가 사용되어야만 하여, 생산을 위해 많은 공간과 투자가 요구된다. 또한, 각 층마다의 패턴형성 산출량이 서로 틀리기 쉽고, 따라서 사용되는 재료의 양은 가장 낮은 산출량을 가지는 단계에서 필요로 하는 양으로부터 결정되어, 많은 양의 재료가 불가피하게 사용된다.
이렇게 하여 제작된 다층 프린트 배선판으로 구성되는 프린트 배선판 상에는 전자 부품이 탑재되고, 특히 고주파 회로를 구성하는 부분은 금속 케이스 등으로 덮여져 전자기 차폐하고, 따라서 전자부품에 의해 점유되는 탑재 영역은 넓은 영역을 필요로 하고, 프린트 배선판 자체의 크기도 커져야 한다. 이 경우, 전자기 차폐는 프린트 배선판에 위치되어 접지(ground)에 접속되고, 따라서 추가적인 납땜 작업이 필요해질 뿐만 아니라, 그 경우 배선판이 받는 진동으로 인해 벗겨질 수 있는 단점이 있다.
다층 프린트 배선판과 동등한 구성을 얻기 위해, 배선패턴이 형성된 얇은 기재(base material)로 구성되는 플렉서블 기판상에 전자부품이 탑재되고, 전자부품을 탑재영역 외부에 위치되는 플렉서블 기판의 부분이 구부러지고(bent) 적층되어(stack) 다른 전자부품이 형성되는 플렉서블 기판의 부분과 연결되는 방법이 있다. 그러나, 이 경우, 위와 아래의 적층된 플렉서블 기판 사이의 전도(conduction)는, 플렉서블 기판의 적층된 부분의 양끝 부분을 통해서만 되고, 그러므로 부품 사이의 전자기적 상호작용에 민감한 기판에서 야기되는, 긴 배선의 도중에서 노이즈가 발생하거나 흡수되는 문제가 있다.
상기한 관점에서, 본 발명에서는, 다품종소량생산에 적합할 뿐만 아니라, 전자부품에 대한 전자기 차폐를 가지는 구성도 용이하게 구현될 수 있는, 다층 배선판 및 다층 배선판의 제조방법이 제안된다.
상기 과제를 해결하기 위해, 본 발명 다층 배선판은, 복수의 배선층을 가지는 다층 배선판이며, 1매의 절연시트에, 모든 배선층의 배선패턴을, 소정 위치에 배치하고, 배선패턴이 형성된 절연시트를, 소정 순서로 접고(folding) 접혀진 시트를 위치결정하면서(positioning) 적층하고(stacking), 그 후 결과물로서의 시트를 3차원적으로 전기배선을 형성하기 위해 진공상태에서 가압하고 가열한다.
상기 구성을 가지는 것에 의해, 본 발명의 다층 배선판에서는, 부등식:(절연층의 수)×(다층 배선판의 층당 면적)<(작업 사이즈)가 만족 되면, 모든 층에 대한 배선패턴이 단일의 절연시트에 동시에 형성될 수 있고, 그러므로 배선패턴 형성을 위해 요구되는 시간의 길이도 대폭으로 단축될 뿐만 아니라, 오직 1대의 장치만이 각 처리과정에서 필요하다.
본 발명은, 상기 다층 배선판으로서, 표면에 배선패턴이 형성된 도체로 구성되는 돌기를 형성하기 위해 배선패턴의 도체 표면이 홀을 통해 노출되도록 절연시트에 홀(hole)이 형성되고, 돌기의 상부가 접착층에 완전히 묻히지 않도록 절연 접착층을 형성하여, 도체 표면을 홀을 통해 노출하고 절연시트를 접고(folding) 적층(stacking)한 후 돌기가 서로 전기적으로 접속되도록 하는 것이다.
상기와 같이 구성함으로써, 본 발명의 다층 배선판에서는, 접착층이 배선패턴 간의 절연층을 형성하고, 또한 절연시트에 형성한 홀을 통해 노출된 배선패턴과 돌기가 압력 하에서 접합 되고, 따라서 신뢰성 높은 층간 전기적 접속을 얻을 수 있다.
본 발명은 상기 다층 배선판으로서, 사실상 전체의 가장 바깥면이 경화 절연 수지(cureed insulated resin)로 덮이도록 한 것이다.
상기와 같이 구성함으로써, 본 발명의 다층 배선판에서는, 홀을 통해 노출된 다층 배선판의 동박(copper foil) 표면에 전자 부품을 탑재하거나, 또는, 더 큰 다른 프린트 배선판에 다층 배선판을 탑재할 수 있고, 바깥면이 경화 절연 수지로 덮여 있으므로, 수분 침투 등으로 인한 부식을 별도의 공정으로 땜납 레지스트(solder resist)를 표면에 형성하지 않고 상당부분 회피할 수 있다.
본 발명은 상기 다층 배선판으로서, 전자부품이 배선패턴 상에 설치되고, 전자부품이 절연시트를 접고 적층한 후 내층에 위치되는 것이다.
상기와 같이 구성함으로써, 본 발명의 다층 배선판에서는, 전자부품이 절연 수지 내에 포함되는 구조가 되고, 따라서 최초의 성능과 접속 신뢰성을 오래 유지할 수 있다.
본 발명은 상기 다층 배선판으로서, 전자부품이, 소망한 페이스트의 소성에 의해 형성되는 저항 혹은 커패시터인 것이다.
상기와 같이 구성함으로써, 본 발명의 다층 배선판에서는, 땜납 페이스트의 인쇄, 전자부품의 탑재, 또는 리플로우(reflow) 가열 처리가 필요 없고, 전자부품 이 배선패턴 형성을 위한 단계와 유사한 단계로 형성될 수 있으므로, 뛰어난 접속 신뢰성을 가지는 전자부품 내장 다층 배선판을 얻을 수 있다.
본 발명은 상기 다층 배선판으로서, 배선패턴으로 구성된 전자기 차폐층이 전자부품의 외측에 배치되도록 절연시트를 접은 것이다.
상기와 같이 구성함으로써, 본 발명의 다층 배선판에서는, 절연시트를 접고 적층하는 것에 의해, 전자부품이 프린트 배선판 내층에 탑재되고, 따라서 전자부품의 주위를 둘러싸는 배선 패턴이, 용이하게 전자기 차폐층으로서 기능하여, 전자기적 간섭의 영향을 감소할 수 있도록 하는 것과 동시에, 다층 배선판 자체의 두께나 크기를 바꿀 필요도 없이 진동으로 인해 신뢰성이 저하되지 않는다.
본 발명의 다층 배선판의 제조방법은, 복수의 배선층을 가지는 다층 배선판의 제조 방법으로서, 1매의 절연시트에, 모든 배선층에 대한 배선패턴을 소정의 위치에 배열하여 형성하는 단계와, 절연시트에 배선패턴과 접속되는 도통공(contact hole)을 형성하는 단계와, 소정 순서로 위치결정 하면서 절연시트를 접고 적층하는 단계와, 도통공을 통해 3차원적으로 전기배선을 형성하기 위해 접고 적층한 절연시트를 진공상태에서 압력 하에서 가열하는 단계로 구성된다.
상기와 같이 구성함으로써, 본 발명의 다층 배선판의 제조방법에서는, 모든 층에 대한 배선패턴이 단일의 절연시트에 동시에 형성될 수 있으므로, 배선패턴 형성을 위해 요구되는 시간이 대폭으로 단축되고, 공정을 다품종 소량 생산에 적합하게 할 뿐 아니라, 각 공정에서 1대의 장치만 필요하므로, 장치 비용을 감소시킬 수 있다.
본 발명의 또 다른 특징과 그것으로 인한 이점은, 본 발명의 구체적 실시예를 나타내어 첨부된 도면을 참조하여, 이하에 상세히 설명한다.
이하에, 본 발명의 다층 배선판 및 다층 배선판의 제조방법을 실행하기 위한 최선의 형태의 예를, 도 1~도 4를 참조해 설명한다.
도 1a와 1b는 본 예의 다층 배선판을 나타내고, 도 1a는 사시도, 도 1b는 횡단면도이다. 도 2a~2f는 본 예의 다층 배선판의 제작과정을 설명하기 위한 횡단면도이고, 도 2a는 동박(copper foil) 상의 감광성 폴리이미드(polyimide)에 도통공(contact hole)이 형성된 상태를 나타내고, 도 2b는 배선패턴이 형성된 상태를 나타내고, 도 2c는 범프가 형성된 상태를 나타내고, 도 2d는 절연 접착층이 형성된 상태를 나타내고, 도 2e는 단부가 구부려진 상태를 나타내고, 도 2f는 감긴 구조로 접어져서 경화된 다층 배선판을 나타내고 있다. 도 3a~3f는, 도 2a~f에 대응시킨 사시도이며, 여기서 도3(a-1) 및 도 3(a-2)의 사시도는 도 2a의 단면도에 해당하고, 도 3(b-1) 및 도 3(b-2)가 도 2b의 횡단면도에 대응한다. 도 4a~4c는, 도 1a와 1b의 다수의 다층 배선판을 동시에 제작하기 위한 과정을 설명하고, 도 4a는 동박 상의 감광성 폴리이미드의 패턴을 나타내고, 도 4b는 접어진 상태의 평면도이고, 도 4c는 도 4b의 정면도이다.
도 1a 및 1b에서, 부호(10)는 다층 배선판을 나타내고, 다층 배선판(10)은, 예를 들면 폭 25 mm, 길이 20 mm, 두께 약 0.5 mm 정도의 크기로, 배선패턴 층이 4층으로 구성된다. 부호(11)는 시트 상에 감광성 폴리이미드가 경화되어 형성된 폴리이미드 시트를 나타내고, 부호(12)는 동박으로 구성된 배선패턴을 나타내고, 부호(13)는 절연 접착층을 나타내고, 부호(11a)는 폴리이미드 시트(11)에 형성된 도통공을 나타내고, 부호(14)는 도체로 구성된 범프(돌기)를 나타낸다.
다층 배선판(10)은, 도 1a에 나타낸 바와 같이, 홀(11a, 11a, …)이 형성된 폴리이미드 시트(11)와, 절연 접착층으로 구성되고, 폴리이미드 시트가 가장 바깥층이 되도록 함께 감긴 구조로 되어 있고, 도 1b에 나타낸 바와 같이, 범프(14)가 폴리이미드 시트(11)의 홀(11c, 11d, 11e)를 관통하여 내층에 배치되고 다른 층의 배선패턴과 접속되어, 따라서 3 차원적인 회로가 형성된다.
이하, 도 1a 및 1b에 나타내는 본 예의 다층 배선판(10)의 제조공정을 도 2a~도 4c를 참조해 아래에 설명한다.
먼저, 도 2a 및 도 3(a-1)에 나타낸 바와 같이, 동박(9) 상에 감광성 폴리이미드를 도포해 건조시키고, 도통공(11a, 11b, 11c, 11d) 및 관통공(11e)을 형성하기 위해 포토마스크(photomask)를 이용하여 노광하고, 도통공(11a, 11b, 11c, 11d) 및 관통공(11e)의 패턴을 소정의 배열로 형성하도록 현상하고, 이 상태에서 가열하여 경화시켜 시트 상에 폴리이미드 시트(11)를 형성한다.
경화된 감광성 폴리이미드로 형성된 시트는 더 이상 감광성을 가지지 않으므로, 이후 '폴리이미드 시트(11)'를 간단히 시트라 한다.
이때, 도 2a 및 도 3(a-1)에 나타낸 바와 같이, 폴리이미드 시트(11)를 5개의 영역으로 분할하여 영역(R1~R5)이라 하고, 영역(R1)에 4개의 도통공(11a), 영역(R2)에 2개의 도통공(11b), 영역(R3)에 2개의 도통공(11c), 영역(R4)에 2개의 도통공(11d), 영역(R5)에 4개의 홀(11e)이 형성된다. 동박(9)의 윗 표면은 형성된 도통공(11a, 11b, 11c, 11d) 및 홀(11e)을 통해, 도 3(a-1)에 나타낸 바와 같이, 노출된다.
다음으로, 감광성 레지스터가 동박(9)의 표면에 도포되는 것이 도 2a 및 동박(9) 측에서 본 사시도 3(a-2)에 나타나 있고, 그 후 전 층에 대한 배선패턴(본 예에서는 4층)(12)이 형성된 1매의 포토마스크를 이용하여 노광하고, 현상, 에칭, 레지스터 제거를 행하고, 도 2b 및 도 3(b-1)에 나타낸 바와 같이, 폴리이미드 시트(11)의 뒷면에 동박(9)으로 구성되는 배선패턴(12)을 전사(transfer)한다.(이하, 동박(9)이 에칭되어 형성된 도체로 구성된 배선패턴을 부호(12)로 나타낸다)
이때, 도 3(b-1)에 나타내는 영역(R1~R5)에 대해, 폴리이미드 시트(11)의 뒷면에는, 배선패턴(12)의 제 1층이 영역(R1)에 형성되고, 영역(R2)에 제 4층, 영역(R3)에 제 2층, 영역(R4)에 제 3층이 형성되고, 영역(R5)의 동박(9)은 에칭에 의해 완전하게 제거되어 관통공(11e)이 형성된다. 배선패턴(12)으로 구성된 회로의 검사는 필요가 있으면 이 단계에서 실시한다. 도 3(b-2)는, 배선패턴(12)이 형성된 기판을 폴리이미드 시트(11)의 측면에서 본 것이다.
다음으로, 도 2c 및 도 3c에 나타낸 바와 같이, 도전성 페이스트로 구성된 범프(돌기)(14, 14, …)가 인쇄법 등에 의해 배선패턴(12)이 형성된 표면에 형성된다. 도전성 페이스트는, 은(silver) 입자를 함유한 에폭시 수지 등으로 구성되고, 비교적 저온에서 경화될 수 있고, 경화된 생성물은 매우 낮은 저항 특성과 뛰어난 내굴곡성 및 밀착성을 가진다.
다음으로, 도 2d 및 도 3d에 나타낸 바와 같이, 절연 접착재가 영역(R4)을 통해 영역(R1)을 덮도록, 배선패턴(12)이 형성된 표면에, 범프(14)가 접착재에 완전히 묻히지 않을 두께로 절연 접착층(13)을 형성하기 위해 범프(14)의 상부가 표면으로부터 돌출되도록 적용되고, 접착층은 인화성이 없는 상태까지 경화된다. 사용되는 접착재는, 폴리이미드 수지와 금속에 대한 밀착성 개선을 위한 미량의 첨가제를 함유하고 있는 에폭시 수지 베이스이다.
다음으로, 도 2e 및 도 3e에 나타낸 바와 같이, 관통공(11e)이 설치되는 영역(R5)에 해당하는 부분이 구부러져 뒷면이 배선패턴(12)이 형성된, 영역(R4)에 해당하는 표면과 밀착하고, 그 후, 영역(R4)과 영역(R3)의 경계, 영역(R3)과 영역(R2)의 경계, 영역(R2)과 영역(R1)의 경계가 이 순서대로 구부러지고, 따라서 도 2f 및 도 3f에 나타낸 바와 같이, 폴리이미드 시트(11)를 기재(base material)로 구성된 다층 감긴 구조가 형성된다(접는(folding) 공정).
이때 영역(R4)에 형성된 범프가 관통공(11e)을 관통하여 영역(R3)의 배선패턴(12)에 접속되고, 영역(R2)에 형성된 범프가 영역(R4)의 도통공(11d)을 통해 노출된 동박 표면에 접속되고, 영역(R1)에 형성된 범프가 영역(R3)의 도통공(11c)을 통해 노출된 동박 표면에 접속된다(도 1b참조). 불필요한 단면은 접기 전에 제거된다.
다음으로, 도 2f 및 도 3f에 나타낸 바와 같이, 감긴 구조의 배선판이 도시하지 않는 지그(jig)에 위치되고, 도통공(11a)이 형성된 표면이, 예를 들면, 층들이 서로 밀착하여 도통이 확보되고 소정의 두께가 유지된 상태로 절연 접착층(13)을 경화시키기 위해 감압 분위기 하에서 탈포(脫泡, deaerating)하는 동안 가열되 고, 도면에서 보아 아래쪽으로 가압되어, 따라서 소정의 외형 치수를 가지는 다층 배선판을 형성한다.
마지막으로, 불필요한 수지는 경화된 다층 배선판으로부터 제거되고, 배선판은 각각의 조각을 얻기 위해 최종 외형 사이즈로 다듬어진다. 그리고 나서, 최종 검사가 실시되고, 필요하다면, 상하면에 형성된 도통공(11a, 11b)을 통해 노출된 배선패턴(12)으로 구성되는 랜드(land)는 부식 방지를 위해 금 도금이나 프리플럭스(preflux) 처리를 행한다.
도 1a와 1b에 나타낸 예의 다층 배선판의 제조를 보다 효율적으로 하기 위한 순서를, 도 4a~4c를 참조해 설명한다.
도 4a는 1매의 워크 사이즈 시트로 3개의 다층 배선판을 동시에 제작하기 위해, 도 2a 및 도 3a에 나타낸 도통공(11a~11d)과 홀(11e)이 형성된 3매의 폴리이미드 시트(11)가 동박(9) 상에 세로로 길게 위치된다.(도 4a의 실선으로 가리키는 직사각형 테두리).
특히, 동박(9)은 크기가 큰 것이 준비되고, 도 4a에 나타낸 바와 같이, 복수의 다층 배선판(10)을 동시에 제작하기 위해, 예를 들면, 동박(9)의 상부측과 하부 측에 위치결정 핀을 위한 구멍(9-1, 9-1, …)을 필요로 하는 영역(R)의 수에 해당하는 개수로 미리 마련한다(도면에서는 상부와 하부에 각각 5개의 홀이 형성되어 있다). 그리고 나서, 이 위치결정구멍(9-1, 9-1, …)을 기준으로 요구되는 수의 직사각형의 배선패턴(12)이 세로로 길게 형성된다(도면에서는 10-1~10-3에 3개의 패턴이 형성되어 있다).
그리고, 상술도 2a~도 3f를 참조하여 설명한 바와 같은 순서로, 도통공(11a, 11b, 11c, 11d) 및 관통공(11e)이 동박(9)의 상부 표면에 긴 직사각형 형태로 도포된 3매의 폴리이미드 시트(11)에 형성되고, 세로로 길게 배열되어, 뒷면의 동박(9)이 세로로 길게 배열된 3개의 배선패턴(12)을 형성하기 위해 가공된다.
그리고 나서, 도 4a에 나타낸 웨이스트(waste) 기판 영역(R9a, R9b)이 제거되고, 범프(14)(도 2c 및 도 3c참조)가 형성되어 절연재로 구성되는 절연 접착층(13)이 형성되고(도 2d 및 도 3d참조), 도시되지 않은 접기(folding)를 위한 지그(jig)에 형성된 2개의 위치결정 핀을 위치 결정구멍(9-1, 9-1, …)에 연속하여 삽입하면서, 기판은 영역(R5)부터 감겨(도 2e 및 도 3e참조), 도 4b 및 도 4c에 나타낸 접힌 상태로 된다.
그 후, 결과물로서의 기판은 도 4b 및 도 4c에 나타낸 상태로 층간이 서로 밀착한 상태로 수지를 경화하기 위해 감압 분위기 하에서 탈포(脫泡, deaerating)하면서 가열하고 가압하여 층간의 도통을 확보한다.
마지막으로, 도 4b에 점선으로 나타낸 부분은 상부와 하부의 위치결정구멍(9-1)의 부분을 분리하고 다층 배선판의 세 부분의 사이를 분리하기 위해 절단하여, 3개의 다층 배선판을 제작한다.
접기 전에, 본원 출원인에 의해 공표된 특허문헌(미심사 일본공개특허 명세서 2003-8209 및 2003-318545호 공보)에 개시되어 있는 범프(14)의 상단 또는 도통공(11a~11d)을 통해 노출된 동박(9)의 상부 표면에, 도전 접합재를 형성하는 것으로, 압력 하에서 접어지고 접착된 층간 배선의 접속 신뢰성이 확실하게 얻어질 수 있다.
도 1~도 4c에 나타낸 예의 다층 배선판 및 다층 배선판의 제조방법에서는, 모든 층에 대한 배선패턴(12)이 동박(9)과 동박(9)에 도포된 폴리이미드 시트(11)에 형성되고, 각층의 배선패턴(12)이 서로 전기적으로 접속되도록 시트가 접어지고 감압 분위기 하에서 가압되고 가열되어, 부등식: (절연층의 층수)×(다층 배선판의 층당 면적)<(워크 사이즈)이 만족되면, 모든 층에 대한 배선패턴이 단일의 절연시트에 동시에 형성될 수 있다. 따라서, 배선패턴(12)의 형성이 단일의 단계로 이루어질 수 있고 다중 분할이 용이하며, 또한 다층 배선판은 단기간에 다품종 소량생산으로 생산하는 데, 특히 소형의 다층 프린트 배선판의 생산에 매우 적합하고, 더욱이 단 1대의 장치만이 각각의 처리공정에서 필요로 하므로, 설비비용을 감소할 수 있다.
본 발명의 다층 배선판 및 다층 배선판의 제조 방법을 실시하기 위한 최선의 형태의 다른 예를 도 5a~5g를 참조해 설명한다.
도 5a~5g는 본 예의 다층 배선판의 제조공정을 설명하기 위한 횡단면도로서, 도 5a는 양면 동장 플렉서블 기판(double-sided copper-clad flexible substrate)의 양쪽 표면에 배선패턴이 형성된 상태를 나타내고, 도 5b는 비아(via)가 형성된 상태를 나타내고, 도 5c는 도금 레지스터(plating resist)가 형성된 상태를 나타내고, 도 5d는 범프가 형성된 상태를 나타내고, 도 5e는 땜납 레지스트(solder resist)가 형성된 상태를 나타내고, 도 5f는 절연 접착층이 형성된 상태를 나타내고, 도 5g는 감긴 구조(wound structure)로 접어지고(folded) 경화된(cured) 상태 의 다층 배선판을 나타내고 있다.
도 1a~도 4c에 나타낸 예에서, 도통공이 동박(9)에 도포된 감광성 폴리이미드에 형성되고, 그 후 패턴이 동박(9)에 형성되는 데 반하여, 본 예의 다층 배선판 및 다층 배선판의 제조공정에서는 폴리이미드 수지 시트로 구성된 양면 동장판이 사용된다.
이하의 설명에서는, 도 5a~5g와 도 1a~4c에서, 같은 부분에는 동일한 부호를 붙인다.
먼저, 감광성 레지스터가 양면 동장판의 양면의 동박에 도포되고, 모든 층에 대해 절반의 배선패턴(12)이 형성된 2매의 포토마스크(photomask)를 이용해 노광하고, 이어서 현상, 에칭, 레지스트 제거 처리하고, 따라서, 도 5a에 나타낸 바와 같이, 동박으로 구성된 배선패턴(12a)을 도시한 대로 상부 표면에 형성하고, 배선패턴(12b)을 도 5a에 나타낸 아래쪽 표면에, 즉, 윗면과 뒷면에 동시에 형성한다.
다음으로, 도 5b에 나타낸 바와 같이, 비관통형(non-through type) 비아(via)(20a)가 레이저를 사용하여 도 5b에 나타낸 동장판의 아래쪽 표면에 형성되고, 비아(20a)의 바닥을 통해 노출된 배선패턴(12a)의 동박면이 청결화되고, 무전해 도금(electroless plating)을 위한 핵으로서 촉매 금속(catalyst metal)이 표면에 흡착되고, 그 후 결과물로서의 도금막(plating film) 극도로 얇은 두께를 가지고 폴리이미드 기재(base material)(20)의 노출된 부분에 대한 전기 도금이 행해질 수 있도록 하기 위해 동장판의 전체가 무전해 동도금(electroless copper plating)이 행해진다(도금층은 도시하지 않음). 레이저를 사용한 폐쇄식(비관통형(non- through type)) 비아(via)의 형성은 동박을 포함한 기판 사양과 레이저의 상태를 적절하게 선택하는 것으로 행해질 수 있다.
다음으로, 도금 레지스터(21)가 폴리이미드 기재(20)의 각 면의 전체 표면에 도포되고 그 후, 도 5c에 나타낸 바와 같이, 도금 레지스트(21)는 비아(20a) 형성부와 후에 범프가 형성되는 범프 형성부(20b)의 홀을 형성하기 위해 패턴형성된다.
다음으로, 도금 레지스터(21)를 통해 노출된 비아(20a) 형성부와 범프 형성부(20b)(도 5b참조)는 무전해 동도금에 의해 전기적 도통이 확보된 상태로, 범프 형성부(20b)에 도금동으로 구성된 범프(29)를 형성하는 동시에 구리(copper)가 도금 레지스터(21)의 두께와 실제로 같은 두께가 될 때까지 비아(20a) 내에 도금동(plating copper)(19)을 성장시키도록 하기 위해 전기 동도금이 행해진다. 그리고, 전기 동도금 후, 결과물로서의 기판은 주석 도금되고, 도금 레지스터(21)는 도 5d에 나타낸 바와 같이 제거된 후, 폴리이미드 기재(20)의 전체 표면상에 형성되어 있는 얇은 무전해 동도금은 에칭에 의해 제거된다.
다음으로, 도 5e에 나타낸 바와 같이, 땜납 레지스트(22)로 구성된 패턴은 접힌 후에 가장 바깥층을 구성하는 영역(R1) 및 영역(R2)에 형성된다.
그리고 나서, 도 5f에 나타낸 바와 같이, 절연 접착재(13)는, 땜납 레지스트(22)가 형성된 반대쪽 면에, 범프가 접착재에 완전이 묻히지 않고 범프의 상단부가 돌출되는 두께로 영역(R1)에서 영역(R3)까지를 덮도록, 폴리이미드 기재(20)의 표면에 도포되고, 인화성이 없는 상태까지 경화된다.
그 후, 도 5f에 나타낸 영역(R4)이 가장 내층으로 되고, 땜납 레지스트(22) 의 형성면(도 5f에 나타낸 영역(R1 및 R2)에서 아래쪽 면)이 가장 바깥층이 되도록 결과물로서의 시트가 감아진다(도 5g참조).
마지막으로, 도 5g에 나타낸 바와 같이, 감긴 구조로 이루어진 배선판이 도시하지 않는 지그(jig)에 수납되어, 가열되고, 예를 들면, 영역(R1)의 표면이 층간의 도통을 확보하기 위해 층들이 서로 밀착한 상태로 수지를 경화시키기 위해 감압 분위기 하에서 탈포(deaerating)하면서 가압되어, 다층 배선판을 형성한다.
도 5a~5g에서 나타낸 예의 다층 배선판 및 다층 배선판의 제조방법이 도 1a~도 4c에 나타낸 예에 의해 얻어지는 것과 같은 작용효과를 나타내는 것은 용이하게 이해될 수 있다.
본 발명의 다층 배선판 및 다층 배선판의 제조방법을 실시하기 위한 최선의 형태의 또 다른 예를 도 6a~6e를 참조하여 설명한다.
도 6a~6e는 본 예의 다층 배선판의 제조공정을 설명하기 위한 횡단면도로, 도 6a는 열가소성 플라스틱 필름에 홀이 형성된 상태를 나타내고, 도 6b는 홀이 막힌 상태를 나타내고, 도 6c는 배선패턴이 형성된 상태를 나타내고, 도 6d는 기판이 접힌 상태를 나타내고, 도 6e는 감긴 구조로 접혀지고 경화된 다층 배선판을 나타내고 있다.
도 5a~5g에 나타낸 예에서는, 폴리이미드 시트로 구성된 양면 동장판이 사용된 데 반해, 본 예의 다층 배선판 및 다층 배선판의 제조 방법은, 열가소성과 높은 내열성을 모두 가지는 이른바 액정 폴리머(liquid crystalline polymer)를 기재(base material)로서 사용한 것이다.
이하의 설명에서는, 도 6a~6e와 도 1a~도 5g에서, 같은 부품이나 부분은 동일한 부호로 나타낸다.
먼저, 도 6a에 나타낸 바와 같이, 시트(30)의 양면 사이의 도통공 및 외형 완성 후의 상부 표면의 랜드에 해당하는 부분인, 개구부(30a, 30a, …)가 액정 폴리머로 구성된 약 25μm의 시트(30)에 레이저나 가열 핀(heating pin)에 의해 형성된다. 액정 폴리머로는, 예를 들면, 이소프탈산(isophthalic acid) 등을 함유한 4-수산화 안식향계 폴리에스텔(4-hydroxybenzoic polyester), SPS(syndiotactic polystyrene) 등이 이용될 수 있다.
그리고 나서, 도 6b에 나타낸 바와 같이, 인쇄법 등에 의해 개구부(30a, 30a, …)가 도전성 페이스트로 막히고 매립 페이스트(25)를 형성하기 위해 경화된다.
다음으로, 도 6c에 나타낸 바와 같이, 도전성 페이스가 시트(30)의 상부 표면에 도면에 나타낸 바와 같이 인쇄되고, 모든 층에 대한 배선패턴(12)을 동시에 형성하기 위해 경화된다. 배선패턴으로 구성되는 회로에 대한 검사는 필요하다면 이때 실시된다.
그 후, 도 6d에 나타낸 바와 같이, 결과물로서의 시트는 영역(R6)이 가장 내층을 구성하고 영역(R1)과 영역(R2)의 상부 면이 도시된 바와 같이 가장 바깥층을 구성하도록 감아진다.
마지막으로, 도 6e에 나타낸 바와 같이, 감긴 구조로 이루어진 배선판은 도시하지 않는 지그(jig)에 수납되어, 액정 폴리머의 용해온도 또는 그 이상으로 가 열되고, 예를 들면, 영역(R1 및 R2)의 표면이 감압 분위기 하에서 탈포하면서 가압되고, 수지를 경화시키기 위해 층들이 서로 밀착한 상태로 냉각되어, 따라서 층간의 도통이 확보된다. 액정 폴리머는 열가소성을 가지므로, 가열에 의해 폴리머 자체가 연화되어 가압판으로 되고, 따라서 배선패턴의 형성이 극도로 용이하게 된다.
만일 필요하다면, 결과물로서의 시트는 다듬어지고(trimming) 접속 검사가 행해져, 다층 배선판을 형성한다.
도 6a~6e에 나타낸 다층 배선판 및 다층 배선판의 제조방법의 예가 도 1a~도 4c에 나타낸 예에 의해 얻어지는 것과 같은 작용효과를 나타내는 것은 용이하게 이해될 수 있다.
본 발명의 다층 배선판 및 다층 배선판의 제조방법을 실시하기 위한 최선의 형태의 또 다른 예를, 도 7a~7f를 참조하여 설명한다.
도 7a~7f는, 본 예의 다층 배선판의 제조공정을 설명하기 위한 횡단면도로, 도 7a는 양면 동장 플렉서블 기판의 양면 사이에서 전기적으로 접속된 배선패턴이 형성된 상태를 나타내고, 도 7b는 땜납 레지스트 패턴이 형성된 상태를 나타내고, 도 7c는 범프가 형성되고 절연 접착층이 형성된 상태를 나타내고, 도 7d는 부품이 탑재된 상태를 나타내고, 도 7e는 접히고 경화된 배선판을 나타내고 있다.
도 1a~도 6e에 나타낸 예에서, 내층에는 배선패턴만이 형성되어 있었던 것에 반해, 본 예의 다층 배선판 및 다층 배선판의 제조 방법은, 전자부품이 내층의 배선패턴에 탑재된 것이다. 이하의 설명에서는, 도 7a~7f와 도 1a~도 6e에서, 같 은 부품이나 부분은 동일한 부호로 나타낸다.
먼저, 폴리이미드 기재(20)를 가지는 양면 동장판에 도통공이 형성되고, 그 후 도 5a~5g에 나타낸, 예를 들면 도 5c 및 도 5d의 예와 같은 방법으로 무전해 동도금 및 전기 동도금 처리되고, 도통공 내에 동도금을 성장시키고, 홀을 묻는다(plugging).
다음으로, 양면 동장판의 양쪽 표면의 동박에 감광성 레지스터가 도포되고, 모든 층 중 절반에 대한 배선패턴(12)이 배열되어 형성된 2매의 포토마스크(photomask)를 이용해 노광을 행하고, 이어서 현상, 에칭, 레지스트 제거의 각 처리를 행하여, 도 7a에 나타낸 바와 같이, 동박으로 구성되는 배선패턴(12a)을 도면의 상부 표면에, 배선패턴(12b)를 도면의 아래쪽 면에, 즉, 폴리이미드 기재(20)의 위와 뒤 표면에 동시에 형성한다.
다음으로, 도 7b에 나타낸 바와 같이, 땜납 레지스트 패턴은 감광성 폴리이미드(31)를 땜납 레지스트로서 이용하여 도면에 나타내는 상부 표면에 형성된다.
다음으로, 도 7c에 나타낸 바와 같이, 적층 후 다른 층과 접속을 위한 범프(24)가 땜납 레지스트 패턴이 형성된 면과 반대면(예를 들면, 도면의 아래면) 측에 형성되고, 그 후 절연 접착층(13)이 형성된다. 범프(24)는 상기한 도전성 페이스트(도 2c 및 도 3c참조)나 전기 동도금(도 5c 및 5d 참조)을 이용하여 형성될 수 있다.
그리고 나서, 도 7d에 나타낸 바와 같이, 땜납 페이스트나 도전성 페이스트(26-1~26-4)는 땜납 레지스트 패턴이 형성된 표면에 도포되고, 칩 부품(41a, 41b) 이 탑재된다. 칩 부품(41b)은 도전성 페이스트(26-3) 위에 탑재되고 칩 부품(41b)의 하나의 단자만이 전기적으로 접속되고 다른 단자는 접어진 후 도전성 페이스트(26-4)에 전기적으로 접속된다.
다음으로, 도 7e에 나타낸 바와 같이, 칩 부품(41a, 41b)가 탑재된 영역(R2) 위에 영역(R1)에 해당하는 부분이 접어지고, 그 후 시트는 도 7d에 나타내는 영역(R2)가 영역(R3)의 아래쪽 면에 적층되도록 영역(R2)과 영역(R3) 사이의 경계에서 구부려진다. 따라서, 칩 부품은, 전기적인 접속을 얻기 위해 영역(R1)과 영역(R2)의 배선패턴의 사이에 끼워진다.
그 후, 도 7f에 나타낸 바와 같이, 영역(R4)에 해당하는 단부가 접어져 도 7e에 나타내는 가장 아래 표면(영역(R1))에 적층된다.
다음으로, 접는 구조의 배선판이 도시되지 않은 지그에 수납되고, 가열되고, 범프에 해당하는 배선패턴(12)이 서로 밀착한 상태로 수지가 경화되도록 하기 위해, 예를 들면 영역(R3)의 표면이 감압 분위기 하에서 탈포하면서 가압되어, 층간의 도통을 확보한다.
그 후, 필요하다면, 결과물로서의 배선판이 최종 외형치수로 다듬어지고, 최종 특성 검사가 행해져, 일체로 내장된 전자부품을 가지는 회로모듈의 형태로 다층 배선판을 완성한다.
도 7a~7f의 예의 다층 배선판 및 다층 배선판의 제조방법도, 도 1a~도 4c에 나타낸 예와 같은 작용효과를 나타내는 것은 용이하게 이해될 수 있다.
특히, 고주파 회로에 이용되는 전자부품이 탑재되는 다층 배선판에서는, 전 자부품이 전자기적으로 차폐될 필요가 있다. 본 예의 다층 배선판은, 전자부품을 둘러싸는 배선패턴으로 구성되는 전자기 차폐층을 용이하게 형성할 수 있고, 전자기적 영향을 받지 않고 안정적인 동작을 가능하게 하는 접는 구조를 가진다. 차폐 케이스가 불필요하므로, 종래의 배선판에 대한 비용에 비해 비용이 감소될 수 있고, 또한 다층 배선판은 장치의 신뢰성이 진동 등에 의하여 저하되지 않는다.
본 발명의 다층 배선판 및 다층 배선판의 제조방법을 실시하기 위한 최선의 형태의 또 다른 예를, 도 8a~8g를 참조해 설명한다.
도 8a~8g는, 본 예의 다층 배선판의 제조공정을 설명하기 위한 횡단면도로, 도 8a는 동판 상에 배선패턴이 형성된 상태를 나타내고, 도 8b는 후막소자(thick film device)가 형성된 상태를 나타내고, 도 8c는 도통공을 가지는 폴리이미드 막(film)이 형성된 상태를 나타내고, 도 8d는 표면이 마스킹 필름으로 덮여진 상태를 나타내고, 도 8e는 범프가 형성되어 절연 접착층이 형성된 상태를 나타내고, 도 8f는 단부(end portion)가 구부려진 상태를 나타내고, 도 8f는 감긴 구조로 접어지고 경화된 다층 배선판을 나타내고 있다.
도 7a~7f에 나타낸 예에서, 내층에 칩 부품이 단체(single form)로 매설된 것에 반하여, 본 예의 다층 배선판 및 다층 배선판의 제조방법은, 저항이나 커패시터 등의 수동부품(passive part)을 배선패턴에 일체로 성형한 것이다.
이하의 설명에서는, 도 8a~8g와 도 1a~도 4c에서, 같은 부품이나 부분은 동일한 부호로 나타낸다.
먼저, 도 8a에 나타낸 바와 같이, 0.05 mm보다 더 두꺼운 두께를 가지는 동 판(39) 상에 도금 레지스터(plating resist)가 도포되고, 모든 층에 대한 배선패턴(12)(본 예에서는 4층 분)이 형성된 1매의 포토마스크(photomask)를 이용해 노광하고, 현상을 행한다. 그리고 나서, 표면은 약 5㎛ 두께로 니켈 도금되고, 1㎛ 미만으로 금 도금되고, 약 5㎛ 미만의 두께로 니켈 도금되고, 약 20㎛로 동 도금된다. 동 도금 후, 도금 레지스터는 제거되고, 지지체로서의 동판(39) 상에 니켈-금-니켈-구리의 층으로 구성된 배선패턴(12)을 전사하여 형성한다(이하, 이러한 층 구조를 가지는 도체로 구성된 배선패턴을 부호(12)로 나타낸다).
그리고 나서, 도 8b에 나타낸 바와 같이, 규사(silica sand), 장석(feldspar), 석회(lime) 등의 천연 원료나 공업 원료를 혼합하고 혼합된 혼합물을 고온으로 용해하고 급냉하여(quenching) 얻어진 유리의 일부인 유리 원료(frit)에 산화 루테늄(ruthenium oxide) 등의 고저항 재료를 첨가하여 만들어진 저항(resistor)용 페이스트(paste)가 배선패턴(12)의 소정 위치(40, 40, 40)에 인쇄되고, 이른바 후막 저항(thick film resistor)을 형성하기 위해 약 900°로 구워진다. 한편, 커패시터가 형성될 때, 티탄산 바륨(barium titanate)과 같은 유전소자(dielectric material)를 함유하는 커패시터용 페이스트가 배선패턴(12)의 소정 면적을 가지는 전극영역을 덮도록 인쇄되고, 그리고 나서 약 900°로 구워지고, 또 하나의 전극을 형성하기 위해, 도전성 페이스트로 구성된 전극패턴이 구워진 페이스트의 유전소자 상에 형성된다. 굽는 온도는 약 900°에 한정되지 않고, 선택되는 재료와 구성에 의해 적정한 온도범위 내로 조정된다.
다음으로, 도 8c에 나타낸 바와 같이, 배선패턴(12)의 전체 표면을 가리도록 감광성 폴리이미드가 도포되어 건조되고, 그리고 나서 도통공(11a, 11b, 11c, 11d) 및 관통공(11e)을 형성하기 위해 포토마스크를 이용해 노광되고, 소정의 배치로 도통공(11a, 11a, …)을 형성하기 위해 현상되고, 감광성이 없고 열적으로 안정한 폴리이미드로 구성되는 절연층을 형성하기 위해 열경화된다(이하, 이 상태의 폴리이미드 필름을 폴리이미드 시트(11)로 나타낸다).
이때, 도 8c에 나타낸 바와 같이, 폴리이미드 시트(11)를 5개로 분할한 영역(R1)에서 영역(R5)에, 4개의 도통공(11a)이 영역(R1)에, 2개의 도통공(11b)이 영역(R2)에, 2개의 도통공(11c)이 영역(R3)에, 2개의 도통공(11d)이 영역(R4)에 , 4개의 홀(11e)이 영역(R5)에 할당된다. 형성된 도통공(11a, 11b, 11c, 11d, 11e)에 의해, 도 8c에 나타낸 바와 같이, 배선패턴(12)의 일부와 동판(39)의 표면이 도통공(11a)을 통하여 노출된다.
그리고 나서, 폴리이미드 시트(11)의 전체 표면이 내에칭성(resistance to etching)이 있는 마스킹필름(41)으로 덮이고, 지지체로서의 동판(39)은 도통공(11a, 11b, 11c, 11d)이 가려진 상태로, 에칭으로 제거된다. 이때, 금도금층까지의 층은 에칭되어, 도 8d에 나타낸 바와 같이, 폴리이미드 시트(11)는 마스킹필름(41) 아래에 배치되고 배선패턴(12)은 폴리이미드 시트(11)의 아래쪽 표면에 매설된다. 마스킹필름(41)은 자외선 투사(irradiation)에 의해 경화하고 접착력이 저하하는 접착제 또는 가열에 의해 접착력이 저하하는 열발포성을 가지는 접착제가 균일하게 도포된 적당한 강성(stiffness)을 가지는 불투명한 필름으로 구성된다.
다음으로, 범프(돌기)(14)가 폴리이미드 시트(11)의 아래쪽 면에 매설되어 있는 배선패턴(12)의 부분에 도전성 페이스트 등으로 형성되고, 그 후 절연 접착층(13)은 범프(14)가 접착층에 완전히 묻히지 않고 범프의 상단부가 표면에서 돌출하는 두께로 폴리이미드 시트(11)의 아래쪽 면에 영역(R2)에서 영역(R5)을 덮도록 형성되고, 끈적함(tackiness)이 없어질 때까지 경화시키고, 도 8e에 나타낸 바와 같이, 마스킹필름(41)을 제거한다. 그 후, 접기 전에 불필요한 단면 등을 제거한다.
다음으로, 도 8f에 나타낸 바와 같이, 관통공(11e)이 형성되는 영역(R5)에 해당하는 부분이 뒷면이 영역(R4)에 해당하는 배선패턴(12)이 형성된 면과 접하도록 구부려지고, 그 후, 영역(R4)과 영역(R3)의 경계, 영역(R3)과 영역(R2)의 경계, 영역(R2)과 영역(R1)의 경계의 순으로 차례로 접어지고, 도 8g에 나타낸 바와 같이, 폴리이미드 시트(11)를 기재로 구성된 감긴 구조를 형성한다(접는 공정).
다음으로, 감긴 구조의 배선판은 도시하지 않은 지그(jig)에 수납되어, 가열되고, 예를 들면, 영역(R1)의 표면이 층들이 서로 밀착한 상태로 수지를 경화시키기 위해 감압 분위기 하에서 탈포하면서 가압되어, 층간의 도통을 확보한다.
마지막으로, 결과물로서의 배선판은 외형 사이즈로 다듬어지고 불필요한 수지는 각각의 조각을 얻기 위해 제거된다. 그리고 나서, 최종검사가 행해지고, 필요하다면, 위 표면과 아래 표면에 도통공(11a, 11b)이 형성된 랜드에 방수를 위해 금도금 혹은 프리플럭스(preplux) 처리를 실시한다.
도 8a~8g에 나타낸 예의 다층 배선판 및 다층 배선판의 제조방법에 대하여도, 도 1a~도 4c에 나타낸 예에 의해 얻어지는 것과 같은 작용효과를 나타내는 것 은 용이하게 이해될 수 있다.
도 8a~8g에 나타낸 예에서, 저항 또는 커패시터 등의 수동부품은 용이하게 대체될 수 있다.
본 발명의 다층 배선판 및 다층 배선판의 제조방법은, 상술한 예에 한정되지 않고, 본 발명의 요지를 벗어나지 않는 범위에서, 판을 접는 방향이 변경되거나, 재료 또는 공정 등, 여러 가지의 구성이 변경될 수 있다.
본 발명은 일본 특허청에 2004년 8월 31일 제출된 일본특허문헌 JP2004-253593호에 관한 주제와, 여기에 포함되는 전체 내용을 참조로서 포함한다.
본 발명의 다층 배선판 및 다층 배선판의 제조방법에 의하면, 배선패턴을 형성하기 위해 요구되는 시간의 길이를 현저하게 단축할 수 있고, 또한 층간의 전기적 접속이 높은 신뢰성을 가지고 보장되며, 전자부품을 포함하는 다층 배선판에서, 내부과 외부 사이의 전자기적 간섭의 영향을 없애는 전자기 차폐 구조가 용이하게 구현될 수 있고, 공정을 단기간의 다품종 소량생산에 적합하게 할 수 있으며, 또한, 개별 공정에 하나의 장치만이 필요하므로, 설비비용을 줄일 수 있다.

Claims (7)

  1. 복수의 배선층을 가지는 다층 배선판에 있어서, 상기 배선판은,
    1매의 절연시트 상에, 모든 배선층에 대한 배선패턴을 형성하고, 상기 패턴은 소정 위치에 배치되는 공정과,
    상기 배선패턴이 형성된 상기 절연시트를 소정의 순서로 접고 상기 접혀진 시트를 위치결정하면서 적층하고, 그 후 결과물로서의 시트를 3차원적 전기배선을 형성하기 위해 진공상태에서 압력 하에서 가열하는 공정으로 만들어지도록 구성된 것을 특징으로 하는 다층 배선판.
  2. 제 1항에 있어서,
    상기 배선패턴이 형성된 표면에 도전체로 구성된 돌기를 형성하기 위해 상기 배선패턴의 도체 표면을 노출시키기 위한 홀이 상기 절연시트에 형성되고, 상기 돌기의 상단부가 상기 접착층에 완전히 묻히지 않고 돌출되도록 절연 접착층이 형성되어, 상기 홀을 통해 노출된 도체 표면과 상기 돌기가 상기 절연시트를 접고 적층한 후 서로 전기적으로 접속되도록 구성된 것을 특징으로 하는 다층 배선판.
  3. 제 1항에 있어서,
    실질적으로 가장 바깥 표면의 전체가 경화된 절연 수지로 덮이도록 구성된 것을 특징으로 하는 다층 배선판.
  4. 제 1항에 있어서,
    전자부품이 상기 배선패턴 상에 형성되고, 상기 전자부품은 상기 절연시트를 접고 적층한 후 내층에 위치되도록 구성된 것을 특징으로 하는 다층 배선판.
  5. 제 4항에 있어서,
    상기 전자부품은, 소망하는 페이스트의 소성(calcination)에 의해 형성되는 저항 또는 커패시터인 것을 특징으로 하는 다층 배선판.
  6. 제 4항에 있어서,
    상기 절연시트는 상기 배선패턴으로 구성되는 전자기 차폐층이 상기 전자부품의 바깥쪽에 배치되도록 구성된 것을 특징으로 하는 다층 배선판.
  7. 복수의 배선층을 가지는 다층 배선판을 제조하기 위한 방법에 있어서, 상기 제조방법은,
    1매의 절연시트 상에, 모든 배선층에 대한 배선패턴을 형성하고, 상기 패턴은 소정 위치에 배치되는 단계와,
    상기 절연시트에, 상기 배선패턴에 접속되는 도통공을 형성하는 단계와,
    상기 절연시트를 소정의 순서로 접고 상기 접혀진 시트를 위치결정하면서 적층하는 단계와,
    상기 접혀지고 적층된 절연시트를 진공상태에서 압력 하에서 상기 도통공을 통해 3차원적 전기배선을 형성하기 위해 가열하는 단계로 구성된 것을 특징으로 하는 다층 배선판의 제조방법.
KR1020050075396A 2004-08-31 2005-08-17 다층 배선판 및 다층 배선판의 제조방법 KR20060050532A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004253593A JP4123206B2 (ja) 2004-08-31 2004-08-31 多層配線板及び多層配線板の製造方法
JPJP-P-2004-00253593 2004-08-31

Publications (1)

Publication Number Publication Date
KR20060050532A true KR20060050532A (ko) 2006-05-19

Family

ID=35995149

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050075396A KR20060050532A (ko) 2004-08-31 2005-08-17 다층 배선판 및 다층 배선판의 제조방법

Country Status (4)

Country Link
US (1) US7757394B2 (ko)
JP (1) JP4123206B2 (ko)
KR (1) KR20060050532A (ko)
CN (1) CN1744800A (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005033218A1 (de) * 2005-07-15 2007-01-18 Printed Systems Gmbh Dreidimensionale Schaltung
JP4787638B2 (ja) * 2006-03-16 2011-10-05 新光電気工業株式会社 配線基板の製造方法
JP5140028B2 (ja) * 2009-03-26 2013-02-06 日東電工株式会社 配線回路基板およびその製造方法
KR101109231B1 (ko) * 2010-07-08 2012-01-30 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 진동모터
KR101555211B1 (ko) * 2011-10-05 2015-09-25 한국전자통신연구원 직물 회로 기판 및 이의 제조 방법
KR101330770B1 (ko) * 2011-11-16 2013-11-18 엘지이노텍 주식회사 백라이트 유닛용 절곡 인쇄회로기판
CN203027596U (zh) * 2011-12-19 2013-06-26 嘉基电子科技(苏州)有限公司 一种软性电路板及其组合
CN102548205B (zh) * 2012-01-19 2014-03-12 华为技术有限公司 金手指和板边互连器件
JP2017022173A (ja) * 2015-07-07 2017-01-26 日本メクトロン株式会社 伸縮性導電基板及び伸縮性導電積層体
TWI586252B (zh) * 2016-01-19 2017-06-01 和碩聯合科技股份有限公司 折疊式屏蔽盒
WO2018123961A1 (ja) * 2016-12-27 2018-07-05 学校法人関東学院 多層配線板及び多層配線板製造方法
CN110355932B (zh) * 2019-06-21 2020-06-19 西安交通大学 一种多层电介质材料的制备装置及方法
CN113597144A (zh) * 2021-07-28 2021-11-02 恒赫鼎富(苏州)电子有限公司 一种多层fpc线路板制作工艺
CN117295260B (zh) * 2023-11-23 2024-01-30 四川英创力电子科技股份有限公司 一种多层软硬结合印制电路板及其制作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3873889A (en) * 1973-08-08 1975-03-25 Sperry Rand Corp Indicator module and method of manufacturing same
JPH02239695A (ja) 1989-03-13 1990-09-21 Nec Corp 多層プリント配線板
JP2864527B2 (ja) 1989-04-25 1999-03-03 住友電気工業株式会社 フレキシブルプリント回路板
US6225688B1 (en) * 1997-12-11 2001-05-01 Tessera, Inc. Stacked microelectronic assembly and method therefor
JP2000353863A (ja) 1999-06-09 2000-12-19 Hitachi Telecom Technol Ltd プリント配線板構造とこのプリント配線板構造の反り防止方法
JP3227444B2 (ja) 1999-11-10 2001-11-12 ソニーケミカル株式会社 多層構造のフレキシブル配線板とその製造方法
JP2002171069A (ja) 2000-12-04 2002-06-14 Ibiden Co Ltd 多層配線基板、及びその製造方法
JP2002335077A (ja) 2001-05-09 2002-11-22 Sony Corp 多層プリント配線板及びその製造方法
JP3729092B2 (ja) 2001-06-19 2005-12-21 ソニー株式会社 導電性接合材、多層型プリント配線基板及び多層型プリント配線基板の製造方法
JP2003318545A (ja) 2002-04-22 2003-11-07 Sony Corp 多層型プリント配線基板及び多層型プリント配線基板の製造方法
JP2003338687A (ja) 2002-05-22 2003-11-28 Toppan Printing Co Ltd 多層配線基板の製造方法および多層配線基板
JP2004128418A (ja) 2002-10-07 2004-04-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4225036B2 (ja) * 2002-11-20 2009-02-18 日本電気株式会社 半導体パッケージ及び積層型半導体パッケージ

Also Published As

Publication number Publication date
US20060049130A1 (en) 2006-03-09
JP2006073684A (ja) 2006-03-16
JP4123206B2 (ja) 2008-07-23
CN1744800A (zh) 2006-03-08
US7757394B2 (en) 2010-07-20

Similar Documents

Publication Publication Date Title
KR20060050532A (ko) 다층 배선판 및 다층 배선판의 제조방법
KR100688768B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조 방법
US7282394B2 (en) Printed circuit board including embedded chips and method of fabricating the same using plating
JP3910045B2 (ja) 電子部品内装配線板の製造方法
KR100521071B1 (ko) 플렉스 리지드 프린트 배선판 및 그 제조방법
FI126775B (fi) Monikerroksinen levy ja menetelmä sen valmistamiseksi
KR100526079B1 (ko) 수동 소자 내장형 인쇄 회로 기판과 그 제조 방법, 및인쇄 회로 기판을 위한 소자판
KR101438915B1 (ko) 인쇄회로기판 및 그의 제조 방법
WO2011030542A2 (ja) 電子部品モジュールおよびその製造方法
JP2001274556A (ja) プリント配線板
JP5192865B2 (ja) 部品内蔵配線基板の製造方法
KR100699240B1 (ko) 소자 내장 인쇄회로기판 및 그 제조방법
JP2008166456A (ja) 配線基板及びその製造方法
US7958626B1 (en) Embedded passive component network substrate fabrication method
JP4285362B2 (ja) 電子部品の実装構造および電子部品の製造方法
KR100771320B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
KR100302631B1 (ko) 다층 인쇄회로기판 제조방법
JP5672675B2 (ja) 樹脂多層基板
JP3846209B2 (ja) 多層印刷配線基板の製造方法及び多層印刷配線基板
JP2006049457A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
KR100338668B1 (ko) 다층 인쇄회로기판 제조방법
KR100704935B1 (ko) 소자 내장 인쇄회로기판 및 그 제조방법
KR100651342B1 (ko) 전도성 액상 감광성 물질을 이용한 다층 인쇄회로기판의제조 방법
JP2004014559A (ja) 回路基板及び多層回路基板並びにそれらの製造方法
JP5172410B2 (ja) 部品内蔵配線基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application