JP3729092B2 - 導電性接合材、多層型プリント配線基板及び多層型プリント配線基板の製造方法 - Google Patents

導電性接合材、多層型プリント配線基板及び多層型プリント配線基板の製造方法 Download PDF

Info

Publication number
JP3729092B2
JP3729092B2 JP2001185443A JP2001185443A JP3729092B2 JP 3729092 B2 JP3729092 B2 JP 3729092B2 JP 2001185443 A JP2001185443 A JP 2001185443A JP 2001185443 A JP2001185443 A JP 2001185443A JP 3729092 B2 JP3729092 B2 JP 3729092B2
Authority
JP
Japan
Prior art keywords
conductive
substrate
bonding material
wiring board
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001185443A
Other languages
English (en)
Other versions
JP2003008209A (ja
Inventor
徹 竹部
喜夫 渡邉
賢太郎 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001185443A priority Critical patent/JP3729092B2/ja
Priority to US10/173,053 priority patent/US6710261B2/en
Priority to CNB02127259XA priority patent/CN1239658C/zh
Publication of JP2003008209A publication Critical patent/JP2003008209A/ja
Application granted granted Critical
Publication of JP3729092B2 publication Critical patent/JP3729092B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0242Shape of an individual particle
    • H05K2201/0257Nanoparticles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/063Lamination of preperforated insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0733Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1461Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths

Description

【0001】
【発明の属する技術分野】
本発明は、特に導体パターンが形成された基板を積層する際に、一方の基板に設けられたバンプに被着する導電性接合材、この導電性接合材を用いて基板が積層された多層型プリント配線基板及びこの多層型プリント配線基板の製造方法に関する。
【0002】
【従来の技術】
多層型プリント配線基板の製造方法には、先ず、内層基板に導体パターンを形成し、次いで、導体パターンが形成された内層基板上に絶縁層を形成し、次いで、この絶縁層上に更に導体パターンを形成し、これを繰り返すことで、導電層を複数形成する、所謂ビルドアップ法がある。しかしながら、このビルドアップ法は、製造途中で何れかの層に不良が発生すると、全てが不良となってしまい、生産性が悪い。そこで、導体パターンが形成された基板を別々に複数製造し、各基板を絶縁層を介して積層し、これを一体化して多層型プリント配線基板を製造する方法がある。
【0003】
【発明が解決しようとする課題】
上述の導体パターンが形成された各基板を絶縁層を介して積層して、これを一体化する製造方法では、層間の電気的接続を図る手段として、導電性ペーストが用いられている。しかしながら、導電性ペーストは、例えば粒径が10μm程度の銅粒子にバインダーとなるエポキシ樹脂、硬化剤等が含有されており、層間接続部の抵抗値が不安定となったり、また、高くなってしまう。
【0004】
また、層間の電気的接続を図る別の手段としては、錫鉛半田を一方の基板の接続部に塗布する方法がある。しかしながら、錫鉛半田を用いる場合、フラックスが不純物となってしまうことから、フラックスを用いずに接合し層間接続を行う必要がある。このため、層間接続部での密着性が悪くなってしまう。また、錫鉛半田は、融点が低いことから、電子部品を実装するためリフロー処理を行う際、再溶融し膨張してしまい、断線が発生するおそれがある。
【0005】
更に、層間の電気的接続を図る別の手段としては、金を接続材として用い、積層された基板を加熱圧接する方法がある。しかしながら、これは、樹脂収縮による圧着であるので信頼性に乏しい。
【0006】
本発明の目的は、従来より低温の加熱圧着処理で複数の基板を電気的に接合することができる導電性接合材、この導電性接合材を用いて層間接続が図られた多層型プリント配線基板及びその製造方法を提供することにある。
【0007】
また、本発明の目的は、バンプの高さを均一にして層間接続をすることができる導電性接合材、この導電性接合材を用いて層間接続が図られた多層型プリント配線基板及びその製造方法を提供することにある。
【0008】
更に、本発明は、多層型プリント配線基板の製造効率を向上させつつ、接続信頼性高めることができる導電性接合材、この導電性接合材を用いて層間接続が図られた多層型プリント配線基板及びその製造方法を提供することにある。
【0009】
【課題を解決するための手段】
本発明に係る導電性接合材は、複数の基板が積層された多層型プリント配線基板を製造するときに、一方の基板に設けられた他の基板と電気的に接続するためのバンプの先端部に被着される導電性接合材であって、銀、金、銅等の導電性のコロイド粒子が分散剤で分散されてなる。この導電性接合材剤には、コロイド粒子より大きい、例えば平均粒径が10〜100μm程度とする加熱促進をさせる発熱性の物資からなる粒子が、密着性の向上や加熱促進を図るため混合されている。
【0010】
本発明に係る多層型プリント配線基板は、上述した課題を解決すべく、少なくとも一方の面に導電パターンが形成された複数の基板と、一方の基板の導体パターンと他方の基板の導体パターンとの間に設けられる絶縁層とを備える。そして、一方の基板の導体パターンには、他方の基板の導体パターンと電気的に接続するためのバンプが設けられ、このバンプは、先端部に、上述した導電性接合材が被着され、他方の基板の導体パターンと接合されている。
【0011】
また、このプリント配線基板の製造方法は、内層基板の少なくとも一方の面に導電層が形成され、この導電層にバンプを形成するステップと、内層基板の導電層をパターニングして導電パターンを形成するステップと、外層基板の少なくとも一方の面に導電層が設けられ、この導電層をパターニングして導体パターンを形成するステップと、内層基板の導体パターンに設けられたバンプの先端部に導電性接合材を被着するステップと、絶縁層を介して内層基板の導体パターンと外層基板の導体パターンとが対向するように積層し、加熱圧着し、絶縁層を介して相対向する導体パターンをバンプで電気的に接続するステップとを有する。
【0012】
【発明の実施の形態】
以下、本発明が適用された多層型プリント配線基板について図面を参照して説明する。
【0013】
図1に示すように、本発明が適用された多層型プリント配線基板1は、内層基板2,3と、外層基板4,5とを有する。各基板2,3,4,5は、絶縁層を構成するプリプレグ6,7,8を介して積層され一体化されている。
【0014】
内層基板2,3と外層基板4,5は、例えばガラス繊維にエポキシ樹脂を含浸させて形成されている。そして、内層基板2,3と外層基板4,5の各面には、銅箔をパターニングした導体パターン11〜18が設けられている。内層基板2の各面に設けられた導体パターン11,12、内層基板3の各面に設けられた導体パターン13,14、外層基板4の各面に設けられた導体パターン15,16及び外層基板5の各面に設けられた導体パターン17,18は、それぞれ基板2,3,4,5に穿設された貫通孔21,22,23,24に導電性ペースト21a,22a,23a,24aとを充填することにより層間接続されている。なお、この層間接続は、貫通孔21,22,23,24の壁面に無電解銅メッキ等によりメッキ層を設けることによって行うようにしてもよい。
【0015】
また、内層基板2の一方の面に設けられた導体パターン11には、プリプレグ6を介して相対向する外層基板4の導体パターン16と層間接続をするためのバンプ26が設けられている。このバンプ26は、外層基板4の導体パターン16のランド31に電気的に接続されている。また、内層基板3には、プリプレグ7を介して相対向する内層基板2の導体パターン12と層間接続をするためのバンプ27が設けられている。このバンプ27は、内層基板2の導体パターン12のランド32に電気的に接続されている。更に、内層基板3には、プリプレグ8を介して相対向する外層基板5の導体パターン17と層間接続をするためのバンプ28が設けられている。このバンプ28は、外層基板5の導体パターン17のランド33に電気的に接続されている。これらバンプ26,27,28は、先端部に被着された本発明が適用された導電性接合材を介してランド31,32,33に接続されている。なお、バンプ26,27,28は、プリプレグ6,7,8に穿設された挿通孔34,35,36に挿通されることで、ランド31,32,33に接続されている。
【0016】
次に、以上のような多層型プリント配線基板1の製造方法について図面を参照して説明する。先ず、バンプ26,27,28が形成される基板、すなわち内層基板2,3の製造方法について図面を参照して説明する。以下、内層基板3を例にとって説明すると、内層基板3は、図2に示すように、両面に銅箔が貼り合わされ、導電層13a,14aが設けられている。また、この内層基板3は、導電層13a,14aの層間接続をするため、貫通孔22がドリル等で形成され、この貫通孔22内に、導電性ペースト22aが充填されている。なお、この層間接続は、貫通孔22の壁面に無電解銅メッキ、電解銅メッキ等によりメッキ層を設けることによって行うようにしてもよい。
【0017】
次いで、図3に示すように、内層基板3の導電層13a,14a上には、バンプ27,28を形成するため、ドライフィルム41,42が貼り合わされる。そして、ドライフィルム41,42は、形成するバンプ27,28に応じた露光フィルムを用いて露光された後現像される。そして、ドライフィルム41,42には、図4に示すように、バンプ27,28が形成される領域に、導電層13a,14aを外部に臨ませる凹部41a,42aが形成される。次いで、図5に示すように、無電解メッキや電解メッキ等により凹部41a,42a内には、銅が析出され、導電層13a,14aと一体的にバンプ27,28が形成される。
【0018】
この後、図6に示すように、ドライフィルム41,42は、内層基板3より剥離される。そして、バンプ27,28が形成された導電層13a,14aには、導電層13a,14aをパターニングして導体パターン13,14を形成するために、レジスト43,44が電着される。そして、レジスト43,44は、導体パターン13,14を形成するためのフォトフィルムを用いて露光され、次いで現像される。これによって、図7に示すように、導体パターン13,14の形成されない領域のレジスト43,44が除去される。次いで、図8に示すように、選択的に導電層13a,14aは、エッチングされる。すなわち、導電層13a,14aは、レジスト43,44が除去された領域のみエッチングされる。また、導電層13a,14aからは、残留したレジスト43,44が除去される。これによって、内層基板3には、導体パターン13,14が形成されると共に、バンプ27,28が形成される。
【0019】
次に、バンプ26,27,28が形成されない基板、すなわち外層基板4,5の製造方法について図面を参照して説明する。以下、外層基板4を例にとって説明すると、外層基板4は、図9に示すように、両面に銅箔が貼り合わされ、導電層15a,16aが設けられている。また、この外層基板4は、導電層15a,16aの層間接続をするため、貫通孔23がドリル等で形成され、この貫通孔23内に、導電性ペースト23aが充填されている。なお、この層間接続は、貫通孔23の壁面に無電解銅メッキ、電解銅メッキ等によりメッキ層を設けることによって行うようにしてもよい。
【0020】
次いで、図10に示すように、外層基板4の導電層15a,16a上には、導体パターン15,16を形成するため、ドライフィルム45,46が貼り合わされる。そして、各面にドライフィルム45,46は、形成する導体パターン15,16に応じた露光フィルムを用いて露光された後現像される。これによって、図11に示すように、ドライフィルム45,46は、導体パターン15,16が形成される領域を除いて除去される。次いで、図12に示すように、導電層15、16は、ドライフィルム45,46が除去された領域がエッチングされ除去される。そして、エッチングされた導電層15a,16aからは、残留したドライフィルム45,46が除去される。これによって、外層基板4には、導体パターン15,16が形成されると共に、導体パターン16にバンプ26が接続されるランド31が形成される。そして、ランド31には、バンプ26との密着性を向上のため、錫銀等がメッキ処理又は半田印刷される。なお、このメッキ処理又は半田印刷は、他のランド32,33にも同様に施される。
【0021】
外層基板5も、以上説明した外層基板4と同様に製造される。また、内層基板2の導体パターン12側には、バンプは設けられずランドが設けられるのみである。この場合、導体パターン11側の面は、内層基板3と同様な方法で製造し、導体パターン12側は、外層基板4と同様な方法で製造するようにすればよい。
【0022】
ところで、以上のように形成された各基板2〜5の間には、図13に示すように、絶縁層となるプリプレグ6,7,8が配設される。このプリプレグ6,7,8は、例えばガラス繊維にエポキシ樹脂を含浸させたシート材である。これらプリプレグ6,7,8には、バンプ26,27,28が挿通される挿通孔34,5,36が例えばドリルにより形成される。
【0023】
次いで、内層基板2,3のバンプ26,27,28には、本発明が適用された導電性接合材が被着される。ここで、この導電性接合材としては、導電性のコロイド粒子を分散剤で均一に分散されたものが用いられる。導電性のコロイド粒子は、数nm〜数100nm程度の導電性の粒子であり、例えばヘリウムやアルゴン等の不活性ガス中で金属を蒸発させ、ガス分子に金属原子を衝突させることで急速に冷却し凝縮させることにより製造される。このようなコロイド粒子は、通常、ナノ粒子であるため活性が高く、融点が低くなる。例えば、銀は、融点が960.8℃であるが、コロイド粒子であると、融点より低い温度、具体的に260℃程度で溶融する。したがって、本発明が適用された導電性接合材によれば、バンプ26,27,28とランド31,32,33との接合温度を下げることができる。
【0024】
このコロイド粒子としては、例えば酸化しにくい銀が用いられる。銀のコロイド粒子は、分散剤により分散するように10nm〜50nmのものが用いられる。これは、銀コロイド粒子を50nmより大きくすると、銀コロイド粒子が分散剤により分散しにくくなるためである。また、このコロイド粒子は、粒径が小さい程良いが、ここでは、製造技術上10nmとされる。
【0025】
導電性接合材は、以上のようなコロイド粒子に、分散剤となる樹脂が混合されている。この分散剤としては、例えばアクリル系樹脂が用いられている。この分散剤は、コロイド粒子を分散させるのに必要な量として、乾燥後の重量で、コロイド粒子94重量%に対して6重量%程度混入される。すなわち、この導電性接合材は、従来の導電性ペーストより樹脂含有量が少なく、これによって、バンプ26,27,28とランド31,32,33との接合部の抵抗値を下げることができる。なお、この分散剤として用いる樹脂は、分子量が1万程度である。
【0026】
更に、導電性接合材には、コロイド粒子より大きい粒子が混入される。この粒子は、例えばランド31,32,33との密着性を向上させるための錫銀合金である。なお、錫銀合金の組成比は、銀が3.5で錫が96.5である。このように、導電性接合材は、バンプ26,27,28の先端部に被着されることで、ランド31,32,33に施された錫銀半田や錫銀メッキとの相性が良くなり、バンプ26,27,28とランド31,32,33との密着性を上げることができる。また、この錫銀合金は、粒子径が10μm程度で、コロイド粒子より大きい粒子であることから、コロイド粒子より大きい錫銀合金が混入された導電性接合材は、バンプ26,27,28の高さのばらつきを無くし、ランド31,32,33との接合を確実に行うことができるようにする。
【0027】
また、銀コロイド粒子に分散剤を混合し水で調整した銀コロイド溶液と錫銀合金との組成比は、重量で、1:1〜10:1である。この組成比は、バンプ26,27,28とランド31,32,33との密着性、バンプ26,27,28の高さのばらつき等を考慮して決められる。
【0028】
また、導電性接合材には、ランド31,32,33との密着性を向上させるための粒子として、上記錫銀合金に代えて又は錫銀合金と共に、銅粒子に銀をコートした粒子を混入するようにしてもよい。この銀コート粒子は、例えば10〜100μmである。これによって、導電性接合材は、ランド31,32,33に施された錫銀半田、錫銀メッキ等と、また、ランド31,32,33を構成する銅箔と馴染みやすくなり、バンプ26,27,28とランド31,32,33との密着性を向上することができる。また、錫銀合金を混入したときと同様に、バンプ26,27,28の高さのばらつきを抑えることができる。
【0029】
更に、導電性接合材には、基板2,3,4,5をプリプレグ6,7,8を介して加熱圧接して一体化する際、バンプ26,27,28とランド31,32,33とが確実に接合するように、10〜100μm程度の発熱性の物質の粒子が混入される。この発熱性の物質の粒子としては、グラファイト、フェライト、炭化珪素、チタン酸バリウム、アルミナ等が用いられる。これによって、基板2,3,4,5を加熱圧着して一体化する際に、確実に、バンプ26,27,28とランド31,32,33とを接合することができる。
【0030】
以上のように構成された導電性接合材は、25重量%程度の水で10P(ポイズ)程度に調整される。そして、導電性接合材は、貯留部に貯留された導電性接合材にバンプ26,27,28の先端部が浸漬され、この後、例えば100℃で1分間乾燥されることによって、バンプ26,27,28の先端部に被着される。なお、導電性接合材をバンプ26,27,28の先端部に被着する方法としては、この他に、インクジェットを用いてバンプ26,27,28の先端部に塗布する方法、印刷によってバンプ26,27,28の先端部に塗布する方法、ディスペンサーを用いてバンプ26,27,28の先端部に塗布する方法等がある。
【0031】
そして、バンプ26,27,28に以上のようにして導電性接合材が被着された各基板2,3,4,5は、間にプリプレグ6,7,8を挟んで一体化される。具体的に、図13に示すように、外層基板4と内層基板2との間には、導体パターン16と導体パターン11との絶縁を図るためプリプレグ6が配され、内層基板2と内層基板3との間には、導体パターン12と導体パターン13との絶縁を図るためプリプレグ7が配され、内層基板3と外層基板5との間には、導体パターン14と導体パターン17との絶縁を図るためプリプレグ8が配される。
【0032】
そして、基板2,3,4,5の間にプリプレグ6,7,8が配設されると、これは、加圧装置に配設される。具体的に、この加圧装置は、30kg/cm以上加圧可能で最大300℃まで加熱可能な装置である。多層型プリント配線基板1の製造方法では、コロイド粒子に銀を用いた場合を例に取り説明すると、基板2,3,4,5とプリプレグ6,7,8とが積層されたものを、30kg/cmの圧力で加圧しながら、先ず、130℃で30分間加熱し、プリプレグ6,7,8、すなわちガラスエポキシ樹脂を溶融する。次いで、同じ条件で加圧しながら、180℃で70分加熱し、熱硬化型樹脂であるガラスエポキシ樹脂を硬化する。次いで、同じ条件で加圧しながら、260℃で10分間加熱することによりバンプ26,27,28とランド31,32,33との接合部を溶融する。これによって、図1に示すように、基板2,3,4,5をプリプレグ6,7,8を介在させた状態で一体化し多層型プリント配線基板1を製造することができる。
【0033】
なお、高周波を使用するときには、30kg/cmの圧力で加圧しながら、130℃で30分間加熱し、次いで、同じ条件で加圧しながら、180℃で70分加熱するし、熱硬化型樹脂であるガラスエポキシ樹脂を硬化する。このときの周波数は、2.45GHzであり、出力は、500Wであり、照射時間は、1〜2分である。
【0034】
以上のように、本発明が適用された多層型プリント配線基板1では、バンプ26,27,28とランド31,32,33との接合に導電性接合材を用いる。導電性接合材は、コロイド粒子が含有されていることから、加熱加圧時の温度を下げることができ、製造効率を上げることができる。また、導電性接合材は、従来の導電性ペーストに比べ樹脂含有量が少ないことから、バンプ26,27,28とランド31,32,33との接合部の抵抗値を下げることができる。更に、導電性接合材は、コロイド粒子の他に、ミクロンオーダーの粒子が密着性の向上や加熱促進の観点から加えられる。これら粒子は、バンプ26,27,28とランド31,32,33との密着性を向上させたり、加熱圧接時に効率良く他の材料を溶融させることができる他に、バンプ26,27,28の高さのばらつきを抑え、バンプ26,27,28とランド31,32,33との接合を確実に行うことができる。
【0035】
なお、下記表1にφ0.1mmのバンプ26,27,28とランド31,32,33の接合部の抵抗値を示す。
【0036】
【表1】
Figure 0003729092
【0037】
表1に示すように、本発明が適用された導電性接合材(銀コロイド+錫銀合金の導電性接合材、銀コロイド+銀コート銅粒子、銀コロイド+銀コート銅粒子)は、銅ペーストより格段に抵抗値を下げ、銅メッキの抵抗値に近づけることができる。
【0038】
以上、本発明が適用された導電性接合材として、銀コロイド粒子を用いた例を説明したが、コロイド粒子としては、この他に、金コロイド粒子、銅コロイド粒子等を用いるようにしてもよい。
【0039】
また、以上の例では、バンプ26,27,28とランド31,32,33の接合に本発明が適用された導電性接合材を用いる例を説明したが、この導電性接合材は、この他に、電子部品をプリント配線基板の実装部に実装するのに用いてもよい。
【0040】
【発明の効果】
本発明によれば、導電性のコロイド粒子が含有されており、このコロイド粒子は、活性が高いことから融点が低くなる。したがって、接合時における処理温度を低くすることができると共に処理効率を向上させることができる。また、この導電性接合材は、従来の導電性ペーストに比べ樹脂含有量が少ないことから、接合部の抵抗を低くすることができる。
【0041】
この導電性接合材を多層型プリント配線基板のバンプとランドの接合に用いたときには、多層型プリント配線基板の製造効率を向上させることができると共に、バンプとランドの接合部の抵抗値を下げることができる。
【図面の簡単な説明】
【図1】本発明が適用された多層型プリント配線基板の要部断面図である。
【図2】両面に導電層を構成する銅箔が貼り合わされた内層基板の要部断面図である。
【図3】内層基板の銅箔上にドライフィルムが貼り合わされた状態を示す要部断面図である。
【図4】内層基板の銅箔上に貼り合わされたドライフィルムを露光現像しバンプを形成するための凹部を形成した状態を示す要部断面図である。
【図5】ドライフィルムに形成された凹部に銅が析出された状態を示す要部断面図である。
【図6】内層基板に導体パターンを形成するため銅箔上にレジストを形成した状態を示す断面図である。
【図7】レジストが導体パターンに合わせて選択的に除去された状態を示す要部断面図である。
【図8】導体パターンが形成された内層基板の要部断面図である。
【図9】両面に導電層を構成する銅箔が貼り合わされた外層基板の要部断面図である。
【図10】外層基板の銅箔上にドライフィルムが貼り合わされた状態を示す要部断面図である。
【図11】外層基板の銅箔上に貼り合わされたドライフィルムが導体パターンに合わせて選択的に除去された状態を示す要部断面図である。
【図12】導体パターンが形成された外層基板の要部断面図である。
【図13】基板間にプリプレグを配した状態を説明する要部断面図である。
【符号の説明】
1 多層型プリント配線基板、2,3 内層基板、4,5 外層基板、6〜8 プリプレグ、11〜18 導体パターン、21〜24 貫通孔、26〜28 バンプ、31〜33 ランド、34〜36 挿通孔

Claims (11)

  1. 複数の基板が積層された多層型プリント配線基板を製造するときに、一方の基板に設けられた他の基板と電気的に接続するためのバンプの先端部に被着される導電性接合材であって、
    導電性のコロイド粒子が分散剤で分散されるとともに、加熱促進をさせる発熱性の物資からなる粒子が混合されている導電性接合材。
  2. 上記コロイド粒子は、銀である請求項1記載の導電性接合材。
  3. 更に、他方の基板との密着性を高める粒子が混合されている請求項1記載の導電性接合材。
  4. 上記粒子の平均粒径は、10μm〜100μmである請求項3記載の導電性接合材。
  5. 少なくとも一方の面に導電パターンが形成された複数の基板と、
    上記一方の基板の導体パターンと上記他方の基板の導体パターンとの間に設けられる絶縁層とを備え、
    一方の基板の導体パターンには、他方の基板の導体パターンと電気的に接続するためのバンプが設けられ、
    上記バンプと上記他方の基板の導体パターンとは、バンプの先端部に被着された導電性接合材を介して接合されており、
    上記導電性接合材は、導電性のコロイド粒子が分散剤で分散されるとともに、加熱促進をさせる発熱性の物資からなる粒子が混合されたものである多層型プリント配線基板。
  6. 上記導電性接合材には、更に他方の基板との密着性を高める粒子が混合されている請求項5記載の多層型プリント配線基板。
  7. 上記粒子の平均粒径は、10μm〜100μmである請求項6記載の多層型プリント配線基板。
  8. 上記複数の基板と上記絶縁層とは、加熱圧着により一体化される請求項5記載の多層型プリント配線基板。
  9. 内層基板の少なくとも一方の面に導電層が形成され、この導電層にバンプを形成するステップと、
    上記内層基板の導電層をパターニングして導電パターンを形成するステップと、
    外層基板の少なくとも一方の面に導電層が設けられ、この導電層をパターニングして導体パターンを形成するステップと、
    上記内層基板の導体パターンに設けられたバンプの先端部に導電性接合材を被着するステップと、
    絶縁層を介して上記内層基板の導体パターンと上記外層基板の導体パターンとが対向するように積層し、加熱圧着し、絶縁層を介して相対向する導体パターンをバンプで電気的に接続するステップとを有し、
    上記導電性接合材は、導電性のコロイド粒子が分散剤で分散されるとともに、加熱促進をさせる発熱性の物資からなる粒子が混合されたものである多層型プリント配線基板の製造方法。
  10. 上記導電性接合材には、更に他方の基板との密着性を高める粒子が混合されている請求項9記載の多層型プリント配線基板の製造方法。
  11. 上記粒子の平均粒径は、10μm〜100μmである請求項10記載の多層型プリント配線基板の製造方法。
JP2001185443A 2001-06-19 2001-06-19 導電性接合材、多層型プリント配線基板及び多層型プリント配線基板の製造方法 Expired - Fee Related JP3729092B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001185443A JP3729092B2 (ja) 2001-06-19 2001-06-19 導電性接合材、多層型プリント配線基板及び多層型プリント配線基板の製造方法
US10/173,053 US6710261B2 (en) 2001-06-19 2002-06-18 Conductive bond, multilayer printed circuit board, and method for making the multilayer printed circuit board
CNB02127259XA CN1239658C (zh) 2001-06-19 2002-06-19 一种导电粘结剂,一种多层印刷电路板和制作这种多层印刷电路板的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001185443A JP3729092B2 (ja) 2001-06-19 2001-06-19 導電性接合材、多層型プリント配線基板及び多層型プリント配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2003008209A JP2003008209A (ja) 2003-01-10
JP3729092B2 true JP3729092B2 (ja) 2005-12-21

Family

ID=19025026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001185443A Expired - Fee Related JP3729092B2 (ja) 2001-06-19 2001-06-19 導電性接合材、多層型プリント配線基板及び多層型プリント配線基板の製造方法

Country Status (3)

Country Link
US (1) US6710261B2 (ja)
JP (1) JP3729092B2 (ja)
CN (1) CN1239658C (ja)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004282033A (ja) * 2003-02-28 2004-10-07 Ngk Spark Plug Co Ltd 樹脂製配線基板
US6764748B1 (en) * 2003-03-18 2004-07-20 International Business Machines Corporation Z-interconnections with liquid crystal polymer dielectric films
CA2528889C (en) * 2003-06-26 2010-05-11 Formation, Inc. Environmental protection of serial ata and other electronic devices
JP4046037B2 (ja) * 2003-07-22 2008-02-13 豊田合成株式会社 引き出し装置
JP4123206B2 (ja) 2004-08-31 2008-07-23 ソニー株式会社 多層配線板及び多層配線板の製造方法
JP4602208B2 (ja) * 2004-12-15 2010-12-22 新光電気工業株式会社 電子部品実装構造体及びその製造方法
KR100696100B1 (ko) * 2005-03-30 2007-03-19 (주)태광이엔시 레이더를 이용한 차선구분신호 발생 장치, 차선구분신호발생 방법, 수신 신호의 차선구분장치 및 차선구분방법
RU2382404C2 (ru) * 2005-06-30 2010-02-20 Сименс Акциенгезелльшафт Система защиты аппаратных средств в форме печатных плат, сформированных глубокой вытяжкой в получаши
JP2007067058A (ja) * 2005-08-30 2007-03-15 Nec Toppan Circuit Solutions Inc 電子部品の集合体の製造方法および電子部品の集合体
KR100704915B1 (ko) * 2005-09-15 2007-04-09 삼성전기주식회사 미세 패턴을 가지는 인쇄회로기판 및 그 제조방법
KR100733253B1 (ko) * 2005-11-18 2007-06-27 삼성전기주식회사 고밀도 인쇄회로기판 및 그 제조방법
US20100109151A1 (en) * 2007-03-29 2010-05-06 Yuuki Fujimura Semiconductor device
US9208942B2 (en) 2009-03-09 2015-12-08 Nucurrent, Inc. Multi-layer-multi-turn structure for high efficiency wireless communication
US11476566B2 (en) 2009-03-09 2022-10-18 Nucurrent, Inc. Multi-layer-multi-turn structure for high efficiency wireless communication
US9444213B2 (en) 2009-03-09 2016-09-13 Nucurrent, Inc. Method for manufacture of multi-layer wire structure for high efficiency wireless communication
US9232893B2 (en) 2009-03-09 2016-01-12 Nucurrent, Inc. Method of operation of a multi-layer-multi-turn structure for high efficiency wireless communication
US9439287B2 (en) 2009-03-09 2016-09-06 Nucurrent, Inc. Multi-layer wire structure for high efficiency wireless communication
US9306358B2 (en) 2009-03-09 2016-04-05 Nucurrent, Inc. Method for manufacture of multi-layer wire structure for high efficiency wireless communication
US9300046B2 (en) 2009-03-09 2016-03-29 Nucurrent, Inc. Method for manufacture of multi-layer-multi-turn high efficiency inductors
US7862342B2 (en) * 2009-03-18 2011-01-04 Eaton Corporation Electrical interfaces including a nano-particle layer
CN102405692A (zh) * 2009-04-02 2012-04-04 松下电器产业株式会社 电路基板的控制方法及电路基板
JP2011018873A (ja) * 2009-05-22 2011-01-27 Sony Ericsson Mobilecommunications Japan Inc 電磁シールド方法および電磁シールド用フィルム
US20130068499A1 (en) * 2011-09-15 2013-03-21 Nucurrent Inc. Method for Operation of Multi-Layer Wire Structure for High Efficiency Wireless Communication
CN103369872A (zh) * 2012-03-30 2013-10-23 北大方正集团有限公司 多层印刷电路板的压合方法
CN103260350B (zh) * 2013-05-07 2016-07-06 梅州市志浩电子科技有限公司 盲埋孔板压合方法
US9941729B2 (en) 2015-08-07 2018-04-10 Nucurrent, Inc. Single layer multi mode antenna for wireless power transmission using magnetic field coupling
US10636563B2 (en) 2015-08-07 2020-04-28 Nucurrent, Inc. Method of fabricating a single structure multi mode antenna for wireless power transmission using magnetic field coupling
US9960628B2 (en) 2015-08-07 2018-05-01 Nucurrent, Inc. Single structure multi mode antenna having a single layer structure with coils on opposing sides for wireless power transmission using magnetic field coupling
US11205848B2 (en) 2015-08-07 2021-12-21 Nucurrent, Inc. Method of providing a single structure multi mode antenna having a unitary body construction for wireless power transmission using magnetic field coupling
US9941590B2 (en) 2015-08-07 2018-04-10 Nucurrent, Inc. Single structure multi mode antenna for wireless power transmission using magnetic field coupling having magnetic shielding
US10658847B2 (en) 2015-08-07 2020-05-19 Nucurrent, Inc. Method of providing a single structure multi mode antenna for wireless power transmission using magnetic field coupling
US9960629B2 (en) 2015-08-07 2018-05-01 Nucurrent, Inc. Method of operating a single structure multi mode antenna for wireless power transmission using magnetic field coupling
US9941743B2 (en) 2015-08-07 2018-04-10 Nucurrent, Inc. Single structure multi mode antenna having a unitary body construction for wireless power transmission using magnetic field coupling
US9948129B2 (en) 2015-08-07 2018-04-17 Nucurrent, Inc. Single structure multi mode antenna for wireless power transmission using magnetic field coupling having an internal switch circuit
US10063100B2 (en) 2015-08-07 2018-08-28 Nucurrent, Inc. Electrical system incorporating a single structure multimode antenna for wireless power transmission using magnetic field coupling
US10985465B2 (en) 2015-08-19 2021-04-20 Nucurrent, Inc. Multi-mode wireless antenna configurations
JP6636306B2 (ja) * 2015-11-27 2020-01-29 日東電工株式会社 接着シート、ダイシングテープ一体型接着シート、及び、半導体装置の製造方法
US20180062434A1 (en) 2016-08-26 2018-03-01 Nucurrent, Inc. Wireless Connector Receiver Module Circuit
US10424969B2 (en) 2016-12-09 2019-09-24 Nucurrent, Inc. Substrate configured to facilitate through-metal energy transfer via near field magnetic coupling
CN106547135B (zh) * 2017-01-23 2019-12-31 武汉华星光电技术有限公司 胶材及制备方法、液晶模组的制程方法及液晶模组
US11177695B2 (en) 2017-02-13 2021-11-16 Nucurrent, Inc. Transmitting base with magnetic shielding and flexible transmitting antenna
DE102017208472A1 (de) * 2017-05-19 2018-11-22 Conti Temic Microelectronic Gmbh Verfahren zur Herstellung einer elektronischen Komponente und elektronische Komponente
US11283295B2 (en) 2017-05-26 2022-03-22 Nucurrent, Inc. Device orientation independent wireless transmission system
JP1617872S (ja) * 2018-01-12 2018-11-12
JP1617873S (ja) * 2018-01-12 2018-11-12
US11227712B2 (en) 2019-07-19 2022-01-18 Nucurrent, Inc. Preemptive thermal mitigation for wireless power systems
US11271430B2 (en) 2019-07-19 2022-03-08 Nucurrent, Inc. Wireless power transfer system with extended wireless charging range
US11056922B1 (en) 2020-01-03 2021-07-06 Nucurrent, Inc. Wireless power transfer system for simultaneous transfer to multiple devices
US11283303B2 (en) 2020-07-24 2022-03-22 Nucurrent, Inc. Area-apportioned wireless power antenna for maximized charging volume
US11881716B2 (en) 2020-12-22 2024-01-23 Nucurrent, Inc. Ruggedized communication for wireless power systems in multi-device environments
US11876386B2 (en) 2020-12-22 2024-01-16 Nucurrent, Inc. Detection of foreign objects in large charging volume applications
US11695302B2 (en) 2021-02-01 2023-07-04 Nucurrent, Inc. Segmented shielding for wide area wireless power transmitter
US11831174B2 (en) 2022-03-01 2023-11-28 Nucurrent, Inc. Cross talk and interference mitigation in dual wireless power transmitter

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3443789A1 (de) * 1983-12-02 1985-06-27 Osaka Soda Co. Ltd., Osaka Elektrische leitende klebstoffmasse
JPH0831350B2 (ja) * 1989-10-03 1996-03-27 日本黒鉛工業株式会社 ファインピッチ用導電異方性ヒートシールコネクタ部材の製造法
US5611140A (en) * 1989-12-18 1997-03-18 Epoxy Technology, Inc. Method of forming electrically conductive polymer interconnects on electrical substrates
US5046238A (en) * 1990-03-15 1991-09-10 Rogers Corporation Method of manufacturing a multilayer circuit board
DE69526287T2 (de) * 1994-01-27 2002-10-31 Loctite Ireland Ltd Zusammenstellungen und methoden zur anordnung anisotropisch leitender bahnen und verbindungen zwischen zwei sätzen von leitern
JPH07283539A (ja) 1994-04-14 1995-10-27 Sony Corp ビルドアップ多層プリント配線板
JPH10322021A (ja) 1997-05-22 1998-12-04 Sony Corp ビルドアップ基板とその製造法
DE69839882D1 (de) * 1997-06-06 2008-09-25 Ibiden Co Ltd Mehrschichtige gedruckte leiterplatte und verfahren zu deren herstellung
JP2001077501A (ja) * 1999-09-03 2001-03-23 Seiko Epson Corp フレキシブル配線基板、電気光学装置および電子機器
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device

Also Published As

Publication number Publication date
JP2003008209A (ja) 2003-01-10
US6710261B2 (en) 2004-03-23
CN1464018A (zh) 2003-12-31
CN1239658C (zh) 2006-02-01
US20030006069A1 (en) 2003-01-09

Similar Documents

Publication Publication Date Title
JP3729092B2 (ja) 導電性接合材、多層型プリント配線基板及び多層型プリント配線基板の製造方法
US6936774B2 (en) Wiring substrate produced by transfer material method
JP3429734B2 (ja) 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法
JP4392157B2 (ja) 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
US20080121416A1 (en) Multilayer Printed Wiring Board And Manufacturing Method For Same
US8217276B2 (en) Multilayer printed circuit board and method of manufacturing multilayer printed circuit board
JPWO2008047918A1 (ja) 電子機器のパッケージ構造及びパッケージ製造方法
JP3416658B2 (ja) 転写材及びその製造方法並びにこれを用いて製造される配線基板
JP2008103548A (ja) 多層プリント配線板及びその製造方法
JP3299679B2 (ja) 多層配線基板及びその製造方法
JP3670487B2 (ja) 配線基板の製造方法
JP2005026573A (ja) 部品内蔵モジュールの製造方法
JPH08316598A (ja) プリント配線板およびその製造方法
JP4683758B2 (ja) 配線基板の製造方法
JP2003298213A (ja) プリント配線板とその製造方法
JPH11103165A (ja) 多層配線基板及びその製造方法
JP2000223836A (ja) 多層配線基板およびその製造方法
JPH09293952A (ja) 配線基板の製造方法
JP3107535B2 (ja) 配線基板、回路部品実装体、および配線基板の製造方法
JP2005039136A (ja) 回路基板および回路基板の接続方法
JP3922350B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP2005109188A (ja) 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法
JP4974421B2 (ja) 多層配線基板の製造方法
JP3429743B2 (ja) 配線基板
JP5077801B2 (ja) 多層プリント配線板の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050926

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091014

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091014

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101014

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101014

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111014

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111014

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121014

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121014

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131014

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees