KR100704915B1 - 미세 패턴을 가지는 인쇄회로기판 및 그 제조방법 - Google Patents

미세 패턴을 가지는 인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR100704915B1
KR100704915B1 KR1020050086112A KR20050086112A KR100704915B1 KR 100704915 B1 KR100704915 B1 KR 100704915B1 KR 1020050086112 A KR1020050086112 A KR 1020050086112A KR 20050086112 A KR20050086112 A KR 20050086112A KR 100704915 B1 KR100704915 B1 KR 100704915B1
Authority
KR
South Korea
Prior art keywords
pattern
photosensitive material
circuit board
fine pattern
layer
Prior art date
Application number
KR1020050086112A
Other languages
English (en)
Other versions
KR20070031550A (ko
Inventor
목지수
류창섭
이응석
김기환
김성용
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050086112A priority Critical patent/KR100704915B1/ko
Priority to DE102006043019A priority patent/DE102006043019A1/de
Priority to US11/520,729 priority patent/US20070059917A1/en
Priority to CNB2006101272422A priority patent/CN100542383C/zh
Priority to JP2006251189A priority patent/JP2007081409A/ja
Publication of KR20070031550A publication Critical patent/KR20070031550A/ko
Application granted granted Critical
Publication of KR100704915B1 publication Critical patent/KR100704915B1/ko
Priority to US12/453,741 priority patent/US20090229875A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0143—Using a roller; Specific shape thereof; Providing locally adhesive portions thereon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0568—Resist used for applying paste, ink or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/207—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a prefabricated paste pattern, ink pattern or powder pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

미세 패턴을 가지는 인쇄회로기판을 제조하는 방법에 있어서, (a) 캐리어 플레이트(carrier plate) 상에 감광재를 코팅하는 단계; (b) 상기 감광재에 제1 회로 패턴을 형성하는 단계; (c) 상기 제1 회로 패턴이 형성된 감광재 사이에 도전성 페이스트(conductive paste)를 프린팅하고 건조시켜 제1 회로층을 형성하는 단계; (d) 상기 제1 회로층 상에 절연층을 적층하는 단계; (e) 상기 절연층을 관통하는 비아홀(via hole)을 가공하는 단계; (f) 상기 절연층 상에 상기 감광재를 코팅하는 단계; (g) 상기 감광재에 제2 회로 패턴을 형성하는 단계; (h) 상기 제2 회로 패턴이 형성된 감광재 사이 및 상기 비아홀에 도전성 페이스트를 프린팅하고 건조시켜 제2 회로층을 형성하고 상기 비아홀을 채우는 단계; 및 (i) 상기 캐리어 플레이트를 제거하는 단계를 포함하는 미세 패턴을 가지는 인쇄회로기판의 제조방법에 관한 것이다. 고해상도 감광재료를 이용하여 배선/공간 간에 미세 패턴을 구현할 수 있다.
인쇄회로기판, 미세 패턴, 도전성 페이스트, 감광재

Description

미세 패턴을 가지는 인쇄회로기판 및 그 제조방법{Printed circuit board having fine pattern and manufacturing method thereof}
도 1a 내지 도 1e는 세미-애디티브 방식에 의한 인쇄회로기판의 제조방법을 나타낸 도면.
도 2a 내지 도 2c는 종래 기술인 세미-애디티브 방식에 따른 인쇄회로기판 상의 회로 패턴을 나타낸 예시도.
도 3a 내지 도 3c는 본 발명의 일 실시예에 따른 도전성 페이스트(conductive paste)를 스크린 프린팅하는 방법을 나타낸 도면.
도 4a 내지 도 4i는 본 발명의 바람직한 일 실시예에 따른 도전성 페이스트의 스크린 프린팅 방식을 이용하여 고밀도의 미세 패턴이 형성되는 인쇄회로기판의 제조방법을 나타낸 도면.
도 5a 내지 도 5c는 본 발명의 바람직한 일 실시예에 따른 도전성 페이스트를 사용한 인쇄회로기판의 회로 패턴의 예시도.
도 6a 내지 도 6g는 본 발명의 바람직한 다른 실시예에 따른 도전성 페이스트의 스크린 프린팅 방식을 이용하여 고밀도의 미세 패턴이 형성되는 인쇄회로기판의 제조방법을 나타낸 도면.
<도면의 주요부분에 대한 부호의 설명>
410 : 캐리어 플레이트
420, 460, 570 : 감광재
430, 470, 580 : 도전성 페이스트
440, 560 : 절연층
450 : 비아홀
본 발명은 인쇄회로기판에 관한 것으로, 보다 상세하게는 도전성 페이스트(Conductive paste)를 이용하여 미세 패턴(fine pattern)을 가질 수 있는 인쇄회로기판 및 그 제조방법에 관한 것이다.
일반적으로, 인쇄회로기판은 각종 열경화성 합성수지로 이루어진 보드의 일면 또는 양면에 동선으로 배선한 후 보드 상에 반도체 칩, 집적회로(IC) 또는 전자부품들을 배치 고정하고 이들간의 전기적 배선을 구현하여 절연체로 코팅한 것이다. 전자부품의 발달로 상기 인쇄회로기판을 중첩하여 만드는 다층 인쇄회로기판이 개발되고서, 다층 인쇄회로기판의 고밀도화를 위한 층간 도통 및 절연 설계에 관한 연구가 활발하게 진행되고 있다.
고밀도의 회로 형성 기술이 적용된 기판을 HDI(High Density Interconnection) 기판이라 하며, HDI 기판의 성능은 층간 도통 및 절연 설계의 자유도에서 극대화된다. 이는 HDI 기판의 품질 특성, 고집적, 전기적 성능 향상과 직접적인 관계가 있다.
다층 인쇄회로기판을 제조하는 공정 중에서, 각 층에서의 전기 배선을 형성하는 회로(즉, 내층회로 또는 외층회로)를 형성하는 방법으로는 애디티브(additive) 방식, 서브트랙티브(subtractive) 방식 또는 세미-애디티브(semi-additive) 방식 등이 있다.
애디티브(additive) 방식은 절연 기판 상에 도전성 재료를 무전해 도금 또는 전해 도금 등을 통해 선택적으로 석출시키는 등의 방법으로 도금하여 도체 패턴을 형성하는 인쇄회로기판의 회로 형성 방법이다. 전해 동 도금(electrolytic copper plating)을 위한 시드층(seed layer)의 존재 유무에 따라 풀-애디티브(full-additive) 방식과 세미-애디티브(semi-additive) 방식으로 나누어 진다.
서브트랙티브(subtractive) 방식은 금속이 도포된 절연 기판 상에 도체 외에 불필요한 부분을 에칭 등에 의하여 선택적으로 제거하여, 도체 패턴을 형성하는 인쇄회로기판의 회로 형성 방법이다. 일반적으로 포토 레지스트(photo resist)로 도체 패턴이 형성될 부분 및 홀(hole) 내를 텐팅(Tenting)한 후 에칭하므로 텐트 및 에치(Tent and etch) 공법이라고도 한다.
도 1a 내지 도 1e는 세미-애디티브 방식에 의한 인쇄회로기판의 제조방법을 나타낸 도면이다. 도 2a 내지 도 2c는 종래 기술에 따른 인쇄회로기판 상의 회로 패턴을 나타낸 예시도이다.
도 1a를 참조하면, 수지층(110)을 기준으로 하여 양면에 동박면(120)이 입혀져 있는 코어층(core layer)을 투입한다. 코어층은 동박면(120)이 양면에 입혀져 있는 바, 코어 CCL(Copper Clad Laminates)이 된다.
도 1b를 참조하면, 동박면(120) 간에 수지층(110)을 통하여 층간 도통이 이루어지도록 하기 위한 홀(hole)(130)을 형성한다. 상기 홀(130)은 이너 비아홀(IVH : Inner Via Hole)일 수 있다. 홀(130)은 기계적 드릴 또는 레이저 드릴을 이용하여 가공된다. 이후, 화학동 및 전기동을 통하여 동도금(125)을 형성한다.
도 1c를 참조하면, 홀(130)을 절연성 수지(Resin)으로 충진한 후, 내층회로(140)를 형성한다.
도 1d를 참조하면, 내층회로(140)가 형성된 코어층 상에 절연층(150)을 다시 적층한다. 그리고 절연층(150) 상에 형성될 외층회로(170)와 내층회로(140) 간의 층간 도통을 위한 비아홀(via hole)(160)을 가공한다. 상기 가공은 기계적 드릴 또는 레이저 드릴을 통해 가능하다.
그리고 감광재료인 드라이 필름(Dry film)을 도포한 후, 외층회로(170)가 형성될 수 있도록 노광, 현상의 공정을 거쳐 외층회로(170)의 패턴을 형성한다.
이후 도 1e를 참조하면, 상기 외층회로(170)의 패턴에 세미-애디티브 방식에 의한 도금을 행하고, 감광재료인 드라이 필름을 박리한다. 그리고 플래시 에칭(flash etching)을 함으로써 외층회로(170)가 형성된다(도 1e 참조).
상술한 과정을 반복하게 되면, 4층, 6층 등의 다수개의 층을 가지는 다층 인쇄회로기판을 제조할 수 있게 된다.
즉, 고밀도 인쇄회로기판을 제조하기 위한 회로 형성 방법으로, 절연재 위에 감광성의 감광재료를 적층하고, 회로 마스크를 이용하여 노광, 현상 공정을 거친 후 도금 방법 중 하나인 세미-애디티브 방식을 통해 회로를 형성하게 된다.
이는 감광재료인 드라이 필름의 박리가 필요한 습식 공정(wet process)으로, 최근 고주파수(high frequency) 제품에서 요구되는 패키지 기판의 인쇄회로기판에서의 패턴 형성에 있어서 미세한 패턴 형성에 한계가 있다. 이는 상술한 방법에 의해 형성된 인쇄회로기판 상의 패턴의 예를 나타낸 도 2a 내지 도 2c를 참조하면 확인할 수 있다.
또한, 드라이 필름은 추후 박리가 되어야 하기 때문에 일정 수준 이상의 두께(약 25㎛)를 가져야 하고, 동 도금으로 형성되는 도체 패턴 즉, 외층회로의 밀착력 확보가 용이하지 않았다. 그리고 동 도금 방식으로 인해 최근 대두되고 있는 환경 오염에 주범이 되고 있으며, 회로 형성까지 공정 수가 많아 공정의 리드 타임이 길고 제조 비용이 많이 드는 단점이 있다.
따라서, 상술한 문제점들을 해결하기 위해 본 발명의 목적은 고해상도 감광재료를 이용하여 배선/공간 간에 미세 패턴을 구현할 수 있는 미세 패턴을 가지는 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
본 발명의 다른 목적은 감광재료를 박리하지 않고 그대로 사용함으로써 미세 패턴을 가지는 미세 회로의 밀착력 확보가 용이한 미세 패턴을 가지는 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
본 발명의 또 다른 목적은 도금 방식이 아닌 페이스트를 이용한 건식 공정(dry process)을 이용함으로써 환경 친화적인 공법을 사용하는 미세 패턴을 가지는 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
본 발명의 또 다른 목적은 비아홀을 도전성 페이스트를 이용하여 충진함으로써 비아홀의 표면 평판도 문제가 해결될 수 있는 미세 패턴을 가지는 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
본 발명의 또 다른 목적은 적층 완료 후에 표면 처리 과정에서 표면이 평탄하여 솔더 레지스트 도포시 좋은 밀착력을 확보할 수 있고, 이로 인해 높은 신뢰성을 확보할 수 있는 미세 패턴을 가지는 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
본 발명의 이외의 목적들은 하기의 설명을 통해 쉽게 이해될 수 있을 것이다.
상기 목적들을 달성하기 위하여, 본 발명의 일 측면에 따르면, 미세 패턴을 가지는 인쇄회로기판을 제조하는 방법에 있어서, (a) 캐리어 플레이트(carrier plate)을 준비하는 단계; (b) 캐리어 플레이트(carrier plate) 상에 감광재를 코팅 하는 단계; (c) 상기 감광재에 제1 회로 패턴을 형성하는 단계; (d) 상기 제1 회로 패턴이 형성된 감광재 사이에 도전성 페이스트(conductive paste)를 프린팅하고 건조시켜 제1 회로층을 형성하는 단계; (e) 상기 제1 회로층 상에 절연층을 적층하는 단계; (f) 상기 절연층을 관통하는 비아홀(via hole)을 가공하는 단계; (g) 상기 절연층 상에 상기 감광재를 코팅 및 감광재에 제2 회로 패턴을 형성하는 단계; (h) 상기 제2 회로 패턴이 형성된 감광재 사이 및 상기 비아홀에 도전성 페이스트를 프린팅하고 건조시켜 제2 회로층을 형성하고 상기 비아홀을 채우는 단계; 및 (i) 상기 캐리어 플레이트를 제거하는 단계를 포함하는 미세 패턴을 가지는 인쇄회로기판의 제조방법이 제공될 수 있다.
바람직하게는, 상기 (c) 단계는 상기 감광재 상에 상기 제1 회로층에 상응하는 마스크를 적층하는 단계; 소정의 광량을 조사(照射)하는 단계; 및 상기 마스크를 제거하고 현상하는 단계를 포함할 수 있고, 상기 (g) 단계는 상기 감광재 상에 상기 제2 회로층에 상응하는 마스크를 적층하는 단계; 소정의 광량을 조사(照射)하는 단계; 및 상기 마스크를 제거하고 현상하는 단계를 포함할 수 있다.
또한, 상기 제1 내지 제2 회로 패턴은 각각 절연 패턴 및 도체 패턴으로 형성되되, 상기 절연 패턴은 양각 형태의 상기 감광재로 구성되고, 상기 도체 패턴은 상기 절연 패턴 사이에 상기 도전성 페이스트가 채워짐으로써 구성되며, 상기 절연 패턴과 상기 도체 패턴의 두께는 동일 또는 유사할 수 있다.
또한, 상기 도전성 페이스트는 스크린 프린팅(screen printing) 방식에 의해 프린팅되며, 버핑(buffing)에 의해 상기 프린팅된 도전성 페이스트가 상기 제1 또는 제2 회로 패턴을 형성하는 감광재와 동일 또는 유사한 두께를 가질 수 있다.
또한, 상기 감광재는 절연 특성을 가지는 것을 특징으로 한다.
상기 목적들을 달성하기 위하여, 본 발명의 다른 측면에 따르면, 미세 패턴을 가지는 인쇄회로기판을 제조하는 방법에 있어서, (a) 수지층의 표면에 동박이 적층된 코어층을 제조하는 단계; (b) 상기 코어층에 내층회로를 형성하는 단계; (c) 절연층을 적층하는 단계; (d) 상기 절연층 상에 감광재를 코팅하는 단계; (e) 상기 감광재에 외층회로에 상응하는 미세 패턴을 형성하고 상기 절연층에 층간 도통을 위한 비아홀을 형성하는 단계; 및 (f) 상기 미세 패턴이 형성된 감광재 사이 및 상기 비아홀에 도전성 페이스트를 프린팅하고 건조시켜 상기 외층회로를 형성하고 상기 비아홀을 채우는 단계를 포함하는 미세 패턴을 가지는 인쇄회로기판의 제조방법이 제공될 수 있다.
바람직하게는, 상기 (e) 단계는 상기 감광재 상에 상기 외층회로에 상응하는 마스크를 적층하는 단계; 소정의 광량을 조사(照射)하는 단계; 및 상기 마스크를 제거하고 현상하는 단계를 포함할 수 있다.
또한, 상기 도전성 페이스트는 스크린 프린팅 방식에 의해 프린팅될 수 있고,버핑에 의해 상기 프린팅된 도전성 페이스트가 상기 미세 패턴을 형성하는 감광재와 동일 또는 유사한 두께를 가질 수 있다. 여기서, 상기 감광재는 절연 특성을 가진다.
상기 목적들을 달성하기 위하여, 본 발명의 또 다른 측면에 따르면, 미세 패턴을 가지는 인쇄회로기판에 있어서, 수지층의 표면에 동박이 적층되어 내층회로가 형성된 코어층; 상기 코어층 상에 적층된 절연층; 및 상기 절연층 상에 감광재에 의해 형성된 절연 패턴 사이에 스크린 프린팅을 통한 도전성 페이스트에 의한 도체 패턴이 형성되고 상기 도체 패턴 및 상기 절연 패턴의 두께는 동일 또는 유사한 외층회로층을 포함하는 미세 패턴을 가지는 인쇄회로기판이 제공될 수 있다.
바람직하게는, 상기 감광재는 절연 특성을 가지고, 상기 코어층과 상기 외층회로층 간의 층간 도통을 위한 비아홀을 더 포함하고, 상기 비아홀은 상기 도전성 페이스트에 의해 충진될 수 있다.
또한, 상기 도전성 페이스트는 상기 외층회로층의 형성 및 상기 비아홀의 충진을 위해 스크린 프린팅되며, 버핑에 의해 상기 프린팅된 도전성 페이스트가 상기 감광재와 동일 또는 유사한 두께를 가질 수 있다.
이하의 내용은 단지 본 발명의 원리를 예시한다. 그러므로 당업자는 비록 본 명세서에 명확히 설명되거나 도시되지 않았지만, 본 발명의 원리를 구현하고 본 발명의 개념과 범위에 포함된 다양한 방법 및 이를 사용하는 장치를 발명할 수 있는 것이다. 또한, 본 발명의 원리, 관점 및 실시예들 뿐만 아니라 특정 실시예를 열거하는 모든 상세한 설명은 구조적 및 기능적 균등물을 포함하도록 의도되는 것으로 이해되어야 한다.
본 발명의 그 밖의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들 과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 분명해질 것이다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 본 명세서의 설명 과정에서 이용되는 숫자(예를 들어, 제1, 제2 등)는 동일 또는 유사한 개체를 순차적으로 구분하기 위한 식별기호에 불과하다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명한다.
본 발명에서는 도금을 이용하는 습식 공정(wet process) 대신에 도전성 페이스트를 이용하는 건식 공정(dry process)을 이용한다. 즉, 다층 인쇄회로기판에서 각 층에 형성되는 도체 패턴이 종래의 동 도금이 아니라 도전성 페이스트로 구성된다. 도전성 페이스트를 도체 패턴으로 이용함에 따라, 도체 패턴을 음각으로 형성하는 감광재는 절연 특성을 가지고 있다. 즉, 절연층을 제외하고 실제 전기 신호가 전달되는 회로층에 있어서 고해상도를 가지는 감광재를 이용하여 도체 패턴이 음각으로 형성되도록 미세 패턴을 형성한다. 그리고 도전성 페이스트를 음각으로 형성된 도체 패턴에 스크린 프린팅 방식으로 채움으로써 회로가 형성된다. 이러한 방식에 의해 회로 패턴의 두께를 낮추고, 회로를 형성하는 표면 상의 와이어(wire) 간에 높이 차가 줄어들게 된다. 이로 인해 표면 처리시 좀더 안정적인 솔더 레지스트 도포가 가능하여, 두께가 얇고도 균일한 코팅이 가능해지는 장점이 있다.
도 3a 내지 도 3c는 본 발명의 일 실시예에 따른 도전성 페이스트(conductive paste)를 스크린 프린팅하는 방법을 나타낸 도면이다. 이를 위해 필요한 장비로는 프린터, 드라이어(dryer), 자외선 방사 장치, 버핑(buffing) 기계 등이 요구되며, 이는 일반적인 인쇄회로기판 제조공정시 사용되는 장비인 바 추가적인 비용 부담은 없다.
도 3a를 참조하면, 코어층이 형성되어 있고, 그 외부에 회로를 형성하기 위한 패턴이 형성된다. 상기 회로 패턴의 형성은 다음과 같다. 여기서, 회로 패턴이라 함은 전기 신호가 전달되는 도체 패턴과 전기 신호가 전달되지 않도록 하는 절연 패턴으로 구성된다.
일단 코어층에 절연층을 적층한다. 그리고 절연층 상에 절연 특성을 가지는 고해상도 감광재(302)를 도포 또는 적층한다. 고해상도로 함은 회로 패턴을 형성함에 있어서 미세 패턴(fine pattern)(예를 들어, 15/15 ㎛)의 구현이 가능함을 의미한다. 즉, 고해상도의 감광재(302)를 통해 미세 패턴을 가지는 회로 패턴을 형성할 수 있다.
그리고 감광재(302)를 노광/현상 공정을 통하여 절연 패턴이 양각으로 형성되고, 도체 패턴(304)이 음각으로 형성되도록 한다. 즉, 감광재(302)가 남아있는 부분이 절연 패턴이 되며, 추후 도전성 페이스트가 스크린 프린팅을 통해 코팅되는 부분(304)이 도체 패턴이 된다.
도 3b를 참조하면, 스퀴지(squeegee)(310), 스크린(screen)(320)을 이용하여 도전성 페이스트(conductive paste)(330)를 도 3a에 도시된 도체 패턴(304) 내에 프린팅하여 코팅한다. 또한, 도전성 페이스트(330)를 도 3a에 도시된 비아홀(306) 내에 프린팅하여 충진한다.
스퀴지(310)는 도 3b에 도시된 화살표 방향으로 이동하면서 스크린(320)을 통해 도전성 페이스트(330)가 균일하게 도 3a에 도시된 코어층 상에 프린팅 및 코팅되도록 한다. 이때 도전성 페이스트(330)는 코어층 상에 형성된 절연 패턴을 형성하는 감광재(302)의 두께보다 두꺼워 절연 패턴을 덮을 수 있도록 하는 것이 바람직하다. 그리고 도전성 페이스트(330)를 열을 가하여 건조시킨다. 페이스트는 점성이 있는 것으로, 인쇄회로기판 상에서 사용되기 위해서는 경화되어야 할 필요가 있다. 따라서, 열에 의한 건조를 통해 도전성 페이스트(330)를 경화시킨다.
도 3c를 참조하면, 이후 버핑 기계(340)를 이용하여 절연 패턴을 형성하는 감광재보다 두껍게 코팅되고 경화된 도전성 페이스트를 그라인딩(grinding)하여 절연 패턴이 외부에 표시되도록 평평하게 만든다. 이를 위해서 버핑 기계(340)를 세팅하여 코팅된 도전성 페이스트가 감광재의 두께만큼만 남기고 그라인딩되도록 한다.
상술한 공정을 통해 회로 패턴이 형성된 인쇄회로기판의 표면 상에 도전성 페이스트를 스크린 프린팅하여 코팅함으로써 도체 패턴을 형성한다.
도 4a 내지 도 4i는 본 발명의 바람직한 일 실시예에 따른 도전성 페이스트 의 스크린 프린팅 방식을 이용하여 고밀도의 미세 패턴이 형성되는 인쇄회로기판의 제조방법을 나타낸 도면이다.
도 4a를 참조하면, 제1 회로층을 형성하기 위해서 추후 제거될 캐리어 플레이트(carrier plate)(410)를 준비한다.
도 4b를 참조하면, 상기 캐리어 플레이트(410) 상에 절연 특성을 가지는 감광재(420)를 적층 또는 도포한다. 감광재(420)는 빛의 광량에 따라 빛에 노출된 부분은 경화되고 그 외 부분은 경화되지 않거나 혹은 그 반대일 수 있다.
도 4c를 참조하면, 상기 감광재(420) 상에 제1 회로층에 상응하는 회로 패턴 즉, 절연 패턴 및 도체 패턴을 형성한다. 절연 패턴은 상기 감광재(420)가 양각 형태로 남아 있고, 도체 패턴은 추후 도전성 페이스트(430)에 의해 프린팅되어 채워질 수 있도록 음각 형태가 된다. 회로 패턴은 감광재(420)의 특성을 이용하여 제1 회로층에 상응하는 마스크 적층, 노광, 현상 과정을 거쳐서 형성될 수 있다.
여기서, 감광재(420)는 고해상도의 특성을 가져 종래보다 훨씬 더 미세한 패턴의 형성이 가능하다.
도 4d를 참조하면, 도 3a 내지 도 3c에 도시된 스크린 프린팅 방식을 이용하여 도전성 페이스트(430)를 음각 형태의 도체 패턴 내에 채우게 된다. 이로 인해 제1 회로층은 전기 신호가 전달될 수 있도록 도전성 페이스트(430)로 채워진 도체 패턴 및 전기 신호의 전달을 차단하는 절연 특성을 가지는 감광재(420)로 형성된 절연 패턴으로 구성되게 된다. 여기서, 도전성 페이스트(430)는 열에 의해 건조되어 경화된다. 그리고 버핑 기계에 의해 절연 패턴을 이루는 감광재(420)가 외부로 드러나도록 연마됨이 바람직하다.
도 4e를 참조하면, 상기 제1 회로층 상에 층간 구분을 위한 절연재(440)를 도포한다. 절연재(440)는 레진(resin), 프리프레그(prepreg) 등 전기 신호의 전달을 차단할 수 있는 물질이면 된다.
도 4f를 참조하면, 상기 제1 회로층과 추후 형성될 제2 회로층 간의 층간 도통을 위한 비아홀(via hole)(450)을 가공한다. 비아홀(450)은 기계적 드릴링 또는 레이저 드릴링 등을 통해 가공된다.
도 4g를 참조하면, 비아홀(450)이 가공된 절연재(440) 상에 비아홀(450)을 덮지 않도록 하여 감광재(460)를 도포하거나 적층한다.
그리고 마스크 적층, 노광, 현상 과정을 거쳐서 제2 회로층의 회로 패턴을 형성한다. 이때에도 감광재(460)는 절연 특성을 가지는 것인 바 회로 패턴 중 절연 패턴이 양각으로 형성되며, 추후 도전성 페이스트가 채워질 도체 패턴은 음각으로 형성된다.
도 4h를 참조하면, 도 3a 내지 도 3c에 도시된 스크린 프린팅 방식을 이용하여 도전성 페이스트(470)를 음각 형태의 도체 패턴 및 비아홀(450) 내에 채우게 된다. 이로 인해 제2 회로층은 전기 신호가 전달될 수 있도록 도전성 페이스트(470)로 채워진 도체 패턴 및 전기 신호의 전달을 차단하는 절연 특성을 가지는 감광재(460)로 형성된 절연 패턴으로 구성되게 된다. 그리고 제1 회로층과 제2 회로층을 전기적으로 접속시키는 비아홀(450)이 도전성 페이스트(470)로 충진되어 층간 도통이 이루어진다.
여기서, 도전성 페이스트(470)는 열에 의해 건조되어 경화된다. 그리고 버핑 기계에 의해 절연 패턴을 이루는 감광재(460)가 외부로 드러나도록 연마됨이 바람직하다.
도 4i를 참조하면, 제1 회로층 및 제2 회로층을 가지는 양면 인쇄회로기판이 완성되었으므로, 평평도를 위한 보조 수단인 캐리어 플레이트(310)를 제거한다.
이로써 도전성 페이스트를 스크린 프린팅 방식으로 코팅하여 도체 패턴을 형성하고 고해상도의 감광재로 절연 패턴을 형성하여 양면에 제1 회로층 및 제2 회로층을 가지는 인쇄회로기판이 생성된다.
도 5a 내지 도 5c는 본 발명의 바람직한 일 실시예에 따른 도전성 페이스트를 사용한 인쇄회로기판의 회로 패턴의 예시도이다. 이는 도 2a 내지 도 2c에 도시된 것과 동일한 비율로 확대한 도면이다. 인쇄회로기판에서 전기 신호가 전달되는 회로층에서의 회로 패턴은 도체 패턴(50)과 절연 패턴(55)이 결합하여 형성된다.
도 2a 내지 도 2c에 도시된 상술한 종래 기술에 의한 회로 패턴과 비교하면 도 5a 내지 도 5c에 도시된 전기 신호를 전달하는 도체 패턴(50)이 도 2a 내지 도 2c에 도시된 도체 패턴(20)보다 훨씬 가늘게 형성되었음을 알 수 있다. 그리고 그 간격을 매우고 있는 도 5a 내지 도 5c에 도시된 절연 패턴(55)이 도 2a 내지 도 2c에 도시된 절연 패턴(25)보다 그 간격 역시 매우 좁아졌음을 알 수 있다. 즉, 종래 기술에 의한 회로 패턴보다 훨씬 더 미세한 패턴(fine pattern)을 가지는 회로 패턴이 형성되었음을 보여준다.
도 6a 내지 도 6g는 본 발명의 바람직한 다른 실시예에 따른 도전성 페이스트의 스크린 프린팅 방식을 이용하여 고밀도의 미세 패턴이 형성되는 인쇄회로기판의 제조방법을 나타낸 도면이다.
도 6a를 참조하면, 수지층(500)을 기준으로 양면에 동박면(520)이 있는 CCL 레이어 상에 발생된 산화막이나 지문 등을 제거하고, 드라이 필름이 잘 접착되도록 동박면에 조도를 형성시킨다. 조도는 표면 상의 오목 볼록한 부분을 의미한다. CCL 레이어를 투입한 후, 기계적, 화학적 연마 또는 탈지 과정을 거친다. 이후 잔존하는 구리, 브러시 이물, 약품의 잔유성분 등을 제거하는 수세 또는 초음파 과정을 거치고, 기판 표면 및 홀에 잔존하는 수분을 공기를 사용하여 제거한다. 그리고 박리시 밀착력 향상을 위해 뜨거운 공기로 기판을 건조시킨다. 여기서, 수지층(500)은 다양한 두께의 에폭시 수지 또는 폴리이미드 수지 등이 사용되며, 동박면(520)은 양면에 국한되는 것이 아니라 용도에 따라 한쪽 면에만 접착될 수 있다.
도 6b를 참조하면, CCL 레이어 양면의 동박(520)간 또는 내층과 외층 간의 전기적인 접속을 할 수 있도록 하기 위해서 홀(530)을 가공한다. 홀(530)을 가공하는 방법으로는 기계적 드릴링 또는 레이저 드릴링(즉, CO2 또는 Nd-Yag 레이저 드릴링) 방법으로 홀(530)을 가공한다. 이후, 화학동 및 전기동을 통해 CCL 레이어에 내층회로를 형성하기 위한 도금(540)을 행한다.
도 6c를 참조하면, 도 6b에서 가공된 홀(530)을 절연성 수지(Resin)로 충진한 후 내층회로를 형성한다.
도 6d를 참조하면, 이후 절연체(560)를 적층하고, 내층회로와 외층회로 간의 층간 연결을 위한 비아홀을 가공한다. 절연체(560)는 B 스테이지 상태의 프리프레그일 수 있다. 프리프레그는 다층 인쇄회로기판에서 외곽 절연층으로 사용되는 원재료이다. B-스테이지는 프리프레그의 중간경화단계를 의미하며, 일정 크기 이상의 가열 가압에 의해 프리프레그의 변형이 가능한 상태를 의미한다.
도 6e를 참조하면, 절연체(560) 상에 감광재(570)를 적층 또는 도포한다. 이때 도 6d에서 가공된 비아홀은 덮지 않도록 한다. 그리고 감광재(570)를 마스크 적층, 노광, 현상 공정을 통해 외층회로를 형성한다. 이때 감광재(570)는 외층회로를 형성하는 회로 패턴 중에서 절연 패턴이 되는 부분만이 양각 형태로 남아 있게 된다. 그리고 이후 도전성 페이스트가 채워질 부분인 도전 패턴은 음각 형태로 형성된다.
이때, 감광재(570)는 고해상도의 절연 특성을 가지는 물질로서, 미세 패턴의 형성이 가능하고 전기 신호를 차단하는 역할을 한다.
도 6f를 참조하면, 상기 도전 패턴 및 비아홀에 도전성 페이스트(580)를 채워넣게 된다. 채우는 방법으로는 도 3a 내지 도 3c에 도시된 스크린 프린팅 방식을 이용함이 바람직하다. 이후, 도전성 페이스트(580)를 건조하고 연마하여 표면을 평평하게 만들어 준다.
도 6g를 참조하면, 도 6d 내지 도 6f에 도시된 공정은 반복적으로 수행될 수 있으며, 반복적으로 수행될 때마다 인쇄회로기판을 형성하는 층의 수가 증가하는 다층 인쇄회로기판이 된다.
이후 솔더 레지스트를 도포하여 코팅하고, 솔더 레지스트가 없는 부분에 외부와의 연결을 위한 솔더를 코팅하여 표면 처리를 완료한다.
즉, 수지층의 표면에 동박이 적층되어 내층회로가 형성된 코어층과, 코어층 상에 적층된 절연층과, 그리고 절연층 상에 적층된 감광재 및 도전성 페이스트에 의해 미세 패턴이 형성되는 외층회로층을 포함하는 인쇄회로기판이 형성된다.
이때 코어층과 외층회로층 간의 층간 도통을 위한 비아홀을 더 포함할 수 있고, 비아홀은 상기 도전성 페이스트에 의해 충진된다. 도전성 페이스트는 외층회로층의 형성 및 비아홀의 충진을 위해 도 3a 내지 도 3c에 도시된 바와 같이 스크린 프린팅된다.
버핑에 의해 프린팅된 도전성 페이스트가 감광재와 동일 또는 유사한 두께를 가진다. 이로 인해 감광재로 형성되는 절연 패턴이 외부에 드러나게 되어 도전성 페이스트로 형성되는 도체 패턴 간에 절연이 가능하게 한다.
상술한 바와 같이, 본 발명에 따른 미세 패턴을 가지는 인쇄회로기판 및 그 제조방법은 고해상도 감광재료를 이용하여 배선/공간 간에 미세 패턴을 구현할 수 있다.
또한, 감광재료를 박리하지 않고 그대로 사용함으로써 미세 패턴을 가지는 미세 회로의 밀착력 확보가 용이하다.
또한, 도금 방식이 아닌 페이스트를 이용한 건식 공정(dry process)을 이용 함으로써 환경 친화적인 공법을 사용할 수 있다.
또한, 비아홀을 도전성 페이스트를 이용하여 충진함으로써 비아홀의 표면 평판도 문제가 해결될 수 있다.
또한, 적층 완료 후에 표면 처리 과정에서 표면이 평탄하여 솔더 레지스트 도포시 좋은 밀착력을 확보할 수 있고, 이로 인해 높은 신뢰성을 확보할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (17)

  1. 미세 패턴을 가지는 인쇄회로기판을 제조하는 방법에 있어서,
    (a) 캐리어 플레이트(carrier plate)를 준비하는 단계;
    (b) 상기 캐리어 플레이트 상에 감광재를 코팅하는 단계;
    (c) 상기 감광재에 제1 회로 패턴을 형성하는 단계;
    (d) 상기 제1 회로 패턴이 형성된 감광재 사이에 도전성 페이스트(conductive paste)를 프린팅하고 건조시켜 제1 회로층을 형성하는 단계;
    (e) 상기 제1 회로층 상에 절연재를 도포하는 단계;
    (f) 상기 절연재를 관통하는 비아홀(via hole)을 가공하는 단계;
    (g) 상기 절연재 상에 상기 감광재를 코팅하고 상기 감광재에 제2 회로 패턴을 형성하는 단계;
    (h) 상기 제2 회로 패턴이 형성된 감광재 사이 및 상기 비아홀에 도전성 페이스트를 프린팅하고 건조시켜 제2 회로층을 형성하고 상기 비아홀을 채우는 단계; 및
    (i) 상기 캐리어 플레이트를 제거하는 단계
    를 포함하는 미세 패턴을 가지는 인쇄회로기판의 제조방법.
  2. 제1항에 있어서, 상기 (c) 단계는
    상기 감광재 상에 상기 제1 회로층에 상응하는 마스크를 적층하는 단계;
    소정의 광량을 조사(照射)하는 단계; 및
    상기 마스크를 제거하고 현상하는 단계
    를 포함하는 미세 패턴을 가지는 인쇄회로기판의 제조방법.
  3. 제1항에 있어서, 상기 (g) 단계는
    상기 감광재 상에 상기 제2 회로층에 상응하는 마스크를 적층하는 단계;
    소정의 광량을 조사(照射)하는 단계; 및
    상기 마스크를 제거하고 현상하는 단계
    를 포함하는 미세 패턴을 가지는 인쇄회로기판의 제조방법.
  4. 제1항에 있어서,
    상기 제1 내지 제2 회로 패턴은 각각 절연 패턴 및 도체 패턴으로 형성되되,
    상기 절연 패턴은 양각 형태의 상기 감광재로 구성되고, 상기 도체 패턴은 상기 절연 패턴 사이에 상기 도전성 페이스트가 채워짐으로써 구성되며, 상기 절연 패턴과 상기 도체 패턴의 두께는 동일 또는 유사한 미세 패턴을 가지는 인쇄회로기판의 제조방법.
  5. 제1항에 있어서,
    상기 도전성 페이스트는 스크린 프린팅(screen printing) 방식에 의해 프린팅되는 미세 패턴을 가지는 인쇄회로기판의 제조방법.
  6. 제5항에 있어서,
    버핑(buffing)에 의해 상기 프린팅된 도전성 페이스트가 상기 제1 또는 제2 회로 패턴을 형성하는 감광재와 동일 또는 유사한 두께를 가지는 미세 패턴을 가지는 인쇄회로기판의 제조방법.
  7. 제1항에 있어서,
    상기 감광재는 절연 특성을 가지는 것을 특징으로 하는 미세 패턴을 가지는 인쇄회로기판의 제조방법.
  8. 미세 패턴을 가지는 인쇄회로기판을 제조하는 방법에 있어서,
    (a) 수지층의 표면에 동박이 적층된 코어층을 제조하는 단계;
    (b) 상기 코어층에 내층회로를 형성하는 단계;
    (c) 절연체를 적층하는 단계;
    (d) 상기 절연체 상에 감광재를 코팅하는 단계;
    (e) 상기 감광재에 외층회로에 상응하는 미세 패턴을 형성하고 상기 절연체에 층간 도통을 위한 비아홀을 형성하는 단계; 및
    (f) 상기 미세 패턴이 형성된 감광재 사이 및 상기 비아홀에 도전성 페이스트를 프린팅하고 건조시켜 상기 외층회로를 형성하고 상기 비아홀을 채우는 단계;
    를 포함하는 미세 패턴을 가지는 인쇄회로기판의 제조방법.
  9. 제8항에 있어서, 상기 (e) 단계는
    상기 감광재 상에 상기 외층회로에 상응하는 마스크를 적층하는 단계;
    소정의 광량을 조사(照射)하는 단계; 및
    상기 마스크를 제거하고 현상하는 단계
    를 포함하는 미세 패턴을 가지는 인쇄회로기판의 제조방법.
  10. 제8항에 있어서,
    상기 도전성 페이스트는 스크린 프린팅 방식에 의해 프린팅되는 미세 패턴을 가지는 인쇄회로기판의 제조방법.
  11. 제10항에 있어서,
    버핑에 의해 상기 프린팅된 도전성 페이스트가 상기 미세 패턴을 형성하는 감광재와 동일 또는 유사한 두께를 가지는 미세 패턴을 가지는 인쇄회로기판의 제조방법.
  12. 제8항에 있어서,
    상기 감광재는 절연 특성을 가지는 것을 특징으로 하는 미세 패턴을 가지는 인쇄회로기판의 제조방법.
  13. 미세 패턴을 가지는 인쇄회로기판에 있어서,
    수지층의 표면에 동박이 적층되어 내층회로가 형성된 코어층;
    상기 코어층 상에 적층된 절연층; 및
    상기 절연층 상에 감광재에 의해 형성된 절연 패턴 사이에 도전성 페이스트에 의한 도체 패턴이 형성되고 상기 도체 패턴 및 상기 절연 패턴의 두께는 동일 또는 유사한 외층회로층을 포함하는 미세 패턴을 가지는 인쇄회로기판.
  14. 제13항에 있어서,
    상기 감광재는 절연 특성을 가지는 미세 패턴을 가지는 인쇄회로기판.
  15. 제13항에 있어서,
    상기 코어층과 상기 외층회로층 간의 층간 도통을 위한 비아홀을 더 포함하고,
    상기 비아홀은 상기 도전성 페이스트에 의해 충진되는 미세 패턴을 가지는 인쇄회로기판.
  16. 제15항에 있어서,
    상기 도전성 페이스트는 상기 외층회로층의 형성 및 상기 비아홀의 충진을 위해 스크린 프린팅되는 미세 패턴을 가지는 인쇄회로기판.
  17. 제16항에 있어서,
    버핑에 의해 상기 프린팅된 도전성 페이스트가 상기 감광재와 동일 또는 유사한 두께를 가지는 미세 패턴을 가지는 인쇄회로기판.
KR1020050086112A 2005-09-15 2005-09-15 미세 패턴을 가지는 인쇄회로기판 및 그 제조방법 KR100704915B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020050086112A KR100704915B1 (ko) 2005-09-15 2005-09-15 미세 패턴을 가지는 인쇄회로기판 및 그 제조방법
DE102006043019A DE102006043019A1 (de) 2005-09-15 2006-09-13 Gedruckte Leiterplatte mit feinem Muster und Verfahren zur Herstellung derselben
US11/520,729 US20070059917A1 (en) 2005-09-15 2006-09-14 Printed circuit board having fine pattern and manufacturing method thereof
CNB2006101272422A CN100542383C (zh) 2005-09-15 2006-09-14 具有精细图案的印刷电路板及其制造方法
JP2006251189A JP2007081409A (ja) 2005-09-15 2006-09-15 微細パターンを有する印刷回路基板及びその製造方法
US12/453,741 US20090229875A1 (en) 2005-09-15 2009-05-20 Printed circuit board having fine pattern and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050086112A KR100704915B1 (ko) 2005-09-15 2005-09-15 미세 패턴을 가지는 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20070031550A KR20070031550A (ko) 2007-03-20
KR100704915B1 true KR100704915B1 (ko) 2007-04-09

Family

ID=37855745

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050086112A KR100704915B1 (ko) 2005-09-15 2005-09-15 미세 패턴을 가지는 인쇄회로기판 및 그 제조방법

Country Status (5)

Country Link
US (2) US20070059917A1 (ko)
JP (1) JP2007081409A (ko)
KR (1) KR100704915B1 (ko)
CN (1) CN100542383C (ko)
DE (1) DE102006043019A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100811768B1 (ko) * 2007-04-23 2008-03-07 삼성전기주식회사 인쇄회로기판의 제조방법
KR100882261B1 (ko) 2007-07-25 2009-02-06 삼성전기주식회사 인쇄회로기판의 제조 방법 및 장치
KR100930642B1 (ko) * 2008-02-04 2009-12-09 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
JP4748281B2 (ja) * 2008-03-26 2011-08-17 株式会社村田製作所 配線基板の製造方法及び配線基板
KR101018736B1 (ko) * 2009-01-06 2011-03-04 국방과학연구소 스텐실 마스크를 이용한 미세크기의 재료몰딩에 의한 전극 패터닝 방법
WO2010095208A1 (ja) * 2009-02-17 2010-08-26 株式会社 村田製作所 部品内蔵モジュール及びその製造方法
CN102137544A (zh) * 2011-03-18 2011-07-27 昆山金利表面材料应用科技股份有限公司 一种导电线路的导电结构
CN102905473B (zh) * 2011-07-29 2017-06-06 富泰华工业（深圳）有限公司 电路板及电路板的制作方法
CN102602182A (zh) * 2012-03-19 2012-07-25 上海诚艺包装科技有限公司 一种烫金凹凸成型工艺
EP2864999A4 (en) * 2012-06-22 2016-03-09 3M Innovative Properties Co METHOD FOR STRUCTURING COATINGS
US9159699B2 (en) * 2012-11-13 2015-10-13 Delta Electronics, Inc. Interconnection structure having a via structure
CN104717840B (zh) * 2013-12-13 2018-11-02 深南电路有限公司 电路板制作方法和电路板
CN105161426A (zh) * 2015-09-21 2015-12-16 业成光电（深圳）有限公司 导电基板及其制作方法
CN111083879B (zh) * 2019-07-26 2021-02-02 微智医疗器械有限公司 电子元件与电路板的连接方法、电路板组件及电子设备
CN111800945B (zh) * 2020-06-24 2021-06-08 珠海越亚半导体股份有限公司 一种临时承载板及使用其制造无芯基板的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140922A (ja) 1997-07-17 1999-02-12 Sumitomo Kinzoku Erekutorodebaisu:Kk セラミックス配線基板の製造方法
KR20040061258A (ko) * 2002-12-30 2004-07-07 삼성전기주식회사 빌드업 인쇄회로기판 및 이의 제조방법
KR20050025859A (ko) * 2003-09-08 2005-03-14 엘지전자 주식회사 인쇄회로기판의 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3934335A (en) * 1974-10-16 1976-01-27 Texas Instruments Incorporated Multilayer printed circuit board
US4510347A (en) * 1982-12-06 1985-04-09 Fine Particles Technology Corporation Formation of narrow conductive paths on a substrate
JP3729092B2 (ja) * 2001-06-19 2005-12-21 ソニー株式会社 導電性接合材、多層型プリント配線基板及び多層型プリント配線基板の製造方法
US6930257B1 (en) * 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laminated laser-embedded circuit layers
JP2004027145A (ja) * 2002-06-28 2004-01-29 Tamura Kaken Co Ltd 塗工用硬化性樹脂組成物、多層プリント配線板、プリント配線板及びドライフィルム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140922A (ja) 1997-07-17 1999-02-12 Sumitomo Kinzoku Erekutorodebaisu:Kk セラミックス配線基板の製造方法
KR20040061258A (ko) * 2002-12-30 2004-07-07 삼성전기주식회사 빌드업 인쇄회로기판 및 이의 제조방법
KR20050025859A (ko) * 2003-09-08 2005-03-14 엘지전자 주식회사 인쇄회로기판의 제조방법

Also Published As

Publication number Publication date
CN1933703A (zh) 2007-03-21
DE102006043019A1 (de) 2007-05-03
KR20070031550A (ko) 2007-03-20
CN100542383C (zh) 2009-09-16
US20090229875A1 (en) 2009-09-17
JP2007081409A (ja) 2007-03-29
US20070059917A1 (en) 2007-03-15

Similar Documents

Publication Publication Date Title
KR100704915B1 (ko) 미세 패턴을 가지는 인쇄회로기판 및 그 제조방법
KR100688743B1 (ko) 멀티 레이어 커패시터 내장형의 인쇄회로기판의 제조방법
KR100295732B1 (ko) 인쇄배선기판홀충진방법
TW200410621A (en) Flexible rigid printed circuit board and method of fabricating the board
CN106063393A (zh) 柔性印刷布线板的制造方法
JP2007258541A (ja) 配線基板の製造方法
KR101811940B1 (ko) 미세 비아가 형성된 다층 회로기판 제조방법
US6651324B1 (en) Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer
KR100752017B1 (ko) 인쇄회로기판의 제조방법
US8828247B2 (en) Method of manufacturing printed circuit board having vias and fine circuit and printed circuit board manufactured using the same
KR100728755B1 (ko) 범프를 이용한 인쇄회로기판 및 그 제조방법
KR100713693B1 (ko) 스크린 프린팅을 이용하여 전자부품이 내장된 인쇄회로기판및 그 제조방법
CN116133251A (zh) 部件承载件及其制造方法
JP4479180B2 (ja) 多層回路板の製造方法
CN114521041A (zh) 一种线路板及其制造方法
JP4666830B2 (ja) 多層配線基板及びその製造方法
KR100771320B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
KR100771319B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
KR100658437B1 (ko) 범프기판를 이용한 인쇄회로기판 및 제조방법
JP4802402B2 (ja) 高密度多層ビルドアップ配線板及びその製造方法
KR100648969B1 (ko) 다층 인쇄회로기판의 제조방법
US20230063719A1 (en) Method for manufacturing wiring substrate
KR100797693B1 (ko) 칩 내장형 인쇄회로기판의 제조방법
JPH10126058A (ja) 多層プリント配線板の製造方法
KR100688751B1 (ko) 마이크로 패턴의 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee