KR100648969B1 - 다층 인쇄회로기판의 제조방법 - Google Patents

다층 인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR100648969B1
KR100648969B1 KR1020050086113A KR20050086113A KR100648969B1 KR 100648969 B1 KR100648969 B1 KR 100648969B1 KR 1020050086113 A KR1020050086113 A KR 1020050086113A KR 20050086113 A KR20050086113 A KR 20050086113A KR 100648969 B1 KR100648969 B1 KR 100648969B1
Authority
KR
South Korea
Prior art keywords
manufacturing
printed circuit
circuit board
multilayer printed
metal bump
Prior art date
Application number
KR1020050086113A
Other languages
English (en)
Inventor
김기환
이응석
목지수
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050086113A priority Critical patent/KR100648969B1/ko
Application granted granted Critical
Publication of KR100648969B1 publication Critical patent/KR100648969B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/145Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/144Stacked arrangements of planar printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

다층 인쇄회로기판을 제조하는 방법에 있어서, (a) 절연체 판에 금속 범프를 삽입하는 단계; (b) 상기 절연체 판의 일면에 회로를 형성하여 단층 기판을 생성하는 단계; 및 (c) 상기 (a) 단계 내지 (b) 단계를 거쳐 생성된 복수의 단층 기판을 일괄 적층하여 다층 기판을 생성하는 단계를 포함하는 다층 인쇄회로기판의 제조방법에 관한 것이다. 핀(pin) 형상의 금속 범프를 사용하여 층간 연결에 있어서 신뢰성을 확보할 수 있고, 각 층마다 금속 범프를 이용한 홀 및 회로를 형성한 후 일괄 적층하여 제조 공정의 리드 타임을 줄이고 제조 비용을 감소시킬 수 있다.
기판, 다층, 적층, 범프, 핀

Description

다층 인쇄회로기판의 제조방법{Manufacturing method of printed circuit board having multi layers}
도 1은 종래 기술에 따른 다층 인쇄회로기판의 제조방법을 나타낸 도면.
도 2는 본 발명의 바람직한 실시예에 따른 층간 연결을 위한 금속 범프의 다양한 모양을 나타낸 도면.
도 3은 본 발명의 바람직한 일 실시예에 따른 다층 인쇄회로기판을 제조하는 방법을 나타낸 도면.
도 4는 도 3에 도시된 다층 인쇄회로기판의 제조방법을 단면으로 표시한 도면.
<도면의 주요부분에 대한 부호의 설명>
310 : 절연체 판
320 : 금속 범프
325 : 피닝 장치
330 : 동박(copper foil)
340 : 단층 기판
본 발명은 인쇄회로기판에 관한 것으로, 보다 상세하게는 각 층에 있어서 핀 형상의 금속 범프를 삽입 관통시켜 층간 연결을 확보하는 다층 인쇄회로기판의 제조방법에 관한 것이다.
일반적으로, 인쇄회로기판은 각종 합성수지로 이루어진 보드의 일면 또는 양면에 동선(copper line)으로 배선한 후 보드 상에 반도체 칩, 집적회로(IC) 또는 전자부품들을 배치 고정하고 이들간의 전기적 배선을 구현하여 절연체로 코팅한 것이다. 전자부품의 발달로 상기 인쇄회로기판을 중첩하여 만드는 다층 인쇄회로기판이 개발되고서, 다층 인쇄회로기판의 고밀도화를 위한 층간 도통 및 절연 설계에 관한 연구가 활발하게 진행되고 있다.
고밀도의 회로 형성 기술이 적용된 기판을 HDI(High Density Interconnection) 기판이라 하며, HDI 기판의 성능은 층간 도통 및 절연 설계의 자유도에서 극대화된다. 이는 HDI 기판의 품질 특성, 고집적, 전기적 성능 향상과 직접적인 관계가 있다.
다층 인쇄회로기판을 제조하는 공정 중에서, 각 층에서의 전기 배선을 형성하는 회로(즉, 내층회로 또는 외층회로)를 형성하는 방법으로는 애디티브(additive) 방식, 서브트랙티브(subtractive) 방식 또는 세미-애디티브(semi- additive) 방식 등이 있다.
애디티브(additive) 방식은 절연 기판 상에 도전성 재료를 무전해 도금 또는 전해 도금 등을 통해 선택적으로 석출시키는 등의 방법으로 도금하여 도체 패턴을 형성하는 인쇄회로기판의 회로 형성 방법이다. 전해 동 도금(electrolytic copper plating)을 위한 시드층(seed layer)의 존재 유무에 따라 풀-애디티브(full-additive) 방식과 세미-애디티브(semi-additive) 방식으로 나누어 진다.
서브트랙티브(subtractive) 방식은 금속이 도포된 절연 기판 상에 도체 외에 불필요한 부분을 에칭 등에 의하여 선택적으로 제거하여, 도체 패턴을 형성하는 인쇄회로기판의 회로 형성 방법이다. 일반적으로 포토 레지스트(photo resist)로 도체 패턴이 형성될 부분 및 홀(hole) 내를 텐팅(Tenting)한 후 에칭하므로 텐트 및 에치(Tent and etch) 공법이라고도 한다.
도 1은 종래 기술에 따른 다층 인쇄회로기판의 제조방법을 나타낸 도면이다.
도 1의 (a)를 참조하면, 수지층(110)을 기준으로 하여 양면에 동박면(120)이 입혀져 있는 코어층(core layer)을 투입한다. 코어층은 동박면(120)이 양면에 입혀져 있는 바, 코어 CCL(Copper Clad Laminates)이 된다.
도 1의 (b)를 참조하면, 동박면(120) 간에 수지층(110)을 통하여 층간 도통이 이루어지도록 하기 위한 홀(hole)(130)을 형성한다. 홀(130)은 기계적 드릴 또는 레이저 드릴을 이용하여 가공된다. 이후, 화학동 및 전기동을 통하여 동도금 (140)을 형성한다.
도 1의 (c)를 참조하면, 홀(130)을 절연성 수지(Resin)으로 충진한 후, 내층회로(140)를 형성한다.
도 1의 (d)를 참조하면, 내층회로(140)가 형성된 코어층 상에 절연층(150)을 다시 적층한다. 그리고 절연층(150) 상에 형성될 외층회로(170)와 내층회로(140) 간의 층간 도통을 위한 비아홀(via hole)(160)을 가공한다. 상기 가공은 기계적 드릴 또는 레이저 드릴을 통해 가능하다.
그리고 감광재료인 드라이 필름(Dry film)을 도포한 후, 외층회로(170)가 형성될 수 있도록 노광, 현상의 공정을 거쳐 외층회로(170)의 패턴을 형성한다.
이후 도 1의 (e)를 참조하면, 상기 외층회로(170)의 패턴에 세미-애디티브 방식에 의한 도금을 행하고, 감광재료인 드라이 필름을 박리한다. 그리고 플래시 에칭(flash etching)을 함으로써 외층회로(170)이 형성된다.
상술한 과정을 반복하게 되면, 4층, 6층 등의 다수개의 층을 가지는 다층 인쇄회로기판을 제조할 수 있게 된다.
즉, 고밀도 인쇄회로기판을 제조하기 위한 회로 형성 방법으로, 절연재 위에 감광성의 감광재료를 적층하고, 회로 마스크를 이용하여 노광, 현상 공정을 거친 후 도금 방법 중 하나인 세미-애디티브 방식을 통해 회로를 형성하게 된다.
정보화 기기의 전체 크기 및 두께를 줄이고자 하는 것이 현재 기술의 흐름이고, 이에 따라 필수적으로 기판의 두께를 줄이는 것이 중요한 관건이 되고 있다. 경박단소 뿐만 아니라 고기능 고성능화에 맞춰지는 차세대 전자 부품에도 대응할 수 있어야 한다.
여기서, 층간 연결을 위한 홀(130)은 관통홀(through hole) 또는 비아홀(via hole)일 수 있다. 상기 홀(130)은 고기능 고성능화에 따라 배선 패턴이 고밀도화되고 정밀도가 높을 것이 요구되지만, 이러한 고정밀의 천공이 어려운 문제점이 있다. 또한, 천공을 하더라도 상기한 도금 공정을 사용한 천공의 연결은 도금층의 균일한 성장이 곤란한 문제점 또는 도전성 페이스트를 이용하는 경우에 천공의 완변학 충진이 어려운 문제점 등으로 인해 신뢰성에 한계가 있다.
따라서, 상술한 문제점들을 해결하기 위해 본 발명의 목적은 핀(pin) 형상의 금속 범프를 사용하여 층간 연결에 있어서 신뢰성을 확보할 수 있는 다층 인쇄회로기판의 제조방법을 제공하는 것이다.
본 발명의 다른 목적은 각 층마다 금속 범프를 이용한 홀 및 회로를 형성한 후 일괄 적층하여 제조 공정의 리드 타임을 줄이고 제조 비용을 감소시킬 수 있는 다층 인쇄회로기판의 제조방법을 제공하는 것이다.
본 발명의 또 다른 목적은 도금 공정 등을 생략하여 기판을 제조함에 있어서 제조 공정을 최소화할 수 있는 다층 인쇄회로기판의 제조방법을 제공하는 것이다.
본 발명의 이외의 목적들은 하기의 설명을 통해 쉽게 이해될 수 있을 것이다.
상기 목적들을 달성하기 위하여, 본 발명의 일 측면에 따르면, 다층 인쇄회로기판을 제조하는 방법에 있어서, (a) 절연체 판에 금속 범프를 삽입하는 단계; (b) 상기 절연체 판의 일면에 회로를 형성하여 단층 기판을 생성하는 단계; 및 (c) 상기 (a) 단계 내지 (b) 단계를 거쳐 생성된 복수의 단층 기판을 일괄 적층하여 다층 기판을 생성하는 단계를 포함하는 다층 인쇄회로기판의 제조방법이 제공될 수 있다.
바람직하게는, 상기 (b) 단계는 (b-1) 상기 절연체 판의 일면에 동박(Copper foil)을 적층하는 단계; 및 (b-2) 상기 동박을 이용하여 형성된 회로를 가지는 단층 기판을 생성하는 단계를 포함할 수 있다.
여기서, 상기 (b-2) 단계는 상기 동박 상에 감광필름을 적층하는 단계; 상기 감광필름 상에 상기 회로에 상응하는 회로 패턴이 형성된 마스크를 적층하는 단계; 상기 마스크가 적층된 상기 감광필름에 소정의 광량을 조사하는 단계; 및 상기 조사에 의해 반응한 상기 감광필름 및 상기 동박을 현상하는 단계를 포함할 수 있다. 상기 마스크는 작업용 필름 또는 유리 마스크일 수 있다.
또는 상기 (b) 단계는 도전성 페이스트를 이용하는 건식 공정에 의해 상기 회로를 형성할 수 있다.
또한 바람직하게는, 상기 금속 범프는 길이방향으로 일측의 단면이 타측의 단면보다 작은 뿔 또는 핀(pin) 형상을 가질 수 있다.
또한, 상기 금속 범프는 하나 또는 복수개일 수 있고, 상기 금속 범프는 비아홀(via hole) 또는 관통홀(through hole)이 형성될 위치에 삽입하여 상기 절연체 판을 관통시킬 수 있다.
또한, 상기 금속 범프는 상기 절연체 판의 두께 이상의 크기를 가질 수 있으며, 상기 금속 범프는 은(Ag) 또는 동(Cu)을 이용하여 주조를 통해 제작될 수 있다.
또한, 상기 (a) 단계는 상기 금속 범프에 물리적으로 힘을 가하여 상기 절연체 판에 삽입하는 피닝(pinning) 공정에 의할 수 있으며, (d) 상기 다층 기판 상에 외층 회로를 형성하는 단계를 더 포함할 수 있다.
이하의 내용은 단지 본 발명의 원리를 예시한다. 그러므로 당업자는 비록 본 명세서에 명확히 설명되거나 도시되지 않았지만, 본 발명의 원리를 구현하고 본 발명의 개념과 범위에 포함된 다양한 방법 및 이를 사용하는 장치를 발명할 수 있는 것이다. 또한, 본 발명의 원리, 관점 및 실시예들 뿐만 아니라 특정 실시예를 열거하는 모든 상세한 설명은 구조적 및 기능적 균등물을 포함하도록 의도되는 것으로 이해되어야 한다.
본 발명의 그 밖의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 분명해질 것이다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 본 명세서의 설명 과정에서 이용되는 숫자(예를 들어, 제1, 제2 등)는 동일 또는 유사한 개체를 순차적으로 구분하기 위한 식별기호에 불과하다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명한다.
도 2는 본 발명의 바람직한 실시예에 따른 층간 연결을 위한 금속 범프의 다양한 모양을 나타낸 도면이다.
도 2의 (a)를 참조하면, 금속 범프는 밑면의 지름이 t1이고, 높이가 h1인 원뿔 형상을 가지고 있다. 상기 형상은 삼각뿔, 사각뿔 등의 다각뿔 형상이어도 무관하다. 길이 방향에 대하여 일측의 단면이 타측의 단면보다 작은 핀(pin) 형상을 가진다. 따라서, 단면이 큰 부분에 대하여 길이 방향으로 물리적 힘을 가하게 되면 못 또는 핀을 평면 상에 박는 원리와 동일한 원리로 판 상에 관통 삽입할 수 있다.
금속 범프는 종래 범프로서 사용되던 폴리머(polymer)와 합성된 도전성 페이스트(conductive paste)를 사용하지 않고, 동(Cu) 또는 은(Ag) 등의 순수 금속 또는 이들을 합성한 합금을 이용하여 제조된다. 따라서, 전도성이 좋은 특징을 가진다. 금속 범프는 금속을 주조를 통해 원하는 형태로 제조하여 형성된다. 주조를 통해 형성되기 때문에 균일한 크기의 금속 범프를 다수개 제작할 수 있으며, 다양 한 크기의 금속 범프를 제작할 수 있다. 이에 따라 미세 회로 패턴 구현시 사용되는 미세한 크기의 금속 범프 역시 균일한 크기로 다수개 만들 수 있어 미세 회로 구현이 용이하다.
금속 범프는 필요에 따라 다양한 형태 및 크기를 가질 수 있다. 밑면의 지름이 t1이고 높이가 h1인 원뿔(도 2의 (a) 참조), 밑면의 지름이 t2이고 높이가 h2인 원뿔(도 2의 (b) 참조) 또는 깔대기 형상(도 2의 (c) 참조)을 가지는 핀 형상 등 다양한 형태 및 크기를 가질 수 있다. 이때 금속 범프는 물리적 힘 또는 압력에 의해 소정 위치에 삽입되기 쉬운 형태 즉, 일측이 뾰족하고 타측은 물리적 힘 또는 압력을 받아들이기 쉬운 평면 형태를 가지는 형태임이 바람직하다.
도 3은 본 발명의 바람직한 일 실시예에 따른 다층 인쇄회로기판을 제조하는 방법을 나타낸 도면이다.
도 3의 (a)를 참조하면, 인쇄회로기판에 있어서 각 층을 구별하는 절연체 판(310)을 준비한다. 절연체 판(310)은 추후 표면에 형성될 회로들이 층간에는 전기적으로 접속되지 않도록 하는 부도체인 것이 바람직하다. 절연체 판(310)은 프리프레그(prepreg)임이 바람직하다. 프리프레그는 다층 인쇄회로기판에서 절연층으로 사용되는 원재료이다.
도 3의 (b)를 참조하면, 준비된 절연체 판(310)의 소정 위치에 도 2의 (a) 내지 (c)에 도시된 금속 범프(320)를 삽입 관통시킨다. 이때 금속 범프(320)는 피닝 장치(pinning apparatus)(325)를 이용하여 절연체 판(310)에 삽입 관통된다. 피 닝 장치(325)는 금속 범프(320)에서 단면이 크고 평평한 쪽에 물리적 압력 또는 힘을 가하여 소정 방향으로 금속 범프(320)가 진행되도록 하는 장치이다. 못 또는 핀을 벽에 박는 기계 장치와 동일 또는 유사한 원리에 의해 구동되는 장치이면 된다.
물리적 힘을 가하여 절연체 판(310)을 관통시키게 된다. 절연체 판(310)이 중간경화단계에 있어 일정 크기 이상의 가열 가압에 의해 절연체 판(310)의 변형이 가능한 상태인 B-스테이지 상태인 경우에는 삽입 관통 작업이 용이할 수 있다.
이때 금속 범프(320)는 절연체 판(310)을 기준으로 양쪽 표면에 형성되는 회로 또는 전기 배선의 층간 연결을 위한 구성요소이므로, 금속 범프(320)의 크기(도 2의 (a) 또는 (b)에 있어서 h1 또는 h2)는 절연체 판(310)의 두께와 동일하거나 두께보다 큰 것이 바람직하다.
금속 범프(320)는 종래 기술에 따른 비아홀(via hole) 또는 관통홀(through hole)이 형성되는 위치에 삽입하여 관통시킨다.
도 3의 (c)를 참조하면, 소정 위치에 하나 또는 복수의 금속 범프(320)를 삽입 관통시킨 절연체 판(310)의 일면에 동박(copper foil)(330)을 적층한다. 상기 동박(330)은 기판에 있어서 각 층의 회로를 형성하는 부분이다.
도 3의 (d) 내지 (e)를 참조하면, 동박(330)이 적층된 기판에서 동박(330) 면에 감광필름 적층, 회로 패턴이 형성된 마스크 적층, 노광, 현상의 공정을 거쳐 회로를 형성한다.
동박면 상에 감광필름을 적층한다. 감광필름은 소정의 광량을 쬐면 모노머(monomer)를 폴리머(polymer)로 반응시키는 감광성 물질로 형성된다(감광필름 적 층). 회로 패턴이 형성된 마스크는 작업용 필름(working film) 또는 유리 마스크(glass mask)를 사용할 수 있다. 작업용 필름 또는 유리 마스크에 회로 패턴을 인쇄한 후 감광필릉 상에 적층한다(마스크 적층). 그리고 마스크 상에 감광필름이 반응할 수 있도록 소정의 광량을 쪼여 패턴 이미지를 형성한다(노광 공정). 이후 노광 공정에서 폴리머(광경화 중합체)로 변하지 않은 즉, 빛을 받지 않은 부분인 모노머(미경화 단량체) 부분을 화학 물질을 이용하여 벗겨낸다(현상 공정).
또는 본 발명에서는 도 3의 (c) 내지 (e)에 도시된 도금을 이용하는 습식 공정(wet process) 대신에 도전성 페이스트를 이용하는 건식 공정(dry process)을 이용할 수 있다. 즉, 다층 인쇄회로기판에서 각 층에 형성되는 도체 패턴이 종래의 동박을 이용하거나 도금을 통한 동 도금이 아니라 도전성 페이스트로 구성된다. 도전성 페이스트를 도체 패턴으로 이용함에 따라, 도체 패턴을 음각으로 형성하는 감광재는 절연 특성을 가지고 있다. 즉, 절연층을 제외하고 실제 전기 신호가 전달되는 회로층에 있어서 고해상도를 가지는 감광재를 이용하여 도체 패턴이 음각으로 형성되도록 미세 패턴을 형성한다. 그리고 도전성 페이스트를 음각으로 형성된 도체 패턴에 스크린 프린팅 방식으로 채움으로써 회로가 형성된다.
상술한 방식을 통해 회로 패턴의 두께를 낮추고, 회로를 형성하는 표면 상의 와이어(wire) 간에 높이 차가 줄어들게 된다. 이로 인해 표면 처리시 좀더 안정적인 솔더 레지스트 도포가 가능하여, 두께가 얇고도 균일한 코팅이 가능해지는 장점이 있다.
도 3의 (f)를 참조하면, 상기한 도 3의 (a) 내지 (e) 공정을 통해 각 층의 회로가 형성된 단층 기판(340)을 하나 또는 복수개 생성한다. 그리고 상기 단층 기판(340)을 미리 정해진 레이업(lay-up)에 따라 일괄 적층한다. 각 단층 기판(340)은 일괄 적층시의 레이업에 따라 금속 범프(320)가 삽입 관통되어 있고, 회로가 형성되어 있는 것이 바람직하다.
각 단층 기판(340)의 형성은 병렬적으로 이루어질 수 있고, 따라서 제조 공정에 있어서, 코어층을 형성한 후 외곽층을 차례대로 적층하는 빌드업(build-up) 공정에 비해 제조 시간을 단축시킬 수 있다.
또한, 각 단층 기판(340)은 일면에만 회로가 형성된 상태이므로, 각 층에 있어서 회로가 형성된 부분이 다음 층에서 회로가 형성되지 않은 부분과 접하게 적층이 된다. 그리고 일괄 적층 후에 회로가 형성되지 아니한 외곽면에 동박(330)을 적층할 수 있다.
도 3의 (g)를 참조하면, 일괄 적층 후에 상기 외곽면에 적층된 동박(330)을 도 3의 (d) 내지 (e)에 도시된 각 단층 기판(340)의 회로 형성과 동일한 방법 또는 건식 공정의 방법으로 외층 회로를 형성한다.
이후 표면 처리 및 솔더 레지스터 처리 등을 하여 다층 인쇄회로기판의 제조를 완료하게 된다.
본 발명에 따르면 복수의 단층 기판(340)을 일괄 적층하는 방법에 의하여 다층 인쇄회로기판을 생성하는 바 코어층(core layer)의 형성을 위한 별도의 공정을 시행하지 않을 수 있어 제조 공정을 최소화할 수 있는 장점이 있다.
도 4는 도 3에 도시된 다층 인쇄회로기판의 제조방법을 단면으로 표시한 도면이다.
도 4의 (a) 내지 (b)를 참조하면, 소정 두께를 가지는 절연체 판(310)에 상기 소정 두께 이상의 크기를 가지는 금속 범프(320)를 삽입 관통시킨다. 금속 범프(320)는 상단부가 하단부보다 작은 뿔, 뿔대 또는 핀 형상을 가진다.
금속 범프(320)는 도 3의 (b)에 도시된 피닝 장치(325)를 이용하여 물리적 압력 또는 힘을 가하여 삽입 관통되도록 한다.
도 4의 (c) 및 (d)를 참조하면, 동박(330)을 금속 범프(320)가 삽입 관통된 절연체 판(310)의 일면에 적층하고, 회로를 형성한다. 회로의 형성 방법은 감광필름 적층, 회로 패턴이 형성된 마스크 적층, 노광, 현상 공정을 통한다.
도 4의 (e) 및 (f)를 참조하면, 상술한 도 4의 (a) 내지 (d) 공정을 거친 복수의 단층 기판(340)을 미리 정해진 대로 레이업한다. 그리고 가열, 가압을 통해 일괄 적층하여 다층 인쇄회로기판을 제조한다.
상술한 바와 같이, 본 발명에 따른 다층 인쇄회로기판의 제조방법은 핀(pin) 형상의 금속 범프를 사용하여 층간 연결에 있어서 신뢰성을 확보할 수 있다.
또한, 각 층마다 금속 범프를 이용한 홀 및 회로를 형성한 후 일괄 적층하여 제조 공정의 리드 타임을 줄이고 제조 비용을 감소시킬 수 있다.
또한, 금속 범프 삽입 공정을 통하여 각 층을 연결하게 되므로 많은 제조 비용이 소요되던 드릴 공정, 도금 공정 등을 생략하여 기판을 제조함에 있어서 제조 공정을 최소화하고 제조 비용을 감소시킬 수 있다.
또한, 기존의 다른 공정에서 사용하던 도전성 페이스트 대신에 순수한 동 또는 은을 사용하여 주조를 통해 금속 범프를 형성하여 높은 신뢰성을 확보할 수 있고, 균일한 여러 크기의 금속 범프를 형성하여 미세 회로 구현이 용이하다.
또한, 많은 공정을 축소하여 건식 공정에 의한 제조에 용이하며, 공정 리드 타임을 줄일 수 있어 고객 대응에 유리하다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (12)

  1. 다층 인쇄회로기판을 제조하는 방법에 있어서,
    (a) 절연체 판에 금속 범프를 삽입하는 단계;
    (b) 상기 절연체 판의 일면에 회로를 형성하여 단층 기판을 생성하는 단계; 및
    (c) 상기 (a) 단계 내지 (b) 단계를 거쳐 생성된 복수의 단층 기판을 일괄 적층하여 다층 기판을 생성하는 단계
    를 포함하는 다층 인쇄회로기판의 제조방법.
  2. 제1항에 있어서,
    상기 (b) 단계는
    (b-1) 상기 절연체 판의 일면에 동박(Copper foil)을 적층하는 단계; 및
    (b-2) 상기 동박을 이용하여 형성된 회로를 가지는 단층 기판을 생성하는 단계를 포함하는 다층 인쇄회로기판의 제조방법.
  3. 제2항에 있어서,
    상기 (b-2) 단계는
    상기 동박 상에 감광필름을 적층하는 단계;
    상기 감광필름 상에 상기 회로에 상응하는 회로 패턴이 형성된 마스크를 적층하는 단계;
    상기 마스크가 적층된 상기 감광필름에 소정의 광량을 조사하는 단계; 및
    상기 조사에 의해 반응한 상기 감광필름 및 상기 동박을 현상하는 단계
    를 포함하는 다층 인쇄회로기판의 제조방법.
  4. 제3항에 있어서,
    상기 마스크는 작업용 필름 또는 유리 마스크인 다층 인쇄회로기판의 제조방법.
  5. 제1항에 있어서,
    상기 (b) 단계는 도전성 페이스트를 이용하는 건식 공정에 의해 상기 회로를 형성하는 다층 인쇄회로기판의 제조방법.
  6. 제1항에 있어서,
    상기 금속 범프는 길이방향으로 일측의 단면이 타측의 단면보다 작은 뿔 또 는 핀(pin) 형상을 가지는 다층 인쇄회로기판의 제조방법.
  7. 제1항에 있어서,
    상기 금속 범프는 하나 또는 복수개인 다층 인쇄회로기판의 제조방법.
  8. 제1항에 있어서,
    상기 금속 범프는 비아홀(via hole) 또는 관통홀(through hole)이 형성될 위치에 삽입하여 상기 절연체 판을 관통시키는 다층 인쇄회로기판의 제조방법.
  9. 제1항에 있어서,
    상기 금속 범프는 상기 절연체 판의 두께 이상의 크기를 가지는 다층 인쇄회로기판의 제조방법.
  10. 제1항에 있어서,
    상기 금속 범프는 은(Ag) 또는 동(Cu)을 이용하여 주조를 통해 제작되는 다층 인쇄회로기판의 제조방법.
  11. 제1항에 있어서, 상기 (a) 단계는
    상기 금속 범프에 물리적으로 힘을 가하여 상기 절연체 판에 삽입하는 피닝(pinning) 공정에 의하는 다층 인쇄회로기판의 제조방법.
  12. 제1항에 있어서,
    (d) 상기 다층 기판 상에 외층 회로를 형성하는 단계를 더 포함하는 다층 인쇄회로기판의 제조방법.
KR1020050086113A 2005-09-15 2005-09-15 다층 인쇄회로기판의 제조방법 KR100648969B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050086113A KR100648969B1 (ko) 2005-09-15 2005-09-15 다층 인쇄회로기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050086113A KR100648969B1 (ko) 2005-09-15 2005-09-15 다층 인쇄회로기판의 제조방법

Publications (1)

Publication Number Publication Date
KR100648969B1 true KR100648969B1 (ko) 2006-11-27

Family

ID=37713306

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050086113A KR100648969B1 (ko) 2005-09-15 2005-09-15 다층 인쇄회로기판의 제조방법

Country Status (1)

Country Link
KR (1) KR100648969B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114521060A (zh) * 2020-11-18 2022-05-20 深南电路股份有限公司 一种印制线路板及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09172259A (ja) * 1995-12-20 1997-06-30 Toshiba Corp 印刷配線板の製造方法
JPH1079579A (ja) 1996-09-05 1998-03-24 Toshiba Corp 印刷配線板、および印刷配線板の製造方法
JP2004281667A (ja) 2003-03-14 2004-10-07 Yamaichi Electronics Co Ltd 多層配線板の製造方法
JP2005136361A (ja) 2003-10-09 2005-05-26 North:Kk 配線基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09172259A (ja) * 1995-12-20 1997-06-30 Toshiba Corp 印刷配線板の製造方法
JPH1079579A (ja) 1996-09-05 1998-03-24 Toshiba Corp 印刷配線板、および印刷配線板の製造方法
JP2004281667A (ja) 2003-03-14 2004-10-07 Yamaichi Electronics Co Ltd 多層配線板の製造方法
JP2005136361A (ja) 2003-10-09 2005-05-26 North:Kk 配線基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114521060A (zh) * 2020-11-18 2022-05-20 深南电路股份有限公司 一种印制线路板及其制备方法

Similar Documents

Publication Publication Date Title
KR100704915B1 (ko) 미세 패턴을 가지는 인쇄회로기판 및 그 제조방법
KR100661297B1 (ko) 리지드-플렉시블 패키지 온 패키지용 인쇄회로기판 및 그제조방법
US20120211464A1 (en) Method of manufacturing printed circuit board having metal bump
JP2008060609A (ja) 多層基板およびその製造方法
KR20060106766A (ko) 전해 도금을 이용한 회로 기판의 제조 방법
US20070272654A1 (en) Method for Manufacturing Circuit Board
KR101811940B1 (ko) 미세 비아가 형성된 다층 회로기판 제조방법
TWI246379B (en) Method for forming printed circuit board
KR101089986B1 (ko) 캐리어기판, 그의 제조방법, 이를 이용한 인쇄회로기판 및 그의 제조방법
US8197702B2 (en) Manufacturing method of printed circuit board
KR101039774B1 (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
KR100648969B1 (ko) 다층 인쇄회로기판의 제조방법
US8191249B2 (en) Method of manufacturing a printed circuit board
KR101008676B1 (ko) 인쇄회로기판 제조방법
JP4666830B2 (ja) 多層配線基板及びその製造方法
KR20020028597A (ko) 다층인쇄회로기판의 제조방법, 이에 의해 제조되는 기판및 fcip
KR100658437B1 (ko) 범프기판를 이용한 인쇄회로기판 및 제조방법
KR101397303B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
US20120043121A1 (en) Printed circuit board and method of manufacturing the same
JP2005108941A (ja) 多層配線板及びその製造方法
US20140076611A1 (en) Printed circuit board and method of manufacturing the same
TWI231552B (en) Method for forming circuits patterns of interlayer for semiconductor package substrate
JP3858765B2 (ja) フィルムキャリアおよびその製造方法
KR100468195B1 (ko) 다층 인쇄 회로 기판을 제조하는 방법
JPH06318772A (ja) 回路基板およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee