JPH06318772A - 回路基板およびその製造方法 - Google Patents
回路基板およびその製造方法Info
- Publication number
- JPH06318772A JPH06318772A JP34037991A JP34037991A JPH06318772A JP H06318772 A JPH06318772 A JP H06318772A JP 34037991 A JP34037991 A JP 34037991A JP 34037991 A JP34037991 A JP 34037991A JP H06318772 A JPH06318772 A JP H06318772A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- conductor
- circuit board
- metal
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【目的】 半導体素子の狭ピッチ化やパッドレイアウト
の細密化にも充分に対応でき、しかも薄型化が可能とな
る回路基板および多層基板並びにその製造方法を提供す
る。 【構成】 フォトレジストを用いた配線パターンの形
成、および電鋳による導体回路の形成によって、導体回
路２が絶縁体層１に埋設された形状のプリント回路基板
を得られ、しかも絶縁体層１の両面には接続用の金属突
出物３，３’が形成されている。
の細密化にも充分に対応でき、しかも薄型化が可能とな
る回路基板および多層基板並びにその製造方法を提供す
る。 【構成】 フォトレジストを用いた配線パターンの形
成、および電鋳による導体回路の形成によって、導体回
路２が絶縁体層１に埋設された形状のプリント回路基板
を得られ、しかも絶縁体層１の両面には接続用の金属突
出物３，３’が形成されている。
Description
【０００１】
【産業上の利用分野】本発明は回路基板および多層回路
基板、並びにそれらの製造方法に関する。
基板、並びにそれらの製造方法に関する。
【０００２】
【従来の技術】近年における電子機器の薄型化や小型軽
量化に伴い、半導体装置を多く用いるデバイスや機器に
は半導体素子を一定面積の基板上に高密度に実装する必
要がある。そこで、半導体素子を狭ピッチ化したり、半
導体素子や電気デバイスを配線基板上に直接実装した
り、複雑化する配線回路の必要な部分に電気的接続を行
なったのち、多層に積層するという方法が提案されてい
る。
量化に伴い、半導体装置を多く用いるデバイスや機器に
は半導体素子を一定面積の基板上に高密度に実装する必
要がある。そこで、半導体素子を狭ピッチ化したり、半
導体素子や電気デバイスを配線基板上に直接実装した
り、複雑化する配線回路の必要な部分に電気的接続を行
なったのち、多層に積層するという方法が提案されてい
る。
【０００３】しかしながら、従来から用いられている化
学エッチングによる導体回路パターンの形成では狭ピッ
チ化に限界があるので、配線基板への半導体素子や電気
デバイスの実装密度が高くなると、高密度実装が困難と
なり、また、接続した端子間の接続信頼性も問題となる
ことがある。さらに、多層基板とした場合はビアホール
を形成する位置や密度、大きさ、接続信頼性にも問題を
生じ、高密度実装化の進展が遅れている。
学エッチングによる導体回路パターンの形成では狭ピッ
チ化に限界があるので、配線基板への半導体素子や電気
デバイスの実装密度が高くなると、高密度実装が困難と
なり、また、接続した端子間の接続信頼性も問題となる
ことがある。さらに、多層基板とした場合はビアホール
を形成する位置や密度、大きさ、接続信頼性にも問題を
生じ、高密度実装化の進展が遅れている。
【０００４】
【発明が解決しようとする課題】本発明は上記従来の問
題に鑑みてなされたものであって、半導体素子や電気デ
バイスの微細化に対応できるような導体回路の端子ピッ
チを有し、しかも配線基板の両面に電気的接続用の金属
突出物を設けて、配線基板の厚みを薄くして実装後の半
導体装置の薄型化が達成できる回路基板および多層回路
基板の提供を目的とする。また、他の目的は回路基板の
製造方法を提供することにある。
題に鑑みてなされたものであって、半導体素子や電気デ
バイスの微細化に対応できるような導体回路の端子ピッ
チを有し、しかも配線基板の両面に電気的接続用の金属
突出物を設けて、配線基板の厚みを薄くして実装後の半
導体装置の薄型化が達成できる回路基板および多層回路
基板の提供を目的とする。また、他の目的は回路基板の
製造方法を提供することにある。
【０００５】
【課題を解決するための手段】そこで、本発明者らは上
記目的を達成するために鋭意検討を重ねた結果、従来か
らの化学エッチング法によらず電鋳法を用いて導体回路
を形成することによって、絶縁体層内に狭ピッチ化され
た導体回路を埋設、薄膜化し、さらに接続用の金属突出
物を基板の両面に設けた回路基板が得られることを見い
出し、本発明を完成するに至った。
記目的を達成するために鋭意検討を重ねた結果、従来か
らの化学エッチング法によらず電鋳法を用いて導体回路
を形成することによって、絶縁体層内に狭ピッチ化され
た導体回路を埋設、薄膜化し、さらに接続用の金属突出
物を基板の両面に設けた回路基板が得られることを見い
出し、本発明を完成するに至った。
【０００６】即ち、本発明は絶縁体層内に導体回路が埋
設されている回路基板であって、該回路基板の両面には
他の導体回路もしくは半導体素子との接続用の金属突出
物が形成されていることを特徴とする回路基板、および
この回路基板を金属突出物を介して多層に積層してなる
多層回路基板、並びに導体層上にフォトレジストを用い
て回路パターンを形成したのち、露出する導体層に化学
エッチングもしくは電解腐食によって凹部を形成する工
程と、凹部および回路パターン部に電鋳によって金属を
充填して金属突出物および導体回路を形成する工程と、
フォトレジストを除去したのち露出する導体回路表面を
絶縁体層にて被覆する工程と、導体回路部が位置する絶
縁体層に穿孔処理を施して穿孔部に金属を充填し、さら
に金属突出物を形成する工程と、導体層を除去する工程
とを含む回路基板の製造方法、および多層回路基板の製
造方法を提供するものである。
設されている回路基板であって、該回路基板の両面には
他の導体回路もしくは半導体素子との接続用の金属突出
物が形成されていることを特徴とする回路基板、および
この回路基板を金属突出物を介して多層に積層してなる
多層回路基板、並びに導体層上にフォトレジストを用い
て回路パターンを形成したのち、露出する導体層に化学
エッチングもしくは電解腐食によって凹部を形成する工
程と、凹部および回路パターン部に電鋳によって金属を
充填して金属突出物および導体回路を形成する工程と、
フォトレジストを除去したのち露出する導体回路表面を
絶縁体層にて被覆する工程と、導体回路部が位置する絶
縁体層に穿孔処理を施して穿孔部に金属を充填し、さら
に金属突出物を形成する工程と、導体層を除去する工程
とを含む回路基板の製造方法、および多層回路基板の製
造方法を提供するものである。
【０００７】以下、本発明の回路基板およびその製造方
法を図面を用いて説明する。
法を図面を用いて説明する。
【０００８】図１は本発明の回路基板の一実例を示す断
面図である。
面図である。
【０００９】図１から明らかなように、本発明の回路基
板は絶縁体層１の表層部に導体回路２が埋設されてお
り、導体回路２には接続用の金属突出物３が導体回路２
の埋設側に、金属突出物３’が埋設側と反対側の表面に
形成されている。
板は絶縁体層１の表層部に導体回路２が埋設されてお
り、導体回路２には接続用の金属突出物３が導体回路２
の埋設側に、金属突出物３’が埋設側と反対側の表面に
形成されている。
【００１０】図２は図１に示す回路基板の得るための各
製造工程を示す断面図である。
製造工程を示す断面図である。
【００１１】図２（Ａ）のようにまず、銅箔や銅板など
の導体層１１の上にフォトレジスト１２を設け、図２
（Ｂ）のように接続用の金属突出物を形成する位置に所
望の大きさのパターンを形成する。導体層１１は図２
（Ｊ）に示す最終工程にて除去するので、その際に選択
的に除去できるものであれば特に制限はない。また、フ
ォトレジスト１２は目的とする金属突出物の幅、ピッチ
に応じて決定することができ、レジストの種類はネガ型
でもポジ型でもよい。
の導体層１１の上にフォトレジスト１２を設け、図２
（Ｂ）のように接続用の金属突出物を形成する位置に所
望の大きさのパターンを形成する。導体層１１は図２
（Ｊ）に示す最終工程にて除去するので、その際に選択
的に除去できるものであれば特に制限はない。また、フ
ォトレジスト１２は目的とする金属突出物の幅、ピッチ
に応じて決定することができ、レジストの種類はネガ型
でもポジ型でもよい。
【００１２】次に、図２（Ｃ）に示すようにレジスト１
２によって形成されたパターンの底部に露出した導体層
１１に化学エッチングもしくは電解腐食によって凹部１
３を形成し、この凹部１３に例えば金、銀、銅、鉄、ニ
ッケル、コバルトなどの各種導電性金属や、これらの合
金類などの金属層を電鋳によって充填して金属突出物３
を形成する（図２（Ｄ）参照）。充填される金属の種類
は一種類でも、異なる金属を積層してもよい。なお、導
体層１１は最終工程にてエッチング除去されるので、導
体層１１と接触する界面部分の金属突出物３の金属種
は、導体層１１と異種のものを用いる必要がある。ま
た、凹部１３の深さは特に限定されないが、半導体素子
や他の導電性回路などとの接続の点からは５〜５００μ
ｍの深さにすることが好ましい。
２によって形成されたパターンの底部に露出した導体層
１１に化学エッチングもしくは電解腐食によって凹部１
３を形成し、この凹部１３に例えば金、銀、銅、鉄、ニ
ッケル、コバルトなどの各種導電性金属や、これらの合
金類などの金属層を電鋳によって充填して金属突出物３
を形成する（図２（Ｄ）参照）。充填される金属の種類
は一種類でも、異なる金属を積層してもよい。なお、導
体層１１は最終工程にてエッチング除去されるので、導
体層１１と接触する界面部分の金属突出物３の金属種
は、導体層１１と異種のものを用いる必要がある。ま
た、凹部１３の深さは特に限定されないが、半導体素子
や他の導電性回路などとの接続の点からは５〜５００μ
ｍの深さにすることが好ましい。
【００１３】上記のように金属突出物３を形成したの
ち、フォトレジスト１２を除去し、再びフォトレジスト
２２を設けて図２（Ｅ）に示すように導体層１１の上に
所望の回路パターンを形成する。次いで、電鋳法によっ
て上記と同様の金属物質を充填して導体回路２を形成す
る（図２（Ｆ）参照）。このとき充填される金属物質は
導体層１１と異種のものとする必要があるが、先に充填
されている金属突出物３とは同種でも異種でもよい。
ち、フォトレジスト１２を除去し、再びフォトレジスト
２２を設けて図２（Ｅ）に示すように導体層１１の上に
所望の回路パターンを形成する。次いで、電鋳法によっ
て上記と同様の金属物質を充填して導体回路２を形成す
る（図２（Ｆ）参照）。このとき充填される金属物質は
導体層１１と異種のものとする必要があるが、先に充填
されている金属突出物３とは同種でも異種でもよい。
【００１４】このようにして導体回路２を形成したの
ち、フォトレジスト２２を除去し、さらに図２（Ｇ）に
示すように、露出した導体回路３の表面を絶縁体層１で
被覆して導体回路２を埋設する。絶縁体層１を形成する
樹脂としては電気絶縁性を有するものであればよく、例
えばポリエステル系樹脂、エポキシ系樹脂、ウレタン系
樹脂、ポリスチレン系樹脂、ポリエチレン系樹脂、ポリ
アミド系樹脂、ポリイミド系樹脂、ＡＢＳ樹脂、ポリカ
ーボネート樹脂、シリコーン系樹脂など熱可塑性樹脂や
熱硬化性樹脂を問わず用いることができる。これらの樹
脂のうち、耐熱性、機械的強度、導体回路を形成する金
属との線膨張率の近似の点からポリイミド系樹脂を用い
ることが好ましい。絶縁体層１で被覆する方法として
は、適当な溶剤に溶解した樹脂を塗布、乾燥したり、予
めフィルム化した樹脂を積層後、加熱および／または加
圧する方法などが挙げられる。ポリイミド系樹脂を用い
る場合は、ポリイミド前駆体溶液を塗布後、加熱してイ
ミド化する方法や、熱可塑性ポリイミドのフィルムを積
層して加熱加圧する方法などが採用できる。特に、本発
明の回路基板を積層して多層回路を構成する場合には、
熱可塑性樹脂を用いると加熱、加圧操作だけで簡単に積
層することができる。
ち、フォトレジスト２２を除去し、さらに図２（Ｇ）に
示すように、露出した導体回路３の表面を絶縁体層１で
被覆して導体回路２を埋設する。絶縁体層１を形成する
樹脂としては電気絶縁性を有するものであればよく、例
えばポリエステル系樹脂、エポキシ系樹脂、ウレタン系
樹脂、ポリスチレン系樹脂、ポリエチレン系樹脂、ポリ
アミド系樹脂、ポリイミド系樹脂、ＡＢＳ樹脂、ポリカ
ーボネート樹脂、シリコーン系樹脂など熱可塑性樹脂や
熱硬化性樹脂を問わず用いることができる。これらの樹
脂のうち、耐熱性、機械的強度、導体回路を形成する金
属との線膨張率の近似の点からポリイミド系樹脂を用い
ることが好ましい。絶縁体層１で被覆する方法として
は、適当な溶剤に溶解した樹脂を塗布、乾燥したり、予
めフィルム化した樹脂を積層後、加熱および／または加
圧する方法などが挙げられる。ポリイミド系樹脂を用い
る場合は、ポリイミド前駆体溶液を塗布後、加熱してイ
ミド化する方法や、熱可塑性ポリイミドのフィルムを積
層して加熱加圧する方法などが採用できる。特に、本発
明の回路基板を積層して多層回路を構成する場合には、
熱可塑性樹脂を用いると加熱、加圧操作だけで簡単に積
層することができる。
【００１５】以上のようにして導体回路２を埋設した絶
縁体層１の所定の位置に、導体回路２表面もしくは導体
層１１表面にまで達するように穿孔処理を行ない、凹部
２３を形成する（図２（Ｈ）参照）。穿孔処理として
は、機械的加工やレーザー加工、光加工、化学エッチン
グ法などの任意の方法を用いることができ、例えば微細
加工が容易であるという点から、エキシマレーザーの如
き紫外線レーザーの照射による穿孔加工を行なうことが
好ましい。
縁体層１の所定の位置に、導体回路２表面もしくは導体
層１１表面にまで達するように穿孔処理を行ない、凹部
２３を形成する（図２（Ｈ）参照）。穿孔処理として
は、機械的加工やレーザー加工、光加工、化学エッチン
グ法などの任意の方法を用いることができ、例えば微細
加工が容易であるという点から、エキシマレーザーの如
き紫外線レーザーの照射による穿孔加工を行なうことが
好ましい。
【００１６】穿孔加工して形成した凹部２３に電鋳法に
よって前記と同様に金属物質を充填し、さらに金属突出
物３’を形成する（図２（Ｉ）参照）。金属物質の種類
は前記導体回路２および金属突出物３と同種のものでも
異種のものでもよい。金属突出物３’の高さは前記突出
物３’と同程度の高さとする。
よって前記と同様に金属物質を充填し、さらに金属突出
物３’を形成する（図２（Ｉ）参照）。金属物質の種類
は前記導体回路２および金属突出物３と同種のものでも
異種のものでもよい。金属突出物３’の高さは前記突出
物３’と同程度の高さとする。
【００１７】そして、最終工程として導体層１をエッチ
ングなどの手段を用いて除去して、図２（Ｊ）に示すよ
うな本発明の回路基板を得る。
ングなどの手段を用いて除去して、図２（Ｊ）に示すよ
うな本発明の回路基板を得る。
【００１８】図３は本発明の回路基板を用いて、外部回
路基板５上の配線回路６と半導体素子７との接続を行な
った状態を示す断面図である。
路基板５上の配線回路６と半導体素子７との接続を行な
った状態を示す断面図である。
【００１９】図４は本発明の回路基板を多層に積層した
状態を示す断面図である。このように積層して多層回路
基板とすることによって、半導体素子の良不良の検査や
エリア型ＩＣの接続、グランド・電源ラインを信号ライ
ンと独立させたノイズ対策、信号ライン同士のクロスト
ークの防止などに用いることができる。
状態を示す断面図である。このように積層して多層回路
基板とすることによって、半導体素子の良不良の検査や
エリア型ＩＣの接続、グランド・電源ラインを信号ライ
ンと独立させたノイズ対策、信号ライン同士のクロスト
ークの防止などに用いることができる。
【００２０】
【実施例】以下に、本発明を実施例にてさらに具体的に
説明する。
説明する。
【００２１】実施例１ 導体層としての銅箔上にフォトレジストを５μｍ厚とな
るようにスピンコート法によって形成（図２（Ａ）参
照）し、このフォトレジストに公知のフォト工程にてフ
ォトパターンを形成する（図２（Ｂ）参照）。フォトパ
ターンは１５μｍ×１５μｍの角形とし、フォト工程に
よって露出した導体面に化学エッチングを施し、深さ５
μｍの凹部を形成した（図２（Ｃ）参照）。
るようにスピンコート法によって形成（図２（Ａ）参
照）し、このフォトレジストに公知のフォト工程にてフ
ォトパターンを形成する（図２（Ｂ）参照）。フォトパ
ターンは１５μｍ×１５μｍの角形とし、フォト工程に
よって露出した導体面に化学エッチングを施し、深さ５
μｍの凹部を形成した（図２（Ｃ）参照）。
【００２２】フォトパターンによって露出した導体面
に、フォトレジストをメッキレジストとして電界ニッケ
ルの半光沢層を５μｍ厚に電鋳法にて形成した（図２
（Ｄ）参照）。
に、フォトレジストをメッキレジストとして電界ニッケ
ルの半光沢層を５μｍ厚に電鋳法にて形成した（図２
（Ｄ）参照）。
【００２３】次いで、フォトレジスト層を所定の剥離液
を用いて除去し、さらにフォト工程によって先に形成し
た凹部が形成する導体回路層の先端に位置するようにし
てレジストによってフォトパターンを形成した（図２
（Ｅ）参照）。フォトパターンは幅１５μｍ、ピッチ１
５μｍの導体回路が形成されるように設けた。
を用いて除去し、さらにフォト工程によって先に形成し
た凹部が形成する導体回路層の先端に位置するようにし
てレジストによってフォトパターンを形成した（図２
（Ｅ）参照）。フォトパターンは幅１５μｍ、ピッチ１
５μｍの導体回路が形成されるように設けた。
【００２４】フォトパターンをメッキレジストとして、
フォトパターンを形成して露出した導体層面に電界ニッ
ケルの半光沢層を電鋳法にて５μｍ厚に形成して導体回
路を作製した（図２（Ｆ）参照）。次いで、フォトレジ
ストを剥離除去した。
フォトパターンを形成して露出した導体層面に電界ニッ
ケルの半光沢層を電鋳法にて５μｍ厚に形成して導体回
路を作製した（図２（Ｆ）参照）。次いで、フォトレジ
ストを剥離除去した。
【００２５】露出した導体回路および導体層表面を被覆
するように、ポリイミド前駆体溶液をスピンコートし、
予備乾燥後、不活性ガス雰囲気下で加熱脱水してイミド
化し、ポリイミド樹脂からなる絶縁体層を形成した（図
２（Ｇ）参照）。絶縁体層の厚みは２５μｍとした。
するように、ポリイミド前駆体溶液をスピンコートし、
予備乾燥後、不活性ガス雰囲気下で加熱脱水してイミド
化し、ポリイミド樹脂からなる絶縁体層を形成した（図
２（Ｇ）参照）。絶縁体層の厚みは２５μｍとした。
【００２６】次に、積層したポリイミド樹脂からなる絶
縁体層の所定の部分に、エキシマレーザー光（波長２４
８ｎｍ）を照射して導体回路表面まで穿孔加工を行な
い、図２（Ｈ）に示すように凹部を形成した。
縁体層の所定の部分に、エキシマレーザー光（波長２４
８ｎｍ）を照射して導体回路表面まで穿孔加工を行な
い、図２（Ｈ）に示すように凹部を形成した。
【００２７】そののち、この凹部に電鋳法によって前記
と同様のニッケル層を充填し、さらに突出物を形成した
（図２（Ｉ）参照）。
と同様のニッケル層を充填し、さらに突出物を形成した
（図２（Ｉ）参照）。
【００２８】最後にアルカリエッチングにて導体層とし
ての銅箔を選択的に除去して図２（Ｊ）に示す本発明の
回路基板を得た。
ての銅箔を選択的に除去して図２（Ｊ）に示す本発明の
回路基板を得た。
【００２９】
【発明の効果】以上のように本発明の回路基板には導体
回路が絶縁体層に埋設されているので、回路基板の厚み
は絶縁体層の厚みのみに依存するものであって、薄膜化
が容易であり、この基板を実装した半導体装置も薄くす
ることができる。また、導体回路のパターンはフォトレ
ジストの解像度のみに依存するので、従来からのウエッ
トエッチング法のように、アスペクト比の制限（例えば
１：１）がなく細密化が容易であり、導体回路の厚みも
任意に決定することができる。
回路が絶縁体層に埋設されているので、回路基板の厚み
は絶縁体層の厚みのみに依存するものであって、薄膜化
が容易であり、この基板を実装した半導体装置も薄くす
ることができる。また、導体回路のパターンはフォトレ
ジストの解像度のみに依存するので、従来からのウエッ
トエッチング法のように、アスペクト比の制限（例えば
１：１）がなく細密化が容易であり、導体回路の厚みも
任意に決定することができる。
【００３０】さらに、この回路基板の両面には接続用の
金属突出物を形成しているので、他の回路や半導体素子
などあらゆる電気デバイスを実装したり、外部基板への
接続が簡便となると共に、多層に積層することも容易に
できるものである。
金属突出物を形成しているので、他の回路や半導体素子
などあらゆる電気デバイスを実装したり、外部基板への
接続が簡便となると共に、多層に積層することも容易に
できるものである。
【図１】 本発明の回路基板の一実例を示す断面図であ
る。
る。
【図２】 （Ａ）〜（Ｊ）は本発明の回路基板を得るた
めの各工程を示す断面図である。
めの各工程を示す断面図である。
【図３】 本発明の回路基板を用いて外部回路基板上の
配線回路と半導体素子との接続を行なった状態を示す断
面図である。
配線回路と半導体素子との接続を行なった状態を示す断
面図である。
【図４】 本発明の回路基板を多層に積層した状態を示
す断面図である。
す断面図である。
１ 絶縁体層 ２ 導体回路 ３，３’ 金属突出物 １１ 導体層 １２，２２ フォトレジスト １３，２３ 凹部
【手続補正書】
【提出日】平成６年６月１７日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】 本発明の回路基板の一実例を示す断面図であ
る。
る。
【図２】 （Ａ）〜（Ｅ）は本発明の回路基板を得るた
めの前半の工程を示す断面図である。
めの前半の工程を示す断面図である。
【図３】 （Ｆ）〜（Ｊ）は本発明の回路基板を得るた
めの後半の工程を示す断面図である。
めの後半の工程を示す断面図である。
【図４】 本発明の回路基板を用いて外部回路基板上の
配線回路と半導体素子との接続を行った状態を示す断面
図である。
配線回路と半導体素子との接続を行った状態を示す断面
図である。
【図５】 本発明の回路基板を多層に積層した状態を示
す断面図である。
す断面図である。
【符号の説明】 １ 絶縁体層 ２ 導体回路 ３，３’ 金属突出物 １１ 導体層 １２，２２ フォトレジスト １３，２３ 凹部
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図２】
【図３】
【図４】
【図５】
Claims (4)
- 【請求項１】 絶縁体層内に導体回路が埋設されている
回路基板であって、該回路基板の両面には他の導体回路
もしくは半導体素子との接続用の金属突出物が形成され
ていることを特徴とする回路基板。 - 【請求項２】 請求項１記載の回路基板を金属突出物を
介して多層に積層してなる多層回路基板。 - 【請求項３】 導体層上にフォトレジストを用いて回路
パターンを形成したのち、露出する導体層に化学エッチ
ングもしくは電解腐食によって凹部を形成する工程と、
凹部および回路パターン部に電鋳によって金属を充填し
て金属突出物および導体回路を形成する工程と、フォト
レジストを除去したのち露出する導体回路表面を絶縁体
層にて被覆する工程と、導体回路部が位置する絶縁体層
に穿孔処理を施して穿孔部に金属を充填し、さらに金属
突出物を形成する工程と、導体層を除去する工程とを含
む回路基板の製造方法。 - 【請求項４】 請求項３にて得られる回路基板を金属突
出物を介して多層に積層する多層回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34037991A JPH06318772A (ja) | 1991-11-28 | 1991-11-28 | 回路基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34037991A JPH06318772A (ja) | 1991-11-28 | 1991-11-28 | 回路基板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06318772A true JPH06318772A (ja) | 1994-11-15 |
Family
ID=18336388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34037991A Pending JPH06318772A (ja) | 1991-11-28 | 1991-11-28 | 回路基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06318772A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19600048C2 (de) * | 1995-01-11 | 1999-07-22 | Mikroelektronik Ges M B H Ab | Trägerplatte für integrierte Schaltungen |
| KR100771675B1 (ko) * | 2006-03-30 | 2007-11-01 | 엘지전자 주식회사 | 패키지용 인쇄회로기판 및 그 제조방법 |
| JP2010186848A (ja) * | 2009-02-12 | 2010-08-26 | Fujitsu Ltd | 電子部品ユニットの製造方法 |
-
1991
- 1991-11-28 JP JP34037991A patent/JPH06318772A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19600048C2 (de) * | 1995-01-11 | 1999-07-22 | Mikroelektronik Ges M B H Ab | Trägerplatte für integrierte Schaltungen |
| KR100771675B1 (ko) * | 2006-03-30 | 2007-11-01 | 엘지전자 주식회사 | 패키지용 인쇄회로기판 및 그 제조방법 |
| JP2010186848A (ja) * | 2009-02-12 | 2010-08-26 | Fujitsu Ltd | 電子部品ユニットの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6486394B1 (en) | Process for producing connecting conductors | |
| US5759417A (en) | Flexible circuit board and production method therefor | |
| KR100836653B1 (ko) | 회로기판 및 그 제조방법 | |
| JP4538486B2 (ja) | 多層基板およびその製造方法 | |
| US20020023778A1 (en) | Printed wiring board having via and method of manufacturing the same | |
| US6506982B1 (en) | Multi-layer wiring substrate and manufacturing method thereof | |
| JP3953122B2 (ja) | 回路カード及びその製造方法 | |
| KR101067199B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| US6599617B2 (en) | Adhesion strength between conductive paste and lands of printed wiring board, and manufacturing method thereof | |
| US6977349B2 (en) | Method for manufacturing wiring circuit boards with bumps and method for forming bumps | |
| JP4028863B2 (ja) | 基板製造方法 | |
| US7278205B2 (en) | Multilayer printed wiring board and production method therefor | |
| KR100720049B1 (ko) | 다층 배선판 및 그 제조 방법 | |
| JPH06318772A (ja) | 回路基板およびその製造方法 | |
| KR100704911B1 (ko) | 전자소자 내장형 인쇄회로기판 및 그 제조방법 | |
| US20070029109A1 (en) | Multilayer printed wiring board and production method therefor | |
| JP2001196746A (ja) | プリント配線板およびプリント配線板の製造方法 | |
| JPH08307057A (ja) | 多層配線回路基板及びその製造方法 | |
| JP2005045163A (ja) | 多層回路板の製造方法 | |
| JPH05198901A (ja) | プリント回路基板およびその製造方法 | |
| JP4199957B2 (ja) | 多層配線基板の製造方法 | |
| JP4082193B2 (ja) | プリント基板の製造方法 | |
| JP2004134467A (ja) | 多層配線基板、多層配線基板用基材およびその製造方法 | |
| KR100648969B1 (ko) | 다층 인쇄회로기판의 제조방법 | |
| JPH05291743A (ja) | プリント回路基板の製造方法 |