JP3953122B2 - 回路カード及びその製造方法 - Google Patents

回路カード及びその製造方法 Download PDF

Info

Publication number
JP3953122B2
JP3953122B2 JP05729796A JP5729796A JP3953122B2 JP 3953122 B2 JP3953122 B2 JP 3953122B2 JP 05729796 A JP05729796 A JP 05729796A JP 5729796 A JP5729796 A JP 5729796A JP 3953122 B2 JP3953122 B2 JP 3953122B2
Authority
JP
Japan
Prior art keywords
layer
copper foil
insulating material
insulator
lands
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP05729796A
Other languages
English (en)
Other versions
JPH08307028A (ja
Inventor
ジェイムズ・ジェンス・ハンセン
ジョン・マシュー・ラウファー
デイビッド・ジョン・ラッセル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH08307028A publication Critical patent/JPH08307028A/ja
Application granted granted Critical
Publication of JP3953122B2 publication Critical patent/JP3953122B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0204Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113Via provided in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/44Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0302Properties and characteristics in general
    • H05K2201/0305Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0376Flush conductors, i.e. flush with the surface of the printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09472Recessed pad for surface mounting; Recessed electrode of component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09554Via connected to metal substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/043Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0023Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3485Applying solder paste, slurry or powder
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、概して電気回路カード及びその製法に関係する。
【0002】
【従来の技術】
回路カードは、めったに印刷によって製作されなくなった今でも「印刷回路基板」と呼ばれる。カードが製作される方法に関係なく、カードは動作電圧、絶縁破壊電圧、及び動作中の熱発散能力に関して、厳格な安全要件に合致しなければならない。
【0003】
これらの安全要件が最低2500ボルトの電圧で動作する能力を求めるときは、最小の絶縁体厚さを規定する必要があり、このことはしばしば熱発散上の問題を引き起こす。勿論、強制空冷又は強制水冷も可能ではあるが、これらは他の問題を引き起こす。
【0004】
Adachi外に発行された米国特許第4,993,148号は、回路基板を形成する1方法を記述しており、この方法は、予め位置決めされた絶縁体層上に導体層をメッキすることを含み、部品を搭載するために導体の一部を絶縁体層から露出させる。この方法では、銅フォイルを貼り付け、銅フォイル上に導体及びバイアのパターンを画定し、次に導体及びバイアのパターンを用いて絶縁体を画定する工程は用いられない。
【0005】
Ilardi外に発行された米国特許第4,999,740号は、金属基板上に光学的に像を描ける絶縁物質層を形成し、この絶縁物上に像を描き、金属基板上に部品を搭載するための窪みを作成することにより製作される、回路基板について記述している。この基板は複数の配線層をもたず、更に高電流容量の電圧面をもたず、又絶縁物除去マスクとして積層された金属フォイルを使用することもない。
【0006】
Adachi外に発行された米国特許第5,081,562号は、金属プレートをもつ回路基板について記述している。感光性のある絶縁体層を金属プレート上に形成し、金属プレートの一部を露出させて部品実装領域としている。この回路基板では、導体及びバイア用に銅のメッキが必要である。この基板には、個々の層間のはんだ付けされた相互接続はない。
【0007】
これらの従来技術の回路基板の構造配置は、一見本発明の回路カードと類似性があるように見えるが、これらの基板は本質的な面で異なっている。これらの相異は、本発明の以降の詳細記述を読めば明解に理解されよう。また、こうした相異はカードの製造工程、及び完成された回路カードの使用において重要な利点を包含している。
【0008】
例えば、本発明では非常にコスト効率の良い製造工程が採用できる、即ち導体用の銅メッキ作業の除去、及びすべての内部接続用として通常必要とされる銅メッキ作業の除去である。この利点は厚い銅導体を必要とし、より長い製造時間を必要とする電力用の回路カードの製造において更に重要である。
【0009】
本発明の回路カード配置において重要となる更に別の利点は、通常必要とされる銅メッキ作業の除去であり、この結果、より高密度な配線を可能にする。従来技術に対して本発明で可能になる更に別の利点は、1次電圧面と2次電圧面との分離であり、この結果、電気性能が改善され、コストも低下する。
【0010】
本発明の更にもう1つの利点は、高い絶縁破壊耐力をもつ材料の薄い被覆によって得られ、この薄い絶縁材料は又最小の熱抵抗をもつ。この絶縁物中に部品搭載用の開口部を設けると、熱発散効率の良い回路カード構造ができる。
【0011】
【発明が解決しようとする課題】
本発明の主要な目的は、従来のカード配置に固有の欠点を克服する、新しい改善された回路カードを提供することである。
本発明のもう1つの目的は、本発明により回路カードの新しい改善された製造方法を提供することである。
【0012】
【問題を解決するための手段】
本発明の原理に従って構成され、配置された回路カードについて簡潔に述べると、このカードは金属材料によって形成されるキャリア又は基板を含み、この基板の少なくとも1つの表面には、所定の構成の電気回路を支持するために0.002インチ(約0.05mm)以下の厚さの絶縁材料層が形成される。回路及び絶縁体の選択された区域には、回路配置及び動作要件によって必要とされる部品を搭載するために、除去された部分がある。独特な金属ランド構成は、絶縁体除去工程中に現像用のマスクとして機能し、自己整合した相互接続用のバイアを与える。
【0013】
【発明の実施の形態】
図1において、数字10は本発明に従った独立した電圧変換カードの全体を示す。カード10は金属キャリア11が特徴であり、このキャリアの上に、光学的に像形成可能な、即ち感光性を有するエポキシ樹脂であるのが好ましい第1の薄い、乾燥した薄膜の絶縁体層12が形成され、この層は乾燥又は硬化される。金属キャリアは、絶縁体層の付着性をよくするために、粗面化などの表面処理されるのが好ましい。
【0014】
第1の乾燥した薄膜の絶縁体層12に対し、許容できる代替物として液状の絶縁物があることが判明しており、この液状絶縁物は金属キャリア11上にスクリーン印刷で塗付され、乾燥される。第1の絶縁体層12の厚みは、2500ボルトの要求絶縁耐力を備えるとき、約0.002インチである。
【0015】
この絶縁体の厚みでは、熱伝導特性が0.2W/m゜K程度に低い材料の使用も可能であるが、この材料でも3゜C/W以下の最小の応用時熱抵抗をもつ。以降の記述で明確にされるが、絶縁物質を選択的に除去することにより、0.5゜C/W、あるいはそれ以下に応用時熱抵抗を下げることができる。
【0016】
第1の絶縁体層12の上に、積層プレス機により適当な圧力及び高温を加えて約57g(2オンス)の第1の銅フォイル13が積層される。第1の銅フォイル13が絶縁物質に密着し、絶縁物質が硬化されるのはこの積層をする間である。
【0017】
この第1の銅フォイル13は、従来のサブトラクティブなエッチング工程により、所要のパターンの配線を形成するようにパターニングされるものとしており、例えば図1の信号配線13a及び13b、ならびに1次電圧及び2次電圧として示される、1次電圧源及び2次電圧源を形成する。
【0018】
第1の銅フォイル13がエッチングされ、所要の回路が形成された後、第1の銅フォイル13の上に、光学的に像形成可能な絶縁物質から成る第2の絶縁体層14が被覆される。第2の絶縁体層14は感光性エポキシ樹脂であるのが好ましい。第2の絶縁体層14を付着するためには、真空積層装置(vacuum laminator)が好ましいことが判明しており、これは製作コストを管理できる利点があるからである。
【0019】
本発明に従って形成される第2の絶縁体層14は、実際には乾燥され、次に露光されて現像され、そして硬化されて第1の銅フォイル13中に形成された配線間に絶縁物質を残すパターンとなる。本発明の製法に従って、第2の絶縁体層14を形成すると、第1の銅フォイル層13中の回路の上面から絶縁物質が除去されることになり、したがって平坦な平面が形成され、以降説明するように、その表面上に部品を搭載したり、追加の配線を形成して接続したりできる。
【0020】
第2の絶縁体層14を形成する変形工程は、銅フォイル層13中の配線間に、直接に液状の絶縁物質をスクリーン印刷法によってパターン化することである。パターンをスクリーン印刷する工程は、フィルム絶縁物質が用いられたときに必要とされる露光及び現像の工程を除去する。
【0021】
感光性樹脂であるのが好ましい第3の絶縁体層29が、平坦化された構造物の上に形成され、その後に第2の銅フォイル層19の積層が行われる。
【0022】
第3の絶縁体層29の1部は、例えば15で示したように除去され、第1の銅フォイル13中に形成された2次電圧回路に、部品16を直接に接続できるようにする。ここで金属線17を使い部品16と、第2の銅フォイル19中に形成されている配線18とを接続することができる。第2の銅フォイル19は、第3の絶縁体層29の上に積層されており、これは第1の絶縁体層12の上に第1の銅フォイル13が形成された方法と同様である。
【0023】
参照番号20a及び20bで示されている配線は、同じ回路の部分であってもよく、又はそれらは全く違った別の回路であってもよい。図1では異なった部品21及び22が、配線20a及び20bに接続できることを示している。
【0024】
本発明に従った構造配置では、電気的接続23、24、25、26、27、及び28がはんだリフローで行えることが重要である。したがって面倒な接続を本質的に容易なものにすることにより、コストの大幅な削減及び材料の削減を可能にする。
【0025】
図2には全体を参照番号30で示した異なった配置の回路カードが図示されている。このカード30と図1に示されたカード10との間の違いの1つは、このカードにはエッチングされた銅フォイル層上に形成される第2の絶縁体層が存在しないことである。それはこのカード30上では、電圧供給配線が、信号配線と同じ銅フォイル層中に存在するからである。
【0026】
本発明のこの特徴を説明すると、回路カード30は、銅のような適切な金属で形成されたキャリア31をもち、接地又は共通電位として機能し、同時に放熱板としても機能する。キャリア31の上面に光学的に像形成可能な絶縁物質32が付着され、乾燥される。
【0027】
絶縁物質32の上に必要な厚さの銅フォイル37が、積層プレス機で張り付けられ、この際銅フォイルを絶縁材料に接着するのに丁度必要になる圧力が加えられる。この積層工程中、絶縁物質を硬化させないように、温度は十分に低く保たれる。
【0028】
図1のカード10で行われたように、従来のサブトラクティブ・エッチング工程を採用し、図2のキャリア31上の銅フォイル37中に、所要の配線パターンが形成される。絶縁物質32は、このカードが作られる目的用の特定の回路に合う所要のパターンに形作られる。このパターンには電気的相互接続用のバイア33、放熱バイア(示されていない)、参照番号34で示されているような、はんだ36で部品35を取り付けるための部品搭載用の開口部を含めることができる。
【0029】
回路カード30は、他のいずれの回路カードと同様に、絶縁物質32の露光された又は被覆されない区域を、溶剤を使って選択的に除去するように処理される。ここでカード30は、残った絶縁物質32を硬化させるために、所定の温度に十分な時間さらされる。
【0030】
図3は本発明に従った銅のランド38のドーナツ型の構造を示す。この構造は、配線上のいくつかの点又は部品と金属キャリア31との間の相互接続のために、はんだリフローの採用を可能にする。配線39は、任意の所要の部品、又は回路点を金属キャリア31と接続させ、上記の利点を実現させることができる。
【0031】
銅のランド38にとって、ドーナツ型の構造の第1の利点は、絶縁物を除去する工程中にこのランドを現像マスクとして使用し、ランドの開孔を通して露光現像し、自己整合したバイアを形成できることである。この手段により銅のランド38は、自己整合による相互接続用のバイア構造が形成される環境を用意する。
【0032】
回路カード10及び30の双方とも、電圧破壊に対して1ミル当り1250ボルト以上というような良好な耐力をもつ、光学的に像形成可能な絶縁物質を採用しており、その結果、良好な熱放散性をもつ薄い層の形状に絶縁物を形成できる。
【0033】
ここに記述されている製造工程において重要な特徴は、カードに穴をあけたり銅メッキをする必要なく、すべての相互接続が行えることである。言い換えれば、本発明の製造方法に依れば、すべての相互接続は、製造工程の一部としてのはんだリフローによって行われる。
【0034】
また、特別な状況で必要になるときは、銅フォイルを使用する代りに、金属キャリアの上に直接に適切な絶縁物質層を付着し、必要なサブトラクティブなエッチング工程を採用することもできる。この状況では、この絶縁体層は光学的にパターン形成され、硬化され、表面を粗くし銅でメッキされる。
【0035】
本発明に従って製作された回路カードは、電圧間の分離に効果的であり、外部の放熱板を不要にする電力(熱)放散能力をもつ。時間を要し、コストを増加させる銅メッキ、穴あけ、又は他の機械作業の必要なしに、高密度の層間の相互接続及び配線点から他点への相互接続が行われる。
【0036】
薄い絶縁体層をもつキャリアは、熱を発生させる部品に対して優れた熱放散特性を提供する。又選択的な除去特性をもつ絶縁材料の採用により、このような発熱部品を、放熱板として有効な金属キャリアに直接に取り付けるか、又は少くとも近付けて置くことができる。
【0037】
本発明に従った回路カードの高密度の配置は、このカードが強力な放熱を必要とする電圧昇圧カードであるか、独立した電圧変換カードであるか、又は他の機能のカードであるかに関係なく、はんだによる相互接続を可能にするドーナツ型ランドにより大幅に促進され、製造コストを更に低下させる。ドーナツ型のランドは、勿論必要に応じて事前に形成し、熱又ははんだのいずれかによって付着させることができ、配線39は必要に応じてドーナツ型ランドに接続させて、一緒に事前に成形された配線とすることもできる。
【0038】
まとめとして、本発明の構成に関して以下の事項を開示する。
【0039】
(1) 高密度の印刷回路カードであって、
(a) 金属材料のキャリアと、
(b) 前記キャリアの一表面上に直接に、少くとも2500ボルトの絶縁耐電圧を与える厚さで形成され、電気的相互接続、熱放散、又は前記キャリア手段上に部品を搭載するための開口部を少くとも1つ有する絶縁手段と、
を含む回路カード。
(2) 前記キャリア手段が、高い熱放散特性を提供するために銅で形成される、(1)に記載の回路カード。
(3) 多層の電子的回路パッケージであって、
(a) 高い熱伝導特性を有する所定の金属で形成された基板と、
(b) 所定の大きさの電気的絶縁特性を提供するために、前記基板の少くとも1つの表面上に1つの層として形成された硬化可能な絶縁物質層と、
(c) 前記絶縁物質層上に形成された、所定の回路パターンを有する銅導体層と、
(d) リフローされたハンダを用いて形成された層間電気接続と、
を含む多層回路パッケージ。
(4) 前記絶縁物質が、電気的相互接続及び素子搭載用の開口部を提供するために選択的に溶解可能である、(3)に記載の多層回路パッケージ。
(5) 前記絶縁物質が0.002インチ以下の厚みであり、前記パッケージが動作中においては、絶縁材料が薄いときの方が絶縁物質の厚いときよりも温度が低い、(3)に記載の多層回路パッケージ。
(6) 前記絶縁物質が少くとも1ミル当り1250ボルトの絶縁破壊耐力を有する、(3)に記載の多層回路パッケージ。
(7) 金属基板及び放熱板を有し、絶縁体及び導体の交互の層を更に含み、少くとも1つの信号導体層を有する、(3)に記載の多層回路パッケージ。
(8) 開孔を有し、この開孔を通して前記絶縁物質層を溶解させてバイアを形成するためのドーナツ型に形成されたランドを含む、(3)に記載の多層回路パッケージ。
(9) 配線密度を増加させるために、前記バイア開孔部が更に表面実装部品用のランド中に設けられている、(8)に記載の多層回路パッケージ。
(10) 多層回路パッケージを製造する方法であって、
(a) 金属基板をキャリアとして提供するステップと、
(b) 前記金属基板の前記処理された表面に所定の液状又は乾燥した絶縁物質層を設けるステップと、
(c) 制御された温度及び圧力の下で、前記絶縁物質層の上に銅フォイル材を積層するステップと、
(d) 前記積層された銅フォイル材中に、導体及びバイアのパターンを画定するステップと、
(e) 開孔部を形成するために、所定のバイアによって画定された区域内の前記絶縁物質層を溶解するステップと、
(f) 前記金属基板上の前記絶縁物質層を硬化させるステップと、
(g) 部品搭載ランド及びバイアにはんだを付着するステップと、
(h) 前記部品搭載ランド上の前記ハンダ上に部品を配置し、前記はんだをリフローさせるステップと、
を含む製造方法。
(11) ドーナツ型に形成されたランドを用いて、前記絶縁物層を溶解させる前記所定の区域を画定する、(10)に記載の方法。
(12) 確実に部品が取り付けられる回路カード・パッケージを提供するために、前記ドーナツ型に形成されたランド及び他のランドによって位置決めされる区域に、リフロー用はんだを付着するステップを更に含む、(11)に記載の方法。
(13) 前記絶縁物質層が、少くとも1ミル当り2500ボルトの絶縁耐力を有する、(6)に記載のパッケージ。
(14) 前記絶縁物質層が、光学的に像形成可能なエポキシである、(3)に記載の方法。
(15) 相互接続された組立品であって、
(a) 金属板と、
(b) 前記金属板の表面に直接接触状態にある硬化可能な絶縁物の層であって、前記絶縁物層が前記金属表面に接触状態で硬化されたことを示すインターフェース構造を有する絶縁物層と、
(c) 前記絶縁物表面上の回路層であって、複数のドーナツ型のランド、及び前記複数のランドに接続される導体を含む回路層と、
(d) 個々のドーナツ型のランドから金属板まで、固化された絶縁物を貫いて伸張する複数のバイアと、
(e) 前記ランドと前記金属板とを電気的に相互接続する、前記バイア中の導体物質と、
(f) 前記金属板に相互接続されている複数のドーナツ型のランドと、及び回路層の他のランドとに接続されている導線を有する部品と、
を含む組立品。
(16) 多層回路基板を製造する工程であって、
(a) 銅のベースを含む薄い金属板を形成するステップと、
(b) 金属板の上に直接に硬化可能な絶縁物の被覆を付着させるステップと、
(c) 硬化可能な絶縁物上に、中心開孔部を有するドーナツ型のランドを含む回路層を形成するステップと、
(d) 複数の前記ドーナツ型ランドをマスクとして用い、前記中心開孔部で画定されたバイアを形成し、このバイアを硬化可能な絶縁物を貫いて伸張させるステップと、
(e) 個々の前記ランドを前記金属板に相互接続するために、前記バイア中に導体材料を付着させるステップと、
(f) 前記絶縁物を硬化されるステップと、
を含む製造工程。
(17) 前記金属板に乾燥した部分的に硬化した薄膜を積層させることにより絶縁物を付着させ、薄膜が付着された後で、しかも絶縁薄膜を十分に硬化させる前に、配線層及びバイアを形成する、(16)に記載の製造工程。
(18) 前記絶縁層が光学的に像形成可能なエポキシであり、前記バイアを形成するステップが、孔の中心部下のエポキシを電磁気放射にさらし、前記さらされたエポキシを溶解させ、前記ドーナツ型の中心から前記金属板までを貫いて前記バイアを形成することを含む、(16)に記載の工程。
(19) 複数の回路基板を製作し、前記金属板と前記回路層上の1つ以上の導体との間に3000ボルト以上の電圧をかけ、1つ以上の基板をテストすることにより工程を検査するステップを更に含み、前記導体は前記金属板に相互接続されている前記ドーナツ型のランドに接続されていないものである、(16)に記載の製造工程。
(20) 導体物質を前記バイアに付着させるステップが、はんだを前記バイアにスクリーン印刷することを含み、又はんだが複数のドーナツ型のランド及び他のランド上にもスクリーン印刷され、更に、
(a) はんだ付けされた導線を有する前記回路基板上に表面実装部品を配置するステップと、
(b) はんだをリフローさせるために前記回路基板を加熱し、前記ドーナツ型のランドをはんだ合金を用いて前記金属板に、更に部品導線をはんだ付けにより前記ランドに、同時に相互接続させるステップと、
(c) 前記回路基板を冷却させるステップと、
を更に含む、(16)に記載の製造工程。
(21) 少くとも2500ボルトの絶縁破壊耐力を保持しつつ、前記絶縁物層を介して十分に速い速度で熱を伝達するために、十分に薄い前記絶縁物厚さを有し、動作中において前記キャリアの冷却の大部分の役を担う冷却手段を更に含む、(15)に記載の組立品。
【図面の簡単な説明】
【図1】本発明に従った、主に電圧変換動作用の多層回路カードの配置を示す図である。
【図2】本発明に従った電圧昇圧回路の配置で主に採用されるような、本発明に従った回路カードを示す図である。
【図3】現像用マスクとして機能する独特な構造の金属ランドを示す断面を、少し高い位置から見た透視図である。
【符号の説明】
10 回路カード
11 金属キャリア
12 第1の絶縁体層
13 第1の銅フォイル
13a、13b 信号配線
14 第2の絶縁体層
15 第3の絶縁体層の開口部
16 搭載部品
17 金属線
18 配線
19 第2の銅フォイル
20a、20b 配線
21、22 搭載部品
23、24、25、26、27、28 電気的接続
29 第3の絶縁体層
30 回路カード
31 金属キャリア
32 絶縁物質(光学的に像を描けるもの)
33 相互接続用バイア
34 部品搭載用開口部
35 部品
36 はんだ
37 銅フォイル
38 銅ランド
39 配線

Claims (5)

  1. 多層回路カードを製造する方法であって、
    (a) 所定の物質からなる層を積層するために処理された表面を有する金属基板をキャリアとして提供するステップと、
    (b) 前記金属基板の前記処理された表面に所定の液状絶縁物を塗布し、次いで乾燥して第1の絶縁物質層を設けるステップと、
    (c) 前記第1の絶縁物質層の上に第1の銅フォイル材を積層すると同時に、前記第1の絶縁層物質を硬化させるステップと、
    (d) 前記積層された第1の銅フォイル材中に、配線パターンを画定するステップと、
    (e) 前記第1の銅フォイル層の前記配線パターンの間に、硬化された第2の絶縁物質層を形成することによって平坦な平面を形成するステップと、
    (f) 前記平坦な平面上に所定の絶縁物を塗布し、次いで乾燥して第3の絶縁物質層を設けるステップと、
    (g) 前記第3の絶縁物質を硬化させないように十分に低い温度及び圧力下で、前記第3の絶縁物質層上に、第2の銅フォイル材を積層するステップと、
    (h) 前記第2の銅フォイル材中に配線パターン、バイア、ランド及び部品搭載用開口部を画定するステップと、
    (i) 前記バイア及び開口部によって画定された区域内の前記第2の銅フォイル材によって被覆されていない前記第3の絶縁物質層を溶剤に溶解するステップと、
    (j) 残った前記第3の絶縁物質層を所定の温度に十分な時間さらすことによって硬化させるステップと、
    (k) 前記開口部、バイア及びランドにはんだを付着するステップと、
    (l) 前記開口部及び前記ランドの前記ハンダ上に部品を配置し、前記はんだをリフローさせるステップと、
    を含む製造方法。
  2. 前記ランドがドーナツ型に形成され、前記ランドを現像マスクとして使用することによって、絶縁物層内に自己整合したバイアを形成するステップ、を含む請求項1に記載の方法。
  3. 銅フォイル材の積層が、積層プレス機により行われる、請求項1または2項記載の方法。
  4. 前記平坦な平面を形成するステップが、真空積層装置を用いることによって、又は、スクリーン印刷法によって行われることを特徴とする請求項1〜3のいずれか1項記載の方法。
  5. 前記第1及び第2の絶縁物質が、感光性エポキシ樹脂である、請求項1〜4のいずれか1項記載の方法。
JP05729796A 1995-04-27 1996-03-14 回路カード及びその製造方法 Expired - Fee Related JP3953122B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/429,612 US5670750A (en) 1995-04-27 1995-04-27 Electric circuit card having a donut shaped land
US429612 1995-04-27

Publications (2)

Publication Number Publication Date
JPH08307028A JPH08307028A (ja) 1996-11-22
JP3953122B2 true JP3953122B2 (ja) 2007-08-08

Family

ID=23703983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05729796A Expired - Fee Related JP3953122B2 (ja) 1995-04-27 1996-03-14 回路カード及びその製造方法

Country Status (5)

Country Link
US (2) US5670750A (ja)
JP (1) JP3953122B2 (ja)
CN (2) CN1084136C (ja)
MY (1) MY117343A (ja)
SG (1) SG70983A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6252179B1 (en) 1995-04-27 2001-06-26 International Business Machines Corporation Electronic package on metal carrier
US6115262A (en) 1998-06-08 2000-09-05 Ford Motor Company Enhanced mounting pads for printed circuit boards
US6248961B1 (en) * 1998-12-15 2001-06-19 International Business Machines Corporation Wave solder application for ball grid array modules and solder plug
JP3714088B2 (ja) * 1999-02-18 2005-11-09 株式会社村田製作所 電子部品及びその製造方法
US6290860B1 (en) 1999-04-01 2001-09-18 International Business Machines Corporation Process for design and manufacture of fine line circuits on planarized thin film dielectrics and circuits manufactured thereby
JP2001237585A (ja) * 2000-02-22 2001-08-31 Murata Mfg Co Ltd 電子部品及びその製造方法
US6664482B1 (en) * 2000-05-01 2003-12-16 Hewlett-Packard Development Company, L.P. Printed circuit board having solder bridges for electronically connecting conducting pads and method of fabricating solder bridges
US6593534B2 (en) * 2001-03-19 2003-07-15 International Business Machines Corporation Printed wiring board structure with z-axis interconnections
US6573461B2 (en) * 2001-09-20 2003-06-03 Dpac Technologies Corp Retaining ring interconnect used for 3-D stacking
US7023084B2 (en) * 2003-03-18 2006-04-04 Sumitomo Metal (Smi) Electronics Devices Inc. Plastic packaging with high heat dissipation and method for the same
JP3918779B2 (ja) * 2003-06-13 2007-05-23 松下電器産業株式会社 非耐熱部品のはんだ付け方法
US7140531B2 (en) * 2003-09-03 2006-11-28 Hewlett-Packard Development Company, L.P. Method of fabricating a substantially zero signal degradation electrical connection on a printed circuit broad
FR2871337B1 (fr) 2004-06-03 2014-01-10 Bree Beauce Realisations Et Etudes Electroniques Circuit imprime a depot selectif
US7246434B1 (en) 2004-10-11 2007-07-24 Pericom Semiconductor Corp. Method of making a surface mountable PCB module
US7426867B2 (en) * 2005-09-30 2008-09-23 General Electric Company Electromagnetic acoustic transducers for use in ultrasound inspection systems
US7452750B2 (en) * 2006-02-28 2008-11-18 Freescale Semiconductor, Inc Capacitor attachment method
WO2008128016A2 (en) * 2007-04-13 2008-10-23 World Properties Inc. Metal core circuit boards for light emitting diode applications and methods of manufacture thereof
US8431831B2 (en) * 2008-10-08 2013-04-30 Oracle America, Inc. Bond strength and interconnection in a via
WO2014011226A1 (en) * 2012-07-10 2014-01-16 Hsio Technologies, Llc Hybrid printed circuit assembly with low density main core and embedded high density circuit regions
JP2017010984A (ja) * 2015-06-17 2017-01-12 日本電産サンキョー株式会社 回路基板
USD877739S1 (en) * 2017-09-15 2020-03-10 uQontrol, Inc. Smartcard with Q-shaped contact pad

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4328614A (en) * 1980-03-24 1982-05-11 Rca Corporation Method for the manufacture of porcelain coated metal boards having interconnections between the top and bottom surfaces
JPS5797970U (ja) * 1980-12-08 1982-06-16
EP0247575B1 (en) * 1986-05-30 1993-07-21 Furukawa Denki Kogyo Kabushiki Kaisha Multilayer printed wiring board and method for producing the same
JPS63274196A (ja) * 1987-05-06 1988-11-11 Mitsubishi Electric Corp 金属芯印刷配線板
US4993148A (en) * 1987-05-19 1991-02-19 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a circuit board
US4999740A (en) * 1989-03-06 1991-03-12 Allied-Signal Inc. Electronic device for managing and dissipating heat and for improving inspection and repair, and method of manufacture thereof
JPH0710030B2 (ja) * 1990-05-18 1995-02-01 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 多層配線基板の製造方法
JPH0732042B2 (ja) * 1990-10-11 1995-04-10 富士通株式会社 スルーホール接続形電子デバイスとその実装方法
US5414224A (en) * 1991-04-01 1995-05-09 Filial Vsesojuznogo Nauchno Issledovatelskogo Instituta Multilayer printed circuit board and method of manufacturing same
US5237132A (en) * 1991-06-17 1993-08-17 Nhk Spring Co., Ltd. Metallic printed circuit board with countersunk mounting hole
US5227013A (en) * 1991-07-25 1993-07-13 Microelectronics And Computer Technology Corporation Forming via holes in a multilevel substrate in a single step
JP2658661B2 (ja) * 1991-09-18 1997-09-30 日本電気株式会社 多層印刷配線板の製造方法
JP2707903B2 (ja) * 1992-01-28 1998-02-04 日本電気株式会社 多層プリント配線板の製造方法
US5321211A (en) * 1992-04-30 1994-06-14 Sgs-Thomson Microelectronics, Inc. Integrated circuit via structure
JP3179572B2 (ja) * 1992-05-29 2001-06-25 日本シイエムケイ株式会社 多層プリント配線板およびその製造方法
JP3286651B2 (ja) * 1993-12-27 2002-05-27 株式会社住友金属エレクトロデバイス セラミック多層配線基板およびその製造法並びにセラミック多層配線基板用導電材料

Also Published As

Publication number Publication date
CN1217566C (zh) 2005-08-31
CN1142169A (zh) 1997-02-05
US5867898A (en) 1999-02-09
JPH08307028A (ja) 1996-11-22
CN1084136C (zh) 2002-05-01
US5670750A (en) 1997-09-23
CN1390086A (zh) 2003-01-08
MY117343A (en) 2004-06-30
SG70983A1 (en) 2000-03-21

Similar Documents

Publication Publication Date Title
JP3953122B2 (ja) 回路カード及びその製造方法
JP2658661B2 (ja) 多層印刷配線板の製造方法
US7297562B1 (en) Circuit-on-foil process for manufacturing a laminated semiconductor package substrate having embedded conductive patterns
JP3297879B2 (ja) 連続して形成した集積回路パッケージ
US6281448B1 (en) Printed circuit board and electronic components
US5915753A (en) Method of producing a high-density printed wiring board for mounting
US5198693A (en) Aperture formation in aluminum circuit card for enhanced thermal dissipation
US7421777B2 (en) Method of manufacturing multilayer wiring substrate using temporary metal support layer
EP1298972A2 (en) Multilayer wiring circuit board
EP0715355A2 (en) Cap to close off open via holes in PCBs
JPH1117317A (ja) プリント配線基板内のホールを充填する方法
JP3577421B2 (ja) 半導体装置用パッケージ
US6651324B1 (en) Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer
US5763060A (en) Printed wiring board
JP3956408B2 (ja) 多層配線板の製造方法
JP2007235176A (ja) 多層配線基板とそれを用いた半導体装置
JPH08307057A (ja) 多層配線回路基板及びその製造方法
KR100468195B1 (ko) 다층 인쇄 회로 기판을 제조하는 방법
JP2790124B2 (ja) 配線基板のパッド構造
JPH06318772A (ja) 回路基板およびその製造方法
TWI238032B (en) Method of fabricating printed circuit board with blind vias
JP3994952B2 (ja) 半導体装置
JP2003188536A (ja) プリント配線板の製造方法およびプリント配線板
CN115915604A (zh) 电路板及其制造方法
JP2006032830A (ja) 部分ビルドアップ配線板の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040217

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040510

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040510

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040520

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20040611

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070327

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070327

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070420

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20070420

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070424

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees