JPH08307028A - 回路カード及びその製造方法 - Google Patents

回路カード及びその製造方法

Info

Publication number
JPH08307028A
JPH08307028A JP8057297A JP5729796A JPH08307028A JP H08307028 A JPH08307028 A JP H08307028A JP 8057297 A JP8057297 A JP 8057297A JP 5729796 A JP5729796 A JP 5729796A JP H08307028 A JPH08307028 A JP H08307028A
Authority
JP
Japan
Prior art keywords
layer
insulating material
carrier
circuit
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8057297A
Other languages
English (en)
Other versions
JP3953122B2 (ja
Inventor
James Jens Hansen
ジェイムズ・ジェンス・ハンセン
John Matthew Lauffer
ジョン・マシュー・ラウファー
David John Russell
デイビッド・ジョン・ラッセル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH08307028A publication Critical patent/JPH08307028A/ja
Application granted granted Critical
Publication of JP3953122B2 publication Critical patent/JP3953122B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09554—Via connected to metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 従来のカード配置に固有の欠点を克服する新
しい、改善された回路カードを提供し、更にそのために
新しい改善された製法を提供する。 【解決手段】 新しいカードの金属キャリア３１は、そ
の表面に形成された０．００４インチ以下の厚さの絶縁
物質層３２をもち、この絶縁物質層の絶縁耐圧特性は最
低２５００ボルトである。絶縁物質層を選択的に除去す
るために、ドーナツ型のランドが、少くとも１つのバイ
ア又は開孔部の位置を決める。電気的相互接続を行うた
めに、はんだリフローが用いられ、バイアは安全要件に
合致するに十分な熱放散を行う。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、概して電気回路カ
ード及びその製法に関係する。
【０００２】
【従来の技術】回路カードは、めったに印刷によって製
作されなくなった今でも「印刷回路基板」と呼ばれる。
カードが製作される方法に関係なく、カードは動作電
圧、絶縁破壊電圧、及び動作中の熱発散能力に関して、
厳格な安全要件に合致しなければならない。
【０００３】これらの安全要件が最低２５００ボルトの
電圧で動作する能力を求めるときは、最小の絶縁体厚さ
を規定する必要があり、このことはしばしば熱発散上の
問題を引き起こす。勿論、強制空冷又は強制水冷も可能
ではあるが、これらは他の問題を引き起こす。
【０００４】Ａｄａｃｈｉ外に発行された米国特許第
４，９９３，１４８号は、回路基板を形成する１方法を
記述しており、この方法は、予め位置決めされた絶縁体
層上に導体層をメッキすることを含み、部品を搭載する
ために導体の一部を絶縁体層から露出させる。この方法
では、銅フォイルを貼り付け、銅フォイル上に導体及び
バイアのパターンを画定し、次に導体及びバイアのパタ
ーンを用いて絶縁体を画定する工程は用いられない。
【０００５】Ｉｌａｒｄｉ外に発行された米国特許第
４，９９９，７４０号は、金属基板上に光学的に像を描
ける絶縁物質層を形成し、この絶縁物上に像を描き、金
属基板上に部品を搭載するための窪みを作成することに
より製作される、回路基板について記述している。この
基板は複数の配線層をもたず、更に高電流容量の電圧面
をもたず、又絶縁物除去マスクとして積層された金属フ
ォイルを使用することもない。
【０００６】Ａｄａｃｈｉ外に発行された米国特許第
５，０８１，５６２号は、金属プレートをもつ回路基板
について記述している。感光性のある絶縁体層を金属プ
レート上に形成し、金属プレートの一部を露出させて部
品実装領域としている。この回路基板では、導体及びバ
イア用に銅のメッキが必要である。この基板には、個々
の層間のはんだ付けされた相互接続はない。
【０００７】これらの従来技術の回路基板の構造配置
は、一見本発明の回路カードと類似性があるように見え
るが、これらの基板は本質的な面で異なっている。これ
らの相異は、本発明の以降の詳細記述を読めば明解に理
解されよう。また、こうした相異はカードの製造工程、
及び完成された回路カードの使用において重要な利点を
包含している。
【０００８】例えば、本発明では非常にコスト効率の良
い製造工程が採用できる、即ち導体用の銅メッキ作業の
除去、及びすべての内部接続用として通常必要とされる
銅メッキ作業の除去である。この利点は厚い銅導体を必
要とし、より長い製造時間を必要とする電力用の回路カ
ードの製造において更に重要である。
【０００９】本発明の回路カード配置において重要とな
る更に別の利点は、通常必要とされる銅メッキ作業の除
去であり、この結果、より高密度な配線を可能にする。
従来技術に対して本発明で可能になる更に別の利点は、
１次電圧面と２次電圧面との分離であり、この結果、電
気性能が改善され、コストも低下する。
【００１０】本発明の更にもう１つの利点は、高い絶縁
破壊耐力をもつ材料の薄い被覆によって得られ、この薄
い絶縁材料は又最小の熱抵抗をもつ。この絶縁物中に部
品搭載用の開口部を設けると、熱発散効率の良い回路カ
ード構造ができる。
【００１１】
【発明が解決しようとする課題】本発明の主要な目的
は、従来のカード配置に固有の欠点を克服する、新しい
改善された回路カードを提供することである。本発明の
もう１つの目的は、本発明により回路カードの新しい改
善された製造方法を提供することである。
【００１２】
【問題を解決するための手段】本発明の原理に従って構
成され、配置された回路カードについて簡潔に述べる
と、このカードは金属材料によって形成されるキャリア
又は基板を含み、この基板の少なくとも１つの表面に
は、所定の構成の電気回路を支持するために０．００２
インチ（約０．０５ｍｍ）以下の厚さの絶縁材料層が形
成される。回路及び絶縁体の選択された区域には、回路
配置及び動作要件によって必要とされる部品を搭載する
ために、除去された部分がある。独特な金属ランド構成
は、絶縁体除去工程中に現像用のマスクとして機能し、
自己整合した相互接続用のバイアを与える。
【００１３】
【発明の実施の形態】図１において、数字１０は本発明
に従った独立した電圧変換カードの全体を示す。カード
１０は金属キャリア１１が特徴であり、このキャリアの
上に、光学的に像形成可能な、即ち感光性を有するエポ
キシ樹脂であるのが好ましい第１の薄い、乾燥した薄膜
の絶縁体層１２が形成され、この層は乾燥又は硬化され
る。金属キャリアは、絶縁体層の付着性をよくするため
に、粗面化などの表面処理されるのが好ましい。
【００１４】第１の乾燥した薄膜の絶縁体層１２に対
し、許容できる代替物として液状の絶縁物があることが
判明しており、この液状絶縁物は金属キャリア１１上に
スクリーン印刷で塗付され、乾燥される。第１の絶縁体
層１２の厚みは、２５００ボルトの要求絶縁耐力を備え
るとき、約０．００２インチである。
【００１５】この絶縁体の厚みでは、熱伝導特性が０．
２Ｗ／ｍ゜Ｋ程度に低い材料の使用も可能であるが、こ
の材料でも３゜Ｃ／Ｗ以下の最小の応用時熱抵抗をも
つ。以降の記述で明確にされるが、絶縁物質を選択的に
除去することにより、０．５゜Ｃ／Ｗ、あるいはそれ以
下に応用時熱抵抗を下げることができる。
【００１６】第１の絶縁体層１２の上に、積層プレス機
により適当な圧力及び高温を加えて約５７ｇ（２オン
ス）の第１の銅フォイル１３が積層される。第１の銅フ
ォイル１３が絶縁物質に密着し、絶縁物質が硬化される
のはこの積層をする間である。
【００１７】この第１の銅フォイル１３は、従来のサブ
トラクティブなエッチング工程により、所要のパターン
の配線を形成するようにパターニングされるものとして
おり、例えば図１の信号配線１３ａ及び１３ｂ、ならび
に１次電圧及び２次電圧として示される、１次電圧源及
び２次電圧源を形成する。
【００１８】第１の銅フォイル１３がエッチングされ、
所要の回路が形成された後、第１の銅フォイル１３の上
に、光学的に像形成可能な絶縁物質から成る第２の絶縁
体層１４が被覆される。第２の絶縁体層１４は感光性エ
ポキシ樹脂であるのが好ましい。第２の絶縁体層１４を
付着するためには、真空積層装置（ｖａｃｕｕｍ ｌａ
ｍｉｎａｔｏｒ）が好ましいことが判明しており、これ
は製作コストを管理できる利点があるからである。
【００１９】本発明に従って形成される第２の絶縁体層
１４は、実際には乾燥され、次に露光されて現像され、
そして硬化されて第１の銅フォイル１３中に形成された
配線間に絶縁物質を残すパターンとなる。本発明の製法
に従って、第２の絶縁体層１４を形成すると、第１の銅
フォイル層１３中の回路の上面から絶縁物質が除去され
ることになり、したがって平坦な平面が形成され、以降
説明するように、その表面上に部品を搭載したり、追加
の配線を形成して接続したりできる。
【００２０】第２の絶縁体層１４を形成する変形工程
は、銅フォイル層１３中の配線間に、直接に液状の絶縁
物質をスクリーン印刷法によってパターン化することで
ある。パターンをスクリーン印刷する工程は、フィルム
絶縁物質が用いられたときに必要とされる露光及び現像
の工程を除去する。
【００２１】感光性樹脂であるのが好ましい第３の絶縁
体層２９が、平坦化された構造物の上に形成され、その
後に第２の銅フォイル層１９の積層が行われる。
【００２２】第３の絶縁体層２９の１部は、例えば１５
で示したように除去され、第１の銅フォイル１３中に形
成された２次電圧回路に、部品１６を直接に接続できる
ようにする。ここで金属線１７を使い部品１６と、第２
の銅フォイル１９中に形成されている配線１８とを接続
することができる。第２の銅フォイル１９は、第３の絶
縁体層２９の上に積層されており、これは第１の絶縁体
層１２の上に第１の銅フォイル１３が形成された方法と
同様である。
【００２３】参照番号２０ａ及び２０ｂで示されている
配線は、同じ回路の部分であってもよく、又はそれらは
全く違った別の回路であってもよい。図１では異なった
部品２１及び２２が、配線２０ａ及び２０ｂに接続でき
ることを示している。
【００２４】本発明に従った構造配置では、電気的接続
２３、２４、２５、２６、２７、及び２８がはんだリフ
ローで行えることが重要である。したがって面倒な接続
を本質的に容易なものにすることにより、コストの大幅
な削減及び材料の削減を可能にする。
【００２５】図２には全体を参照番号３０で示した異な
った配置の回路カードが図示されている。このカード３
０と図１に示されたカード１０との間の違いの１つは、
このカードにはエッチングされた銅フォイル層上に形成
される第２の絶縁体層が存在しないことである。それは
このカード３０上では、電圧供給配線が、信号配線と同
じ銅フォイル層中に存在するからである。
【００２６】本発明のこの特徴を説明すると、回路カー
ド３０は、銅のような適切な金属で形成されたキャリア
３１をもち、接地又は共通電位として機能し、同時に放
熱板としても機能する。キャリア３１の上面に光学的に
像形成可能な絶縁物質３２が付着され、乾燥される。
【００２７】絶縁物質３２の上に必要な厚さの銅フォイ
ル３７が、積層プレス機で張り付けられ、この際銅フォ
イルを絶縁材料に接着するのに丁度必要になる圧力が加
えられる。この積層工程中、絶縁物質を硬化させないよ
うに、温度は十分に低く保たれる。
【００２８】図１のカード１０で行われたように、従来
のサブトラクティブ・エッチング工程を採用し、図２の
キャリア３１上の銅フォイル３７中に、所要の配線パタ
ーンが形成される。絶縁物質３２は、このカードが作ら
れる目的用の特定の回路に合う所要のパターンに形作ら
れる。このパターンには電気的相互接続用のバイア３
３、放熱バイア（示されていない）、参照番号３４で示
されているような、はんだ３６で部品３５を取り付ける
ための部品搭載用の開口部を含めることができる。
【００２９】回路カード３０は、他のいずれの回路カー
ドと同様に、絶縁物質３２の露光された又は被覆されな
い区域を、溶剤を使って選択的に除去するように処理さ
れる。ここでカード３０は、残った絶縁物質３２を硬化
させるために、所定の温度に十分な時間さらされる。
【００３０】図３は本発明に従った銅のランド３８のド
ーナツ型の構造を示す。この構造は、配線上のいくつか
の点又は部品と金属キャリア３１との間の相互接続のた
めに、はんだリフローの採用を可能にする。配線３９
は、任意の所要の部品、又は回路点を金属キャリア３１
と接続させ、上記の利点を実現させることができる。
【００３１】銅のランド３８にとって、ドーナツ型の構
造の第１の利点は、絶縁物を除去する工程中にこのラン
ドを現像マスクとして使用し、ランドの開孔を通して露
光現像し、自己整合したバイアを形成できることであ
る。この手段により銅のランド３８は、自己整合による
相互接続用のバイア構造が形成される環境を用意する。
【００３２】回路カード１０及び３０の双方とも、電圧
破壊に対して１ミル当り１２５０ボルト以上というよう
な良好な耐力をもつ、光学的に像形成可能な絶縁物質を
採用しており、その結果、良好な熱放散性をもつ薄い層
の形状に絶縁物を形成できる。
【００３３】ここに記述されている製造工程において重
要な特徴は、カードに穴をあけたり銅メッキをする必要
なく、すべての相互接続が行えることである。言い換え
れば、本発明の製造方法に依れば、すべての相互接続
は、製造工程の一部としてのはんだリフローによって行
われる。
【００３４】また、特別な状況で必要になるときは、銅
フォイルを使用する代りに、金属キャリアの上に直接に
適切な絶縁物質層を付着し、必要なサブトラクティブな
エッチング工程を採用することもできる。この状況で
は、この絶縁体層は光学的にパターン形成され、硬化さ
れ、表面を粗くし銅でメッキされる。
【００３５】本発明に従って製作された回路カードは、
電圧間の分離に効果的であり、外部の放熱板を不要にす
る電力（熱）放散能力をもつ。時間を要し、コストを増
加させる銅メッキ、穴あけ、又は他の機械作業の必要な
しに、高密度の層間の相互接続及び配線点から他点への
相互接続が行われる。
【００３６】薄い絶縁体層をもつキャリアは、熱を発生
させる部品に対して優れた熱放散特性を提供する。又選
択的な除去特性をもつ絶縁材料の採用により、このよう
な発熱部品を、放熱板として有効な金属キャリアに直接
に取り付けるか、又は少くとも近付けて置くことができ
る。
【００３７】本発明に従った回路カードの高密度の配置
は、このカードが強力な放熱を必要とする電圧昇圧カー
ドであるか、独立した電圧変換カードであるか、又は他
の機能のカードであるかに関係なく、はんだによる相互
接続を可能にするドーナツ型ランドにより大幅に促進さ
れ、製造コストを更に低下させる。ドーナツ型のランド
は、勿論必要に応じて事前に形成し、熱又ははんだのい
ずれかによって付着させることができ、配線３９は必要
に応じてドーナツ型ランドに接続させて、一緒に事前に
成形された配線とすることもできる。
【００３８】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００３９】（１） 高密度の印刷回路カードであっ
て、（ａ） 金属材料のキャリアと、（ｂ） 前記キャ
リアの一表面上に直接に、少くとも２５００ボルトの絶
縁耐電圧を与える厚さで形成され、電気的相互接続、熱
放散、又は前記キャリア手段上に部品を搭載するための
開口部を少くとも１つ有する絶縁手段と、を含む回路カ
ード。 （２） 前記キャリア手段が、高い熱放散特性を提供す
るために銅で形成される、（１）に記載の回路カード。 （３） 多層の電子的回路パッケージであって、（ａ）
高い熱伝導特性を有する所定の金属で形成された基板
と、（ｂ） 所定の大きさの電気的絶縁特性を提供する
ために、前記基板の少くとも１つの表面上に１つの層と
して形成された硬化可能な絶縁物質層と、（ｃ） 前記
絶縁物質層上に形成された、所定の回路パターンを有す
る銅導体層と、（ｄ） リフローされたハンダを用いて
形成された層間電気接続と、を含む多層回路パッケー
ジ。 （４） 前記絶縁物質が、電気的相互接続及び素子搭載
用の開口部を提供するために選択的に溶解可能である、
（３）に記載の多層回路パッケージ。 （５） 前記絶縁物質が０．００２インチ以下の厚みで
あり、前記パッケージが動作中においては、絶縁材料が
薄いときの方が絶縁物質の厚いときよりも温度が低い、
（３）に記載の多層回路パッケージ。 （６） 前記絶縁物質が少くとも１ミル当り１２５０ボ
ルトの絶縁破壊耐力を有する、（３）に記載の多層回路
パッケージ。 （７） 金属基板及び放熱板を有し、絶縁体及び導体の
交互の層を更に含み、少くとも１つの信号導体層を有す
る、（３）に記載の多層回路パッケージ。 （８） 開孔を有し、この開孔を通して前記絶縁物質層
を溶解させてバイアを形成するためのドーナツ型に形成
されたランドを含む、（３）に記載の多層回路パッケー
ジ。 （９） 配線密度を増加させるために、前記バイア開孔
部が更に表面実装部品用のランド中に設けられている、
（８）に記載の多層回路パッケージ。 （１０） 多層回路パッケージを製造する方法であっ
て、（ａ） 金属基板をキャリアとして提供するステッ
プと、（ｂ） 前記金属基板の前記処理された表面に所
定の液状又は乾燥した絶縁物質層を設けるステップと、
（ｃ） 制御された温度及び圧力の下で、前記絶縁物質
層の上に銅フォイル材を積層するステップと、（ｄ）
前記積層された銅フォイル材中に、導体及びバイアのパ
ターンを画定するステップと、（ｅ） 開孔部を形成す
るために、所定のバイアによって画定された区域内の前
記絶縁物質層を溶解するステップと、（ｆ） 前記金属
基板上の前記絶縁物質層を硬化させるステップと、
（ｇ） 部品搭載ランド及びバイアにはんだを付着する
ステップと、（ｈ） 前記部品搭載ランド上の前記ハン
ダ上に部品を配置し、前記はんだをリフローさせるステ
ップと、を含む製造方法。 （１１） ドーナツ型に形成されたランドを用いて、前
記絶縁物層を溶解させる前記所定の区域を画定する、
（１０）に記載の方法。 （１２） 確実に部品が取り付けられる回路カード・パ
ッケージを提供するために、前記ドーナツ型に形成され
たランド及び他のランドによって位置決めされる区域
に、リフロー用はんだを付着するステップを更に含む、
（１１）に記載の方法。 （１３） 前記絶縁物質層が、少くとも１ミル当り２５
００ボルトの絶縁耐力を有する、（６）に記載のパッケ
ージ。 （１４） 前記絶縁物質層が、光学的に像形成可能なエ
ポキシである、（３）に記載の方法。 （１５） 相互接続された組立品であって、（ａ） 金
属板と、（ｂ） 前記金属板の表面に直接接触状態にあ
る硬化可能な絶縁物の層であって、前記絶縁物層が前記
金属表面に接触状態で硬化されたことを示すインターフ
ェース構造を有する絶縁物層と、（ｃ） 前記絶縁物表
面上の回路層であって、複数のドーナツ型のランド、及
び前記複数のランドに接続される導体を含む回路層と、
（ｄ） 個々のドーナツ型のランドから金属板まで、固
化された絶縁物を貫いて伸張する複数のバイアと、
（ｅ） 前記ランドと前記金属板とを電気的に相互接続
する、前記バイア中の導体物質と、（ｆ） 前記金属板
に相互接続されている複数のドーナツ型のランドと、及
び回路層の他のランドとに接続されている導線を有する
部品と、を含む組立品。 （１６） 多層回路基板を製造する工程であって、
（ａ） 銅のベースを含む薄い金属板を形成するステッ
プと、（ｂ） 金属板の上に直接に硬化可能な絶縁物の
被覆を付着させるステップと、（ｃ） 硬化可能な絶縁
物上に、中心開孔部を有するドーナツ型のランドを含む
回路層を形成するステップと、（ｄ） 複数の前記ドー
ナツ型ランドをマスクとして用い、前記中心開孔部で画
定されたバイアを形成し、このバイアを硬化可能な絶縁
物を貫いて伸張させるステップと、（ｅ） 個々の前記
ランドを前記金属板に相互接続するために、前記バイア
中に導体材料を付着させるステップと、（ｆ） 前記絶
縁物を硬化されるステップと、を含む製造工程。 （１７） 前記金属板に乾燥した部分的に硬化した薄膜
を積層させることにより絶縁物を付着させ、薄膜が付着
された後で、しかも絶縁薄膜を十分に硬化させる前に、
配線層及びバイアを形成する、（１６）に記載の製造工
程。 （１８） 前記絶縁層が光学的に像形成可能なエポキシ
であり、前記バイアを形成するステップが、孔の中心部
下のエポキシを電磁気放射にさらし、前記さらされたエ
ポキシを溶解させ、前記ドーナツ型の中心から前記金属
板までを貫いて前記バイアを形成することを含む、（１
６）に記載の工程。 （１９） 複数の回路基板を製作し、前記金属板と前記
回路層上の１つ以上の導体との間に３０００ボルト以上
の電圧をかけ、１つ以上の基板をテストすることにより
工程を検査するステップを更に含み、前記導体は前記金
属板に相互接続されている前記ドーナツ型のランドに接
続されていないものである、（１６）に記載の製造工
程。 （２０） 導体物質を前記バイアに付着させるステップ
が、はんだを前記バイアにスクリーン印刷することを含
み、又はんだが複数のドーナツ型のランド及び他のラン
ド上にもスクリーン印刷され、更に、（ａ） はんだ付
けされた導線を有する前記回路基板上に表面実装部品を
配置するステップと、（ｂ） はんだをリフローさせる
ために前記回路基板を加熱し、前記ドーナツ型のランド
をはんだ合金を用いて前記金属板に、更に部品導線をは
んだ付けにより前記ランドに、同時に相互接続させるス
テップと、（ｃ） 前記回路基板を冷却させるステップ
と、を更に含む、（１６）に記載の製造工程。 （２１） 少くとも２５００ボルトの絶縁破壊耐力を保
持しつつ、前記絶縁物層を介して十分に速い速度で熱を
伝達するために、十分に薄い前記絶縁物厚さを有し、動
作中において前記キャリアの冷却の大部分の役を担う冷
却手段を更に含む、（１５）に記載の組立品。
【図面の簡単な説明】
【図１】本発明に従った、主に電圧変換動作用の多層回
路カードの配置を示す図である。
【図２】本発明に従った電圧昇圧回路の配置で主に採用
されるような、本発明に従った回路カードを示す図であ
る。
【図３】現像用マスクとして機能する独特な構造の金属
ランドを示す断面を、少し高い位置から見た透視図であ
る。
【符号の説明】
１０ 回路カード １１ 金属キャリア １２ 第１の絶縁体層 １３ 第１の銅フォイ
ル １３ａ、１３ｂ 信号配線 １４ 第２の絶縁体層 １５ 第３の絶縁体層
の開口部 １６ 搭載部品 １７ 金属線 １８ 配線 １９ 第２の銅フォイ
ル ２０ａ、２０ｂ 配線 ２１、２２ 搭載部品 ２３、２４、２５、２６、２７、２８ 電気的接続 ２９ 第３の絶縁体層 ３０ 回路カード ３１ 金属キャリア ３２ 絶縁物質（光学
的に像を描けるもの） ３３ 相互接続用バイ
ア ３４ 部品搭載用開口
部 ３５ 部品 ３６ はんだ ３７ 銅フォイル ３８ 銅ランド ３９ 配線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョン・マシュー・ラウファー アメリカ合衆国14892、ニューヨーク州ウ ェイバリ、リンカーン・ストリート・エク ステンション 213 (72)発明者 デイビッド・ジョン・ラッセル アメリカ合衆国13732、ニューヨーク州ア パラチン、リリー・ヒル・ロード 1913

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】高密度の印刷回路カードであって、（ａ）
    金属材料のキャリアと、（ｂ） 前記キャリアの一表
    面上に直接に、少くとも２５００ボルトの絶縁耐電圧を
    与える厚さで形成され、電気的相互接続、熱放散、又は
    前記キャリア手段上に部品を搭載するための開口部を少
    くとも１つ有する絶縁手段と、を含む回路カード。
  2. 【請求項２】前記キャリア手段が、高い熱放散特性を提
    供するために銅で形成される、請求項１に記載の回路カ
    ード。
  3. 【請求項３】多層の電子的回路パッケージであって、
    （ａ） 高い熱伝導特性を有する所定の金属で形成され
    た基板と、（ｂ） 所定の大きさの電気的絶縁特性を提
    供するために、前記基板の少くとも１つの表面上に１つ
    の層として形成された硬化可能な絶縁物質層と、（ｃ）
    前記絶縁物質層上に形成された、所定の回路パターン
    を有する銅導体層と、（ｄ） リフローされたハンダを
    用いて形成された層間電気接続と、を含む多層回路パッ
    ケージ。
  4. 【請求項４】開孔を有し、この開孔を通して前記絶縁物
    質層を溶解させてバイアを形成するためのドーナツ型に
    形成されたランドを含む、請求項３に記載の多層回路パ
    ッケージ。
  5. 【請求項５】多層回路パッケージを製造する方法であっ
    て、（ａ） 金属基板をキャリアとして提供するステッ
    プと、（ｂ） 前記金属基板の前記処理された表面に所
    定の液状又は乾燥した絶縁物質層を設けるステップと、
    （ｃ） 制御された温度及び圧力の下で、前記絶縁物質
    層の上に銅フォイル材を積層するステップと、（ｄ）
    前記積層された銅フォイル材中に、導体及びバイアのパ
    ターンを画定するステップと、（ｅ） 開孔部を形成す
    るために、所定のバイアによって画定された区域内の前
    記絶縁物質層を溶解するステップと、（ｆ） 前記金属
    基板上の前記絶縁物質層を硬化させるステップと、
    （ｇ） 部品搭載ランド及びバイアにはんだを付着する
    ステップと、（ｈ） 前記部品搭載ランド上の前記ハン
    ダ上に部品を配置し、前記はんだをリフローさせるステ
    ップと、を含む製造方法。
  6. 【請求項６】ドーナツ型に形成されたランドを用いて、
    前記絶縁物層を溶解させる前記所定の区域を画定する、
    請求項５に記載の方法。
JP05729796A 1995-04-27 1996-03-14 回路カード及びその製造方法 Expired - Fee Related JP3953122B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US429612 1995-04-27
US08/429,612 US5670750A (en) 1995-04-27 1995-04-27 Electric circuit card having a donut shaped land

Publications (2)

Publication Number Publication Date
JPH08307028A true JPH08307028A (ja) 1996-11-22
JP3953122B2 JP3953122B2 (ja) 2007-08-08

Family

ID=23703983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05729796A Expired - Fee Related JP3953122B2 (ja) 1995-04-27 1996-03-14 回路カード及びその製造方法

Country Status (5)

Country Link
US (2) US5670750A (ja)
JP (1) JP3953122B2 (ja)
CN (2) CN1084136C (ja)
MY (1) MY117343A (ja)
SG (1) SG70983A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6252179B1 (en) 1995-04-27 2001-06-26 International Business Machines Corporation Electronic package on metal carrier
US6115262A (en) 1998-06-08 2000-09-05 Ford Motor Company Enhanced mounting pads for printed circuit boards
US6248961B1 (en) * 1998-12-15 2001-06-19 International Business Machines Corporation Wave solder application for ball grid array modules and solder plug
JP3714088B2 (ja) * 1999-02-18 2005-11-09 株式会社村田製作所 電子部品及びその製造方法
US6290860B1 (en) 1999-04-01 2001-09-18 International Business Machines Corporation Process for design and manufacture of fine line circuits on planarized thin film dielectrics and circuits manufactured thereby
JP2001237585A (ja) * 2000-02-22 2001-08-31 Murata Mfg Co Ltd 電子部品及びその製造方法
US6664482B1 (en) * 2000-05-01 2003-12-16 Hewlett-Packard Development Company, L.P. Printed circuit board having solder bridges for electronically connecting conducting pads and method of fabricating solder bridges
US6593534B2 (en) * 2001-03-19 2003-07-15 International Business Machines Corporation Printed wiring board structure with z-axis interconnections
US6573461B2 (en) * 2001-09-20 2003-06-03 Dpac Technologies Corp Retaining ring interconnect used for 3-D stacking
US7023084B2 (en) * 2003-03-18 2006-04-04 Sumitomo Metal (Smi) Electronics Devices Inc. Plastic packaging with high heat dissipation and method for the same
JP3918779B2 (ja) * 2003-06-13 2007-05-23 松下電器産業株式会社 非耐熱部品のはんだ付け方法
US7140531B2 (en) * 2003-09-03 2006-11-28 Hewlett-Packard Development Company, L.P. Method of fabricating a substantially zero signal degradation electrical connection on a printed circuit broad
FR2871337B1 (fr) * 2004-06-03 2014-01-10 Bree Beauce Realisations Et Etudes Electroniques Circuit imprime a depot selectif
US7246434B1 (en) 2004-10-11 2007-07-24 Pericom Semiconductor Corp. Method of making a surface mountable PCB module
US7426867B2 (en) * 2005-09-30 2008-09-23 General Electric Company Electromagnetic acoustic transducers for use in ultrasound inspection systems
US7452750B2 (en) * 2006-02-28 2008-11-18 Freescale Semiconductor, Inc Capacitor attachment method
WO2008128016A2 (en) * 2007-04-13 2008-10-23 World Properties Inc. Metal core circuit boards for light emitting diode applications and methods of manufacture thereof
US8431831B2 (en) * 2008-10-08 2013-04-30 Oracle America, Inc. Bond strength and interconnection in a via
US9699906B2 (en) * 2009-06-02 2017-07-04 Hsio Technologies, Llc Hybrid printed circuit assembly with low density main core and embedded high density circuit regions
JP2017010984A (ja) * 2015-06-17 2017-01-12 日本電産サンキョー株式会社 回路基板
USD877739S1 (en) * 2017-09-15 2020-03-10 uQontrol, Inc. Smartcard with Q-shaped contact pad

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4328614A (en) * 1980-03-24 1982-05-11 Rca Corporation Method for the manufacture of porcelain coated metal boards having interconnections between the top and bottom surfaces
JPS5797970U (ja) * 1980-12-08 1982-06-16
DE3786600T2 (de) * 1986-05-30 1993-11-04 Furukawa Electric Co Ltd Mehrschichtige gedruckte schaltung und verfahren zu ihrer herstellung.
JPS63274196A (ja) * 1987-05-06 1988-11-11 Mitsubishi Electric Corp 金属芯印刷配線板
US4993148A (en) * 1987-05-19 1991-02-19 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a circuit board
US4999740A (en) * 1989-03-06 1991-03-12 Allied-Signal Inc. Electronic device for managing and dissipating heat and for improving inspection and repair, and method of manufacture thereof
JPH0710030B2 (ja) * 1990-05-18 1995-02-01 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 多層配線基板の製造方法
JPH0732042B2 (ja) * 1990-10-11 1995-04-10 富士通株式会社 スルーホール接続形電子デバイスとその実装方法
US5414224A (en) * 1991-04-01 1995-05-09 Filial Vsesojuznogo Nauchno Issledovatelskogo Instituta Multilayer printed circuit board and method of manufacturing same
US5237132A (en) * 1991-06-17 1993-08-17 Nhk Spring Co., Ltd. Metallic printed circuit board with countersunk mounting hole
US5227013A (en) * 1991-07-25 1993-07-13 Microelectronics And Computer Technology Corporation Forming via holes in a multilevel substrate in a single step
JP2658661B2 (ja) * 1991-09-18 1997-09-30 日本電気株式会社 多層印刷配線板の製造方法
JP2707903B2 (ja) * 1992-01-28 1998-02-04 日本電気株式会社 多層プリント配線板の製造方法
US5321211A (en) * 1992-04-30 1994-06-14 Sgs-Thomson Microelectronics, Inc. Integrated circuit via structure
JP3179572B2 (ja) * 1992-05-29 2001-06-25 日本シイエムケイ株式会社 多層プリント配線板およびその製造方法
JP3286651B2 (ja) * 1993-12-27 2002-05-27 株式会社住友金属エレクトロデバイス セラミック多層配線基板およびその製造法並びにセラミック多層配線基板用導電材料

Also Published As

Publication number Publication date
CN1217566C (zh) 2005-08-31
CN1084136C (zh) 2002-05-01
US5867898A (en) 1999-02-09
MY117343A (en) 2004-06-30
JP3953122B2 (ja) 2007-08-08
US5670750A (en) 1997-09-23
CN1142169A (zh) 1997-02-05
SG70983A1 (en) 2000-03-21
CN1390086A (zh) 2003-01-08

Similar Documents

Publication Publication Date Title
JP3953122B2 (ja) 回路カード及びその製造方法
US7297562B1 (en) Circuit-on-foil process for manufacturing a laminated semiconductor package substrate having embedded conductive patterns
US5081562A (en) Circuit board with high heat dissipations characteristic
US8056221B2 (en) Power-ground plane partitioning and via connection to utilize channel/trenches for power delivery
CN100417310C (zh) 具有散热元件的印刷电路板,其制作方法和包含它的器件
US6651324B1 (en) Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer
KR100752017B1 (ko) 인쇄회로기판의 제조방법
JP2003179316A (ja) 放熱性に優れたプリント配線板の構造
JP4187049B2 (ja) 多層配線基板とそれを用いた半導体装置
US5763060A (en) Printed wiring board
JP2005045163A (ja) 多層回路板の製造方法
JP2000114412A (ja) 回路基板の製造方法
WO2000046877A2 (en) Printed circuit boards with solid interconnect and method of producing the same
CN111629513B (zh) 同时具有贯孔及盲孔的多层电路板结构及其制法
JP3168731B2 (ja) 金属ベース多層配線基板
KR100468195B1 (ko) 다층 인쇄 회로 기판을 제조하는 방법
JP2626291B2 (ja) 配線板の製造法
JPH05198901A (ja) プリント回路基板およびその製造方法
JP3994952B2 (ja) 半導体装置
JP2006032830A (ja) 部分ビルドアップ配線板の製造方法
JPH06318772A (ja) 回路基板およびその製造方法
JPH03229488A (ja) プリント配線基板の製造方法
JPH06318782A (ja) 金属ベース多層プリント配線板とその製造方法
JPS63260198A (ja) 多層回路板の製造方法
JPH0832240A (ja) 多層配線基板とそれを用いた半導体装置および多層配線基板の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040217

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040510

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040510

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040520

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20040611

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070327

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070327

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070420

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20070420

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070424

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees