JPH0832240A - 多層配線基板とそれを用いた半導体装置および多層配線基板の製造方法 - Google Patents
多層配線基板とそれを用いた半導体装置および多層配線基板の製造方法Info
- Publication number
- JPH0832240A JPH0832240A JP6159059A JP15905994A JPH0832240A JP H0832240 A JPH0832240 A JP H0832240A JP 6159059 A JP6159059 A JP 6159059A JP 15905994 A JP15905994 A JP 15905994A JP H0832240 A JPH0832240 A JP H0832240A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- multilayer wiring
- copper
- substrate
- double
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
線基板において、その外側に形成する絶縁膜と銅の逐次
積層形薄膜層において高密度に配線を可能にする。ま
た、低コストで、放熱性および高周波特性に優れた構造
の多層配線基板を製造可能にする。 【構成】両面プリント板の穴埋めされた貫通めっきスル
ーホールのランドを一部拡張した部分に、その外側の配
線層との接続をとるためのビアを形成し、その上に逐次
積層形薄膜層を形成する。また、スルーホール上に柱状
の銅体を形成して、熱伝導率の良い導体で他の半導体等
と接続する。さらに、基板の配線領域を絶縁体とグラン
ド層で遮蔽する。また、これらの製造方法において、フ
ィラー含有無溶剤形流動性高分子前駆体を加熱溶融させ
て、精密定量吐き出し装置にて、基板上に供給する。
Description
用いた半導体装置および多層配線基板の製造方法に係
り、コンピュータ、デジタル交換機、無線情報端末等に
使用される高密度な多層配線基板やマルチチップモジュ
ールおよびその基板また半導体パッケージおよびその基
板等に利用され、特に、熱放射特性および高周波特性に
優れた多層配線基板とそれを用いた半導体装置および低
コストで信頼性の高い多層配線基板を製造しうる多層配
線基板の製造方法に関する。
は、貫通めっきスルーホールによりプリント基板両面の
接続をとる技術が知られている。
造方法として、例えば、特開平4−148590号公報
や特開平1−53497号公報に記載があるように、両
面プリント配線基板の外側に絶縁膜と銅を逐次積層し、
ビアホールで薄膜層間の接続をとるビルドアップ法があ
る。
ージやベアチップから電気接続用のハンダを通して基板
に逃がすのが一般的であるが、近年、その発熱量の増大
に伴い、LSIパッケージやチップそのものに放熱フィ
ンを取り付けるようになって来た。しかし、この放熱フ
ィンの外形は大きく、高密度実装の観点からは、その大
きさを小さくする必要があり、放熱フィンの高効率化と
ともに基板に効率良く熱を逃がす新たな経路が望まれる
ようになって来た。このような技術に関しては、例え
ば、特開平4−279097号公報、特開平5−343
821号公報、特開平5−304223号公報に記載が
あるようないわゆるサーマルビアを有する多層プリント
配線基板がある。
いては、インピーダンスやクロストーク等の電気的性能
を考慮することが非常に重要となり、高速化、高密度化
が望まれるなかで、特に、高周波回路では、電磁記的な
副作用を抑止することがますます課題になって来てい
る。そこで、信号配線をグランド層に近接させるマイク
ロストリップ線路やストリップ線路による配線設計が行
なわれている。また、特開平2−116190号公報で
は、基板表面に形成した配線の周囲をグランドで被う方
法が開示されている さらに、特開平4−142795号公報では、基板の中
に形成された配線の両側に沿ってグランド導体を設ける
方法が示されている。
板の製造方法として挙げた特開平4−148590号公
報や特開平1−53497号公報では有機絶縁膜上に無
電解めっきにて、導体形成用の下地導電膜を形成してい
る。
ト配線基板の製造方法では、その貫通めっきスルーホー
ルは、多層プリント配線基板製造工程の最終段階で形成
するために、コアとなる両面プリント配線基板のスルー
ホール格子とその外側の配線層間の接続をとるスルーホ
ール格子は、結局、同じ位置で同じ格子ピッチとなる。
基板の表面に配線を形成できない程密にスルーホールを
形成したならば、その外側の導体層にも配線を形成でき
ないことになるという問題点があった逆に、外側の導体
層に配線を形成できるようにスルーホールピッチを決め
ると、それ以上スルーホールピッチは小さくできないと
いう問題点が生ずる。
造方法である上記の特開平4−148590号公報や特
開平1−53497号公報に記載の技術においては、こ
の方法で薄膜層において高密度な配線およびビアホール
を形成できるというメリットがある。
線基板の両面を接続するために、スルーホールを最終段
階で形成するならば、スルーホールの影響で高密度配線
をおこないにくくなることは、上述と同様になり、高密
度配線が形成可能な薄膜層の構成による多層配線基板と
したメリットが激減する。
にビアを形成するとスルーホールランドの幅が大きくな
り、その分スルーホールピッチが大きくなる。そして、
ビアが形成する最小格子ピッチはスルーホールピッチと
同じであり、高密度化に限界があるという問題点があっ
た。
いために逐次積層層の形成が困難であり、基板の信頼性
も欠けるという問題点もある。
で接続する従来からの多層プリント配線基板は貫通めっ
きスルーホールのために高密度化に限界がある。
ケージやLSIベアチップを多層プリント配線基板に実
装する場合に顕著に現れ、LSIを基板に接続できても
配線が引き回せない現象が起きる場合があった。
は、LSIの端子ピッチと基板のパッドピッチを合わせ
られないという不整合が生じたり、配線のため基板が極
端に多層化しなければならないという不都合が生じるこ
とがあった。
ホールを穴埋めされていないものにすると、基板に実装
されたLSIベアチップは極薄い封止材料で外界から遮
断されるだけになり、信頼性に欠けるものになるという
問題点が生ずる。
7号公報、特開平5−343821号公報、特開平5−
304223号公報に記載の多層プリント配線基板の技
術についていえば、これらの基板はいずれも基板の両側
を貫通するめっきスルーホールを利用したものであり、
サーマルビアのためのみに基板製造の最終段階で貫通め
っきスルーホールを形成することはコスト高になるとい
う問題点があった。
16190号公報に記載の基板表面に形成した配線の周
囲をグランドで被う方法では、配線をグランドで囲うた
めのみに基板製造の最終段階でその構造を製造しなくて
はならず、製造コストがコスト高になるという問題点が
あった。
記載の基板の中に形成された配線の両側に沿ってグラン
ド導体を設ける方法では、そのグランド導体はスルーホ
ール導体であり、遮蔽効果は小さいという問題点があっ
た。
開平1−53497号公報に記載の技術についていえ
ば、この方法では、有機絶縁膜表面をクロム硫酸や過マ
ンガン塩で粗化し、そのアンカー効果で下地導電膜を接
着している。しかし、この方法では、充分な接着強度を
確保することが困難であるという問題点があった。
溶解性の高い樹脂フィラーを含有させ、絶縁膜表面のフ
ィラーを酸化剤で除去して、そのアンカー効果で下地導
電膜を接着させる方法では、大きな接着強度は取れる
が、有機絶縁膜よりも酸化され易い有機フィラーはおの
ずと有機絶縁膜材料よりも耐熱性等の物性が劣り、全体
としての絶縁膜物性を落すことになるという問題点が生
ずる。
るためになされたもので、その第一の目的は、コアとな
る両面プリント配線基板の両面の接続をとるための貫通
めっきスルーホールの穴を形成した場合であっても、そ
の外側に形成する絶縁膜と銅の逐次積層形薄膜層におい
て高密度に配線を形成する能力を最大限に引き出す構造
の多層配線基板およびこれを用いた半導体装置を提供す
ることにある。特に、コアとなる両面プリント配線基板
の表面に配線を形成できない程、密にスルーホールを形
成しても、その外側に形成する逐次積層形薄膜層の導体
層に配線を形成できる構造の多層配線基板およびこれを
用いた半導体装置を提供することにある。
構造の多層配線基板およびこれを用いた半導体装置を提
供することにある。
多層配線基板およびこれを用いた半導体装置を提供する
ことにある。
良く低コストで製造する方法を提供することにあり、特
に、絶縁膜と下地導電膜の接着強度の優れた多層配線基
板の製造方法を提供することにある。
に、本発明の多層配線基板に係る発明の構成は、コアと
なる両面プリント板と、その上または下に形成される配
線層とを有する多層配線基板において、前記コアとなる
両面プリント板は、穴埋めされた貫通めっきスルーホー
ルを備え、その穴埋めされた貫通めっきスルーホールの
周縁に存在するランドを拡張して、拡張ランド部を形成
して、その拡張ランド部の表面に、前記上または下に形
成される配線層との接続をとるためのビアを形成して成
るようにしたものである。
て、前記コアとなる両面プリント板が、少なくとも4つ
の穴埋めされた貫通めっきスルーホールを有し、それら
4つの穴埋めされた貫通めっきスルーホールの中央位置
の形成する格子の中央位置にまで、前記拡張ランド部を
拡張するようにしたものである。
ント板の上または下に形成される前記配線層において、
そのビアパッド位置が4つの穴埋めされた貫通めっきス
ルーホールの中心位置、それら中心位置の形成する格子
の中央位置のいずれか一方、または、両者であるように
したものである。
の半導体装置に係る発明の構成は、上記の多層配線基板
の両面の格子上にパッドを設け、前記多層配線基板の片
面のパッド上に1個以上の半導体または半導体パッケー
ジを接続し、前記多層配線基板のもう一方の片面のパッ
ド上に、別の多層配線基板と接続するための導電体を形
成するか、あるいは、前記多層配線基板両面のパッド上
に、各々の片面に1個以上の半導体または半導体パッケ
ージを接続し、前記多層配線基板のいずれかの片面のパ
ッド上に、別の多層配線基板と接続するための導電体を
形成したようにしたものである。
他の構成は、両面プリント板の穴埋めされた貫通めっき
スルーホールのランドおよび穴埋め部上に柱状の銅体を
形成して成るようにしたものである。
れた貫通めっきスルーホールの複数個を含む領域の表層
銅および穴埋め部上に柱状の銅体を形成して成るように
したものである。
の半導体装置に係る発明の他の構成は、上記のいずれか
の多層配線基板において、前記柱状の銅体と半導体また
は半導体パッケージを熱伝導率の良い熱伝導体で接続
し、かつ、穴埋めされた貫通めっきスルーホールを電源
層もしくはグランド層と接続するか、または、前記半導
体もしくは半導体パッケージに接続された銅体と反対側
の柱状の銅体に、別の多層配線基板と接続するための熱
伝導率の良い熱伝導体を形成することのいずれか一方、
または、両者をおこなうようにしたものである。
の多層配線基板に係る発明の他の構成は、上記半導体装
置において、基板中に含まれる少なくとも1本以上の配
線を有する領域の配線周囲を絶縁層で被い、かつ、その
領域の上下、左右、前後の3方向の内、少なくとも2方
向をグランド層で囲うようにしたものである。
明の半導体装置に係る発明の他の構成は、上記の多層配
線基板を用いて、複数の電気回路系を構成し、それらを
前記グランド層で相互に分離したようにしたものであ
る。
の多層配線基板の製造方法に係る発明の構成は、(1)
両面銅張りプリント板を穴明けし、全面に銅めっきをす
る工程、(2)所望の形状にレジストの抜きパターンを
形成した後、ビア用の銅をめっきし、レジストを剥離す
る工程、(3)所望の形状にレジストの残しパターンを
形成した後、表層銅をパターニングし、レジストを剥離
する工程、(4)前記基板の両面に表面の平坦な金型を
設置し、この基板と金型との間にフィラー含有無溶剤形
流動性高分子前駆体を供給する工程、(5)前記金型と
前記基板との間を排気する工程、(6)前記金型を前記
基板方向へ移動させてフィラー含有無溶剤形流動性高分
子前駆体を前記基板上の銅導体間隙に充填する工程、
(7)前記前駆体に所定の静水圧をかける工程、(8)
静水圧下において前記前駆体を硬化する工程、(9)ビ
ア銅導体表面を露出させる工程、(10)前記ビア銅導
体と接続する下地導電膜を形成する工程、(11)所望
の形状にレジストの抜きパターンを形成した後、配線銅
導体をめっきにより形成する工程、(12)所望の形状
にレジストの抜きパターンを形成した後、ビア銅導体を
めっきにより形成する工程、(13)2層のレジストを
剥離する工程、(14)不要の下地導電膜をエッチング
する工程、を含み、前記(1)ないし(3)の工程をこ
の順におこない、その後に、前記(4)ないし(14)
の工程をこの順に繰り返すことで多層化する多層配線基
板の製造方法(A法)、または、(1)両面銅張りプリ
ント板を穴あけし、全面に銅めっきする工程、(2)所
望の形状にレジストの残しパターンを形成した後、表層
銅をエッチングし、レジストを剥離する工程、(3)前
記基板の両面に表面の平坦な金型を設置し、この基板と
金型との間にフィラー含有無溶剤形流動性高分子前駆体
を供給する工程、(4)前記金型と前記基板との間を排
気する工程、(5)前記金型を前記基板方向へ移動させ
てフィラー含有無溶剤形流動性高分子前駆体を前記基板
上の銅導体間隙に充填する工程、(6)前記前駆体に所
定の静水圧をかける工程、(7)静水圧下において前記
前駆体を硬化する工程、(8)表層銅導体表面を露出さ
せる工程、(9)絶縁膜を成膜した後、絶縁膜の所望の
位置にビアホールを形成する工程、(10)ビア銅導体
と配線銅導体をめっきにより形成する工程、を含み、前
記(1)ないし(8)の工程をこの順におこない、その
後に、前記(9)ないし(10)の工程をこの順に繰り
返すことで多層化する多層配線基板の製造方法(B法)
において、前記フィラー含有無溶剤形流動性高分子前駆
体を加熱溶融させて、精密定量吐出装置にて基板上に供
給するようにしたものである。
法において、前記A法またはB法の銅導体表面を露出さ
せる工程である前記A法−(9)およびB法−(8)に
おいて、フィラーを薬液により分解あるいは溶解し、前
記絶縁膜表面を粗面化するようにしたものである。
ドで、前記無溶剤形流動性高分子前駆体が、多官能エポ
キシ樹脂とノボラック樹脂の組成物であり、前記薬液
が、(a)アルカリ性水溶液、(b)エチレンジアミン
とヒドラジンヒドラートの混合液、(c)N−メチル−
2−ピロリドンまたはハロゲン化フェノールのいずれか
一方、または、両者のうちで、前記(a)ないし(c)
のうちから選ばれた1種であるようにしたものである。
請求項11記載の多層配線基板の製造方法。
の替わりに、絶縁基板を使うようにしたものである。
造方法において、前記絶縁基板が、プリプレグ材を硬化
した基板であるようにしたものである。
線基板の穴埋めされた貫通めっきスルーホールのランド
を一部拡張した部分に、ビアを形成して、その外側の逐
次積層形薄膜層の配線層との接続をとるようにする。し
たがって、両面プリント配線基板の表面に配線が形成で
きない程、密にスルーホールを形成したとしても、その
外側に形成する逐次積層形薄膜層の導体層に配線を形成
することができる程、高密度な配線が可能になるという
作用がある。
ーホールの中心位置とこれらの穴埋めされた貫通めっき
スルーホールの中心位置が形成する格子の中央位置との
両者に、配線位置を設ければ、配線位置の形成する格子
のピッチをスルーホールの中心位置が形成する格子のピ
ッチに比べて、より小さくできるので、さらに高密度な
配線が可能になる。
なる両面プリント配線基板の貫通めっきスルーホールを
穴埋めし、その上に逐次積層形の薄膜層を形成すること
で製造が可能になった。
のような超高密度な多層配線基板の両面の格子上にパッ
ドを設け、前記基板片面のパッド上に1個以上の半導体
または半導体パッケージを接続し、前記基板のもう一方
の片面のパッド上に、別の多層配線基板と接続するため
の導電体を形成するか、あるいは、前記基板両面のパッ
ド上に、各々の片面に1個以上の半導体または半導体パ
ッケージを接続し、前記基板の片面のパッド上に別の多
層配線基板と接続するための導電体を形成している。
困難であったような多ピン狭ピッチLSIパッケージや
LSIベアチップであっても、これを基板に接続し、配
線を引き回すことが可能になり、基板の配線層数も低減
することができるようになった。また、貫通スルーホー
ルが穴埋めされているために、パッケージ内のLSIベ
アチップは外界と絶縁樹脂で遮断されることになり、信
頼性も向上することになった。
プリント板の穴埋めされた貫通めっきスルーホールのラ
ンドおよび穴埋め部上、または、両面プリント板の穴埋
めされた貫通めっきスルーホールの複数個を含む領域の
表層銅および穴埋め部上に柱状の銅を形成し、その柱状
の銅と半導体または半導体パッケージを熱伝導率の良い
熱伝導体で接続し、かつ、穴埋めされた貫通めっきスル
ーホールを電源層またはグランド層と接続するか、また
は、半導体または半導体パッケージと反対側の柱状の銅
に別の多層配線基板と接続するための熱伝導率の良い熱
伝導体を形成しするかのいずれか一方、または、両者を
おこなっている。
伝わることができるため、放熱性に優れているという作
用がある。さらに、前記サーマルビアは後述する基板製
造の過程において製造可能であり、基板製造の最終段階
で形成するものではないので、このような構造にして
も、さほどコストを上げることはないという作用も見込
むことができる。
板中に含まれる少なくとも1本以上の配線を有する領域
の配線周囲を絶縁層で被い、かつ、その領域の上下、左
右、前後の3方向の内、少なくとも2方向をグランド層
で囲うことにする。また、本発明に係る半導体装置で
は、その多層配線基板を用いて複数の電気回路系を相互
に分離する。
ド層で、電磁波の発生源を被い込むことができるので、
電気信号の干渉やノイズ発生を抑え、高周波特性に優れ
るという作用を得ることができる。さらに、前記ウォー
ルビアは後述する基板製造の過程において製造可能であ
り、基板製造の最終段階で形成するものではないので、
このような構造にしても、さほどコストを上げることは
ないという作用も見込むことができる。
法としては、先に記述したA法およびB法において、フ
ィラー含有無溶剤形流動性高分子前駆体を加熱溶融させ
て精密定量吐出装置にて基板上に供給し、硬化した絶縁
膜からフィラーを薬液により分解あるいは溶解し、絶縁
膜表面を粗面化した後、無電解めっきを施す。
スを用いて接着性に優れた下地導電膜を形成することが
可能になった。ここで、フィラーとしてポリイミドを、
無溶剤形流動性高分子前駆体として多官能エポキシ樹脂
とノボラック樹脂の組成物を使えば、フィラーにより絶
縁膜の物性を劣化させることはなく、逆に、絶縁膜の物
性を向上させることができる。
製造する際に、両面銅張りプリント板の変わりに、プリ
プレグを熱硬化した絶縁材料を用いれば、さらに、製造
工程における低コスト化を図ることができる。
図15を用いて説明する。 〔高密度配線が可能な本発明に係る多層配線基板の構造
とそれを用いた半導体装置〕本発明の多層配線基板の構
造は、両面プリント配線基板の穴埋めされた貫通めっき
スルーホールのランドを一部拡張した部分に、その外側
の逐次積層形薄膜層の配線層との接続をとるためのビア
を形成して成る多層配線基板としたものである。これを
用いた半導体装置の構造は、この多層配線基板にできる
ビアの格子上にパッドを設け、半導体または半導体パッ
ケージを接続するものである。そして、この多層配線基
板とこれを用いた半導体装置によって、本発明の第1の
課題である高密度化が達成されるのである。
に説明していこう。先ず、図1を用いて本発明に係る多
層配線基板のランドとビアの基本的な構造を説明する。
ドとビアの構造を示す図で、図1(a)がランドとビア
の斜視図、図1(b)が(a)のAA´断面図である。
線基板の穴埋めされた貫通めっきスルーホールの周縁に
形成されるランド101を一部拡張した拡張ランド部1
02の先端部分に、その外側の逐次積層形薄膜層の配線
層との接続をとるためのビア103を形成する。
断面図に示すようなスタッドビア104と図1(c)の
AA´断面図に示すようなコンフォーマルビア105の
2つを用いることができるが、より微細なビアを形成で
きること、さらに、すり鉢形でなく柱状であること等か
ら図1(b)のスタッドビア104の方が望ましい。
配線基板の構造について説明する。図2は、コアとなる
両面プリント配線基板の表面層の上面図を模式的に示し
たものである。
上述のスルーホールとランドを有効に配列したものであ
る。すなわち、配線のコアとなる両面プリント配線基板
の4つの穴埋めされた貫通めっきスルーホール201,
202,203,204が形成する格子の中央の位置
に、その貫通めっきスルーホール201の一つの拡張ラ
ンド206を占有するように取り、その格子の中央の位
置にこのプリント配線基板の外側の逐次積層形薄膜層の
配線層との接続をとるためのビア206を形成した構造
である。
プリント配線基板の表面に配線が形成できない程、密に
スルーホールを形成したとしても、その外側に形成する
逐次積層形薄膜層の導体層に配線を形成することができ
る。
るプリント配線基板の上下に形成される配線層における
配線について詳細に説明する。図3は、コアとなる両面
プリント配線基板の表面層の上下に形成される配線層の
配線パターンの一つの例の上面図を模式的に示したもの
である。図4は、コアとなる両面プリント配線基板の表
面層の上下に形成される配線層の配線パターンの一つの
例の上面図を模式的に示したものである。
層間接続用のビアが形成されるパッドを表わしている。
このパッド302が形成する格子は、内側の4つの穴埋
めされた貫通めっきスルーホール303,304,30
5,306の中央位置すなわちパッド302の位置を含
む。
膜層の格子βは、コアとなる両面プリント配線基板のス
ルーホール格子αをXY方向にそれぞれ1/2格子ずら
した格子となり、その格子ピッチは、スルーホールの格
子ピッチと同じにすることができる。
基板の今一つの配線方法を説明しよう。これは、拡張ラ
ンド部の表面に形成されたビアが形成されるパッドと、
さらに貫通めっきスルーホール中央部にもビアが形成さ
れるパッドを設けて、この両者と配線を取って、配線密
度を向上させたものである。すなわち、配線される位置
は、4つの穴埋めされた貫通めっきスルーホール40
1,402,403,404のホールの中心位置と、そ
の4つのホールの中心位置が形成する格子の中央とな
る。そして、この際の配線位置の形成する格子γのピッ
チは、コアとなる両面プリント配線基板のスルーホール
格子αのピッチの1/√2とすることができる。
で、従来のプリント配線基板では達成できない超高密度
配線が可能なプリント配線基板を提供することができ
る。
なものを示したが、この発明の要旨に則って、様々な変
則形を取ることも可能である。
線基板を用いた半導体装置について説明する。なお、こ
こで言う半導体装置とは、いわゆるシングルチップパッ
ケージ、マルチチップパッケージ、あるいはマルチチッ
プモジュール等に分類される概念で捉えられるところの
半導体装置である。
ージを2個搭載した本発明の多層配線基板を用いた半導
体装置の断面図である。図6は、上面と下面にそれぞれ
1個ずつ半導体または半導体パッケージを搭載した本発
明の多層配線基板を用い、リードフレームを取り付けた
半導体装置の断面図である。
線基板を用いて逐次積層形薄膜層の格子上にパッドを設
け、半導体または半導体パッケージを接続することによ
り、半導体または半導体パッケージのI/O端子が多く
なっても実装しうる半導体装置を製造することができる
というものである。
は、多層配線基板501の両面の格子上にパッド50
2,503を設け、基板501の片面のパッド502上
に2個の半導体または半導体パッケージ504,505
をハンダボール506で接続し、基板501のもう一方
の片面のパッド503上に別の多層配線基板と接続する
ためのハンダボール507を形成したものである。
ジは、片面に2個であるが、1個以上の適当な数の半導
体または半導体パッケージを乗せることができる。ま
た、この例では、半導体または半導体パッケージと多層
配線基板の接続および多層配線基板と別の多層配線基板
との接続用導電体として、ハンダボールを用いている
が、ワイヤ、リードフレーム、導電フィルム等の通常の
導電体を使うこともできる。
は、多層配線基板601の両面の格子上にパッド60
2,603を設け、基板601の両面のパッド602,
603上に2個の半導体または半導体パッケージ60
4,605をハンダボール606で接続し、基板の片面
のパッド603上に別の多層配線基板と接続するリード
フレームを形成したものである。
ジは、各々片面に1個であるが、片面に1個以上の適当
な数の半導体または半導体パッケージを乗せることがで
きる。また、この例では、半導体または半導体パッケー
ジと多層配線基板601の接続用導電体のハンダボール
の代わりとして、ワイヤ、リードフレーム、導電フィル
ム等の通常の導電体を使用することができるのは、上で
述べたのと同様である。
の接続は半導体または半導体パッケージの厚さからリー
ドフレームを使うことが望ましい。上記したシングルチ
ップパッケージあるいはマルチチップパッケージ等の半
導体装置は、通常の封止工程、モールド工程や放熱フィ
ン取付け工程等の組立てをおこない、最終的なパッケー
ジ形態にすることができる。
基板とそれを用いた半導体装置〕また、本発明の多層配
線基板の他の構造は、穴埋めされた貫通めっきスルーホ
ールのランドおよび穴埋め部上に、柱状の銅体を形成し
たものである。さらに、それを用いた半導体装置の構造
は、この柱状の銅体の上に、熱伝導率の良い熱伝導体を
載せて、他の半導体や多層配線基板と接続をとるもので
ある。
半導体装置によって、本発明の第2の課題である優れた
放熱特性を得ることが達成されるのである。
に説明する。先ず、図7および図8を用いて放熱特性に
優れた本発明に係る多層配線基板の基本的な構造を説明
する。図7は、放熱特性に優れた多層配線基板の断面図
で、スルーホール一つに、一つの柱状の銅体を対応せし
めたものである。図8は、放熱特性に優れた多層配線基
板の断面図で、複数のスルーホールに、一つの柱状の銅
体を対応せしめたものである。
01の穴埋めされた貫通めっきスルーホール702のラ
ンド703および穴埋め部704上に、柱状の銅体70
5を形成した構造としている。図7(a)と図7(b)
では、柱状の銅体705の形状に相違があり、図7
(a)は、穴が充填された構造であり、図7(b)は、
窪んだ部分が存在するが、この違いは、製造法による構
造の違いである。
アは、図7に示した例と同様であるが、両面プリント板
801の穴埋めされた貫通めっきスルーホール802の
複数個を含む領域の表層銅体803および穴埋め部80
4上に柱状の銅体805を形成した例である。また、図
8(a)と図8(b)の違いも製造法による構造の違い
である。
いた半導体装置について説明する。図9は、図8(a)
の基板を用いて形成した放熱特性に優れた半導体装置の
断面図である。
導体パッケージ902を熱伝導率の良い熱伝導体903
で接続し、かつ、穴埋めされた貫通めっきスルーホール
904を電源層またはグランド層と接続するか、また
は、半導体または半導体パッケージと反対側の柱状の銅
体905に別の多層配線基板と接続するための熱伝導率
の良い熱伝導体906を形成するかのいずれか一方、ま
たは、両者をおこなう構造とした。この熱伝導率の良い
熱伝導体の材料としては、ハンダや銀ペースト等を使う
ことができる。
つ1つ任意の場所に放熱経路を作ることができる。ま
た、図8の構造体を使うときは、特定の場所に集中した
放熱経路となり、このような構造体は、特に、半導体ま
たは半導体パッケージの中央部に形成すると配線領域を
より有効に使うことができる。
線基板とそれを用いた半導体装置〕また、本発明の多層
配線基板の他の構造は、多層配線基板の配線領域の周囲
を絶縁層で被い、その領域の少なくとも3方をグランド
層で囲いむようにしたものである。さらに、それを用い
た半導体装置の構造は、このような複数の基板をグラン
ド層で相互に隔離したものである。
半導体装置によって、本発明の第3の課題である優れた
高周波特性を得ることが達成されるのである。
説明しよう。先ず、図10を用いて高周波特性に優れた
本発明に係る多層配線基板の基本的な構造を説明する。
図10は、高周波特性に優れた本発明に係る多層配線基
板の斜視図である。
る少なくとも1本以上の配線1001を有する領域の配
線周囲を絶縁層1002で被い、かつ、その領域の少な
くとも3方をグランド層1003で囲う構造としてい
る。そして、このような多層配線基板の構造体とするこ
とにより、電気信号の干渉やノイズ発生を抑制すること
ができる。
部分は、いわば、ウォールビア(Wall Via)の
形態となる。配線上部のグランド層1004は、実装部
品として後付けしても良い。
用いた半導体装置を説明する。図11は、高周波特性に
優れた半導体装置の上面図である。
の電気回路系1102、例えば、移動無線端末等の受信
系と発信系、論理系と無線系等をグランド1103で相
互に隔離した半導体装置としたものである。
本発明に係る多層配線基板の製造方法は、フィラー含有
無溶剤形流動性高分子前駆体を用いることを特徴とする
もので、以下のA法とB法のいずれかの製造工程を用い
るものである。そして、これにより、本発明の第4の課
題である低コストで高密度高信頼性の多層配線基板の製
造することが達成できるのである。
詳細に説明する。先ず、図12を用いてB法の製造工程
による製造方法について説明しよう。図12は、本発明
に係る多層配線基板の製造方法のB法の製造工程を工程
別に、その多層配線基板の断面図を示した図である。
1202をあけ(図12(a)、図12(b))、全面
に銅めっきをする(図12(c))。
ーンを形成し、表層銅をエッチングによりパターニング
した後、レジストを剥離して図12(d)の構造とす
る。
型を設置し、その基板とその金型との間にフィラー含有
無溶剤形流動性高分子前駆体を供給する。その後、金型
と基板との間を排気し、金型を基板方向へ移動させて、
供給した前駆体を基板上の銅導体間隙に充填する。
け、静水圧下において前駆体を硬化して、スルーホール
を含む銅導体間隙を絶縁膜1205で充填する。
絶縁膜1205で充填した後、銅導体表面1206を露
出させる(図12(e))。
縁膜の所望の位置にビアホール1208を形成する(図
12(f))。次いで、ビア銅導体と配線銅導体をめっ
きにより形成する(図12(g))。そして、これらの
図12(f)、図12(g)の工程を繰り返して多層化
する。
間隙を絶縁膜1205で充填する方法としてはモールド
による方法が良い。銅導体表面1206を露出させる方
法としてはエッチングや研磨がある。また、図12
(b)あるいは図12(c)の段階で導電ペーストを穴
内に充填して、その後、表層銅箔をパターニングしても
良い。図12(f)、図12(g)の工程は、通常のビ
ルドアッププロセスで、ビアホールは感光性絶縁樹脂の
フォトリソグラフィやレーザアブレーションにより形成
する。
板を製造する今1つの方法であるA法の製造工程による
製造方法について説明しよう。図13は、本発明に係る
多層配線基板の製造方法のA法の製造工程を工程別に、
その多層配線基板の断面図を示した図である。
2をあけ(図13(a)、図13(b))、全面に銅め
っきをする(図13(c))。
抜きパターンを形成し、ビア用の銅をめっきした後、レ
ジストを剥離して図13(d)の構造とする。
ーンを形成した後、表層銅をエッチングによりパターニ
ングし、レジストを剥離して図13(e)の構造とす
る。
型を設置し、その基板とその金型との間にフィラー含有
無溶剤形流動性高分子前駆体を供給する。その後、金型
と基板との間を排気し、金型を基板方向へ移動させて、
供給した前駆体を基板上の銅導体間隙に充填する。
け、静水圧下において前駆体を硬化して、スルーホール
を含む銅導体間隙を絶縁膜1306で充填する。この
後、ビア銅導体表面1307を露出させて図13(f)
の構造とする。
導電膜(図示せず)を形成し、所望の配線形状にレジス
トの抜きパターンを形成した後、配線銅導体1308を
めっきにより形成する。さらに、所望のビア形状にレジ
ストの抜きパターンを形成した後、ビア銅導体1309
をめっきにより形成し、2層のレジストを剥離し、不要
な下地導電膜をエッチングして、配線銅導体1308と
ビア銅導体1309を形成した図13(g)の構造とす
る。
1310で充填した後、ビア銅導体表面1311を露出
させて図13(h)の構造とする。多層化する場合は、
図13(g)、図13(f)の工程を繰り返す。
B法の製造方法のポイントとなるところを説明する。図
14は、絶縁膜、フィラー、下地導電膜の態様を示す断
面図である。
溶剤形流動性高分子前駆体はシートあるいはフィルム状
にすることが困難であるので、その供給はこの前駆体を
加熱溶融させて、精密定量吐出装置にて供給することが
望ましい。
すような絶縁膜上に形成する下地導電膜1403を形成
する方法について説明する。
高分子前駆体を硬化した絶縁膜1401中のフィラー1
402を薬液により分解あるいは溶解する。そして、図
14(b)のように絶縁膜表面を粗面化した後、無電解
めっきすることにより、ビア銅導体と接続する図14
(c)の下地導電膜1403を形成する。これにより絶
縁膜との接着強度に優れた下地導電膜を形成することが
できる。
を露出させる工程において、同様にして絶縁膜表面を粗
化することにより、上層の銅との接着性、特に、サーマ
ルビア形成時の穴埋めされた貫通めっきスルーホール上
の絶縁膜と銅の接着性を高めることができる。
形流動性高分子前駆体が多官能エポキシ樹脂とノボラッ
ク樹脂の組成物にすると、薬液としては、アルカリ性水
溶液、エチレンジアミンとヒドラジンヒドラートの混合
液、N−メチル−2−ピロリドンまたはハロゲン化フェ
ノールのうちから選ばれた1種を用いることができる。
アルカリ性水溶液の場合には、ビア銅導体表面を露出
させる時に使うアルカリ性過マンガン酸塩エッチング液
で代用しても良い。このようにフィラーとしてポリイミ
ドを用いると絶縁膜全体としての耐熱性、電気特性、機
械特性等の物性を損なうことはない。
りプリント板の替わりに絶縁材料を使っても構わない。
絶縁材料としては、例えば、プリプレグ材を硬化した絶
縁材料を使うこともできる。
記課題の信頼性の高い高密度多層配線基板を低コスト
で、製造することができ、さらに、放熱性と高周波特性
に優れた構造を多層配線基板の製造過程で、その多層配
線基板に作り込むことができる。
た半導体装置の材料、構造のスケール、製造方法の具体
例〕以下、本発明の各実施例を、上記構造の説明と製造
方法の説明を踏まえて、図12、図13および図15を
用いて具体的に説明するが、本発明の適用対象は、素よ
りこれらに限定されるものではない。ここで、図15
は、多層配線基板の各スケールを表示するための上面図
である。
ント板(三菱瓦斯化学製)にドリリングで格子状に貫通
穴をあけ(図12(a)、図12(b))、全面に化学
銅めっきを施した(図12(c))。
・現像により所望の形状に残しパターンを形成した後、
表層銅をエッチングによりパターニングし、レジストを
剥離した(図12(d))。
にポリイミドフィラーと4官能性エポキシ樹脂系とノボ
ラック樹脂から成るフィラー含有無溶剤形流動性高分子
前駆体を精密定量吐出装置にて被着し、金型内にて減圧
加熱後、平板で上下から圧力をかけた。
加熱硬化して、絶縁膜を形成した後、銅導体表面は僅か
に絶縁膜が残っているのでアルカリ性過マンガン酸系エ
ッチング液で除去し、銅導体表面を露出させるととも
に、この絶縁膜表面を粗化した。
光・現像により所望の位置にビアホールを形成した(図
12(f))。次いで、後加熱を加え、アルカリ性過マ
ンガン酸系粗化液で層間絶縁膜を粗化し、化学銅めっ
き、電気銅めっきを施し、後加熱硬化をした。その後、
フィルムレジストを成膜し、露光・現像により所望の形
状に残しパターンを形成した後、表層銅をエッチングに
よりパターニングし、レジストを剥離した(図12
(g))。
からレジスト剥離までの工程を繰り返し、最後にソルダ
ーレジストを形成して、両面銅張りプリント板の両面に
逐次積層形薄膜層を2層づつ、計6層の多層配線基板を
作製した。
5(a)に示すように、最も高密度な部分で、格子ピッ
チdpが700μm、貫通めっきスルーホールは、キリ
径drが300μm、ランド幅wldを100μmと
し、4つの貫通めっきスルーホールの中央に、3つのラ
ンドから離れた距離dqを100μm程取って、1つの
ランドを拡張した。そして、このランドすなわちパッド
上に底部の径db100μmのフォトビアホールを形成
し、外側の配線層におけるフォトビアホールのランド幅
whldは、50μm、フォトビアホールの乗るパッド
径は300μm、パッドピッチdlpは700μm、パ
ッド間にライン幅wlが57μm、スペース幅wsが5
7μmの配線を3本形成し、層間接続は千鳥構造とし
た。
て、図8(b)に示すようなサーマルビアを形成し、片
面上のベアチップと基板は銀ペーストで、さらに、ベア
チップと基板のパッドとはハンダボールで接続し、裏面
のサーマルビア部とパッド部にハンダボールを形成し
て、図5のような構造をマルチチップモジュール及び半
導体パッケージに導入した。
ント板(三菱瓦斯化学製)にドリリングで格子状に貫通
穴をあけ(図13(a)、図13(b))、全面に化学
銅めっきを施した図13(c))。
・現像により所望の形状にビア用の抜きパターンを形成
した後、電気銅めっきでビアを形成し、レジストを剥離
した(図13(d))。
光・現像により所望の形状にレジストの残しパターンを
形成した後、表層銅をエッチングによりパターニング
し、レジストを剥離した(図13(e))。
にポリイミドフィラーと4官能性エポキシ樹脂系とノボ
ラック樹脂から成るフィラー含有無溶剤形流動性高分子
前駆体を精密定量吐出装置にて被着し、金型内にて減圧
加熱後、平板で上下から圧力をかけた。
加熱硬化して、絶縁膜を形成した後、ビア銅導体表面は
僅かに絶縁膜がのっているのでアルカリ性過マンガン酸
系エッチング液でエッチング除去して銅導体表面を露出
させるとともに、絶縁膜表面を粗化した(図13
(f))。
膜(図示せず)を形成した。そして、フィルムレジスト
を成膜し、露光・現像により所望の形状に配線用の抜き
パターンを形成し、電気銅めっきで銅を形成し、さらに
この上に、フィルムレジストを成膜し、露光・現像によ
り所望の形状にビア用の抜きパターンを形成し、電気銅
めっきで銅を形成、2層のレジストを剥離した後、不要
となった下地導電膜をエッチング除去して、銅の配線と
ビアを形成した(図13(g))。
性高分子前駆体の被着から下地銅導電膜のエッチング形
成までの工程を繰り返した後、さらに、フィラー含有無
溶剤形流動性高分子前駆体の被着から銅表面の露出まで
の工程を行ない、両面銅張りプリント板の両面に逐次積
層形薄膜層を2層づつ、計6層の多層配線基板を作製し
た。
5(b)に示すように、最も高密度な部分で、格子ピッ
チdpが635μm、貫通めっきスルーホールは、キリ
径drが300μm、ランド幅wldを100μmと
し、4つの貫通めっきスルーホールの中央に、3つのラ
ンドから離れた距離dqを100μm程取って、1つの
ランドを拡張した。そして、このランドすなわちパッド
上に径dpld55μmの柱状ビアを形成し、外側の配
線層におけるビアが乗るパッド径は145μm、パッド
ピッチdlpは635μm、このパッド間にライン幅w
lが55μm、スペース幅wsが55μmの配線を4本
形成し、層間接続は千鳥構造とした。
て、図8(a)に示すようなサーマルビアを形成し、片
面上のベアチップと基板は銀ペーストで、さらに、ベア
チップと基板のパッドとはハンダボールで接続し、裏面
のサーマルビア部とパッド部にハンダボールを形成し
て、図5のような構造をマルチチップモジュール及び半
導体パッケージに導入した。
となる両面プリント配線基板は、最も高密度な部分で、
格子ピッチdpが600μm、貫通めっきスルーホール
は、キリ径drが300μm、ランド幅Wldを100
μmとし、4つの貫通めっきスルーホールの中央に、3
つのランドから離れた距離dqを100μm程取って、
1つのランドを拡張した。そして、このランドすなわち
パッド上に55μm径の柱状ビアを形成し、外側の配線
層におけるビアが乗るパッド径は145μm、パッドピ
ッチが424μm、すなわち、4つの穴埋めされた貫通
めっきスルーホールの中心位置とそれら中心位置の形成
する格子の中央位置の両者で構成した格子で、パッド間
にライン幅wlが55μm、スペース幅wsが55μm
の配線を2本形成する逐次積層形薄膜層とし、実施例2
と同様のマルチチップモジュール及び半導体パッケージ
を形成した。
板の製造過程において、図10(b)に示すようなウォ
ールビアを形成し、図11に示すような移動無線端末の
受信系と発信系、論理系と無線系を分離した基板を製造
した。
板の製造過程において、図10(a)に示すようなウォ
ールビアを形成し、図11に示すような移動無線端末の
受信系と発信系、論理系と無線系を分離した基板を製造
した。
ント板(三菱瓦斯化学製)の替わりに、BTレジンのプ
リプレグを熱硬化した材料をベース基板に用い、実施例
1と同様の多層配線基板を実施例1と同様にして作製し
た。
ント板(三菱瓦斯化学製)の替わりに、BTレジンのプ
リプレグを熱硬化した材料をベース基板に用い、実施例
2と同様の多層配線基板を実施例2と同様にして作製し
た。
ント板(三菱瓦斯化学製)の替わりに、BTレジンのプ
リプレグを熱硬化した材料をベース基板に用い、全面の
化学銅めっきの替わりに、ダイレクトプレーティングを
用いて、実施例1と同様の多層配線基板を実施例1と同
様にして作製した。
ント板(三菱瓦斯化学製)の替わりに、BTレジンのプ
リプレグを熱硬化した材料をベース基板に用い、全面の
化学銅めっきの替わりに、ダイレクトプレーティングを
用いて、実施例2と同様の多層配線基板を実施例2と同
様にして作製した。
表面に僅かに残っている絶縁膜をアルカリ性過マンガン
酸系エッチング液で除去し、銅導体表面を露出させた。
その後、エチレンジアミンとヒドラジンヒドラートの混
合液に浸漬し、ポリイミドフィラーを分解して、絶縁膜
表面を粗化した。
導体表面に僅かに残っている絶縁膜をアルカリ性過マン
ガン酸系エッチング液で除去し、銅導体表面を露出させ
た。その後、エチレンジアミンとヒドラジンヒドラート
の混合液に浸漬し、ポリイミドフィラーを分解して、絶
縁膜表面を粗化した。
表面に僅かに残っている絶縁膜をアルカリ性過マンガン
酸系エッチング液で除去し、銅導体表面を露出させた。
その後、N−メチル−2−ピロリドンとハロゲン化フェ
ノールの混合液に浸漬し、ポリイミドフィラーを溶解し
て、絶縁膜表面を粗化した。
導体表面に僅かに残っている絶縁膜をアルカリ性過マン
ガン酸系エッチング液で除去し、銅導体表面を露出させ
た。その後、N−メチル−2−ピロリドンとハロゲン化
フェノールの混合液に浸漬し、ポリイミドフィラーを溶
解して、絶縁膜表面を粗化した。
ト配線基板の両面の接続をとるための貫通めっきスルー
ホールの穴を形成した場合であっても、その外側に形成
する絶縁膜と銅の逐次積層形薄膜層において高密度に配
線を形成する能力を最大限に引き出す構造の多層配線基
板およびこれを用いた半導体装置を提供することができ
る。特に、コアとなる両面プリント配線基板の表面に配
線を形成できない程、密にスルーホールを形成しても、
その外側に形成する逐次積層形薄膜層の導体層に配線を
形成できる構造の多層配線基板およびこれを用いた半導
体装置を提供することができる。
造の多層配線基板およびこれを用いた半導体装置を提供
することができる。
た多層配線基板およびこれを用いた半導体装置を提供す
ることができる。
性良く低コストで製造する方法を提供することにあり、
特に、絶縁膜と下地導電膜の接着強度の優れた多層配線
基板の製造方法を提供することができる。
造を示す図で、図1(a)がランドとビアの斜視図、図
1(b)が(a)のAA´断面図である。
面図を模式的に示したものである。
下に形成される配線層の配線パターンの一つの例の上面
図を模式的に示したものである。
下に形成される配線層の配線パターンの一つの例の上面
図を模式的に示したものである。
載した本発明の多層配線基板を用いた半導体装置の断面
図である。
導体パッケージを搭載した本発明の多層配線基板を用
い、リードフレームを取り付けた半導体装置の断面図で
ある。
ルーホール一つに、一つの柱状の銅体を対応せしめたも
のである。
数のスルーホールに、一つの柱状の銅体を対応せしめた
ものである。
優れた半導体装置の断面図である。
板の斜視図である。
る。
の製造工程を工程別に、その多層配線基板の断面図を示
した図である。
の製造工程を工程別に、その多層配線基板の断面図を示
した図である。
断面図である。
上面図である。
のランド 102,205…穴埋めされた貫通めっきスルーホール
ランドの拡張部 103,206…ビア 201,202,203,204,303,304,3
05,306,702,802,904…穴埋めされた
貫通めっきスルーホール 301…逐次積層形薄膜層の配線 302,401,402,403,404,405,5
02,503,602,603…パッド α…コアとなる両面プリント配線基板のスルーホール格
子 β,γ…逐次積層形薄膜層の格子 501,601…多層配線基板 504,505,604,605,902…半導体また
は半導体パッケージ 506,507,606…ハンダボール 607…リードフレーム 701…両面プリント板 704,804…穴埋めされた貫通めっきスルーホール
の穴埋め部 705,803,805,901,905…銅 903,906…良熱導伝体 1001…配線 1002…絶縁層 1003,1004,1103…グランド層 1101…基板 1102…電気回路 1201,1301…両面銅張りプリント板 1202,1302…ドリル穴 1203,1204,1209,1303,1304,
1305,1308,1309…銅体 1205,1306,1310,1401…絶縁膜 1206,1307,1311…銅導体表面 1207…層間絶縁膜 1208…ビアホール 1402…フィラー 1403…下地導電膜 dp…スルーホール格子ピッチ dr…キリ径 wld…ランド幅 dq…3つのランドから離れた距離 db…フォトビアホール底部の径 dlp…パッドピッチ dpld…スタッドビア径 wl…ライン幅 ws…スペース幅
Claims (14)
- 【請求項1】 コアとなる両面プリント板と、 その上または下に形成される配線層とを有する多層配線
基板において、 前記コアとなる両面プリント板は、穴埋めされた貫通め
っきスルーホールを備え、 その穴埋めされた貫通めっきスルーホールの周縁に存在
するランドを拡張して、拡張ランド部を形成して、 その拡張ランド部の表面に、前記上または下に形成され
る配線層との接続をとるためのビアを形成して成ること
を特徴とする多層配線基板。 - 【請求項2】 前記コアとなる両面プリント板が、少な
くとも4つの穴埋めされた貫通めっきスルーホールを有
し、 それら4つの穴埋めされた貫通めっきスルーホールの中
央位置の形成する格子の中央位置にまで、前記拡張ラン
ド部を拡張することを特徴とする請求項1記載の多層配
線基板。 - 【請求項3】 前記コアとなる両面プリント板の上また
は下に形成される前記配線層において、 そのビアパッド位置が4つの穴埋めされた貫通めっきス
ルーホールの中心位置、それら中心位置の形成する格子
の中央位置のいずれか一方、または、両者であることを
特徴とする請求項1および請求項2記載のいずれかの多
層配線基板。 - 【請求項4】 請求項3記載の多層配線基板の両面の格
子上にパッドを設け、 前記多層配線基板の片面のパッ
ド上に1個以上の半導体または半導体パッケージを接続
し、 前記多層配線基板のもう一方の片面のパッド上に、別の
多層配線基板と接続するための導電体を形成するか、 あるいは、 前記多層配線基板両面のパッド上に、各々の片面に1個
以上の半導体または半導体パッケージを接続し、 前記多層配線基板のいずれかの片面のパッド上に、別の
多層配線基板と接続するための導電体を形成したことを
特徴とする半導体装置。 - 【請求項5】 両面プリント板の穴埋めされた貫通めっ
きスルーホールのランドおよび穴埋め部上に柱状の銅体
を形成して成ることを特徴とする多層配線基板。 - 【請求項6】 両面プリント板の穴埋めされた貫通めっ
きスルーホールの複数個を含む領域の表層銅および穴埋
め部上に柱状の銅体を形成して成ることを特徴とする多
層配線基板。 - 【請求項7】 請求項5および請求項6記載のいずれか
の多層配線基板において、前記柱状の銅体と半導体また
は半導体パッケージを熱伝導率の良い熱伝導体で接続
し、 かつ、 穴埋めされた貫通めっきスルーホールを電源層もしくは
グランド層と接続するか、または、前記半導体もしくは
半導体パッケージに接続された銅体と反対側の柱状の銅
体に、別の多層配線基板と接続するための熱伝導率の良
い熱伝導体を形成することのいずれか一方、または、両
者をおこなうことを特徴とする半導体装置。 - 【請求項8】 基板中に含まれる少なくとも1本以上の
配線を有する領域の配線周囲を絶縁層で被い、かつ、そ
の領域の上下、左右、前後の3方向の内、少なくとも2
方向をグランド層で囲うことを特徴とする多層配線基
板。 - 【請求項9】 請求項8記載の多層配線基板を用いて、
複数の電気回路系を構成し、それらを前記グランド層で
相互に分離したことを特徴とする半導体装置。 - 【請求項10】 (1)両面銅張りプリント板を穴明け
し、全面に銅めっきをする工程、 (2)所望の形状にレジストの抜きパターンを形成した
後、ビア用の銅をめっきし、レジストを剥離する工程、 (3)所望の形状にレジストの残しパターンを形成した
後、表層銅をパターニングし、レジストを剥離する工
程、 (4)前記基板の両面に表面の平坦な金型を設置し、こ
の基板と金型との間にフィラー含有無溶剤形流動性高分
子前駆体を供給する工程、 (5)前記金型と前記基板との間を排気する工程、 (6)前記金型を前記基板方向へ移動させてフィラー含
有無溶剤形流動性高分子前駆体を前記基板上の銅導体間
隙に充填する工程、 (7)前記前駆体に所定の静水圧をかける工程、 (8)静水圧下において前記前駆体を硬化する工程、 (9)ビア銅導体表面を露出させる工程、 (10)前記ビア銅導体と接続する下地導電膜を形成す
る工程、 (11)所望の形状にレジストの抜きパターンを形成し
た後、配線銅導体をめっきにより形成する工程、 (12)所望の形状にレジストの抜きパターンを形成し
た後、ビア銅導体をめっきにより形成する工程、 (13)2層のレジストを剥離する工程、 (14)不要の下地導電膜をエッチングする工程、 を含み、前記(1)ないし(3)の工程をこの順におこ
ない、その後に、前記(4)ないし(14)の工程をこ
の順に繰り返すことで多層化する多層配線基板の製造方
法(A法)、 または、 (1)両面銅張りプリント板を穴あけし、全面に銅めっ
きする工程、 (2)所望の形状にレジストの残しパターンを形成した
後、表層銅をエッチングし、レジストを剥離する工程、 (3)前記基板の両面に表面の平坦な金型を設置し、こ
の基板と金型との間にフィラー含有無溶剤形流動性高分
子前駆体を供給する工程、 (4)前記金型と前記基板との間を排気する工程、 (5)前記金型を前記基板方向へ移動させてフィラー含
有無溶剤形流動性高分子前駆体を前記基板上の銅導体間
隙に充填する工程、 (6)前記前駆体に所定の静水圧をかける工程、 (7)静水圧下において前記前駆体を硬化する工程、 (8)表層銅導体表面を露出させる工程、 (9)絶縁膜を成膜した後、絶縁膜の所望の位置にビア
ホールを形成する工程、 (10)ビア銅導体と配線銅導体をめっきにより形成す
る工程、 を含み、前記(1)ないし(8)の工程をこの順におこ
ない、その後に、前記(9)ないし(10)の工程をこ
の順に繰り返すことで多層化する多層配線基板の製造方
法(B法)において、 前記フィラー含有無溶剤形流動性高分子前駆体を加熱溶
融させて、精密定量吐出装置にて基板上に供給すること
を特徴とする多層配線基板の製造方法。 - 【請求項11】 前記A法またはB法の銅導体表面を露
出させる工程である前記A法−(9)およびB法−
(8)において、 フィラーを薬液により分解あるいは溶解し、前記絶縁膜
表面を粗面化することを特徴とする請求項10記載の多
層配線基板の製造方法。 - 【請求項12】 前記フィラーがポリイミドで、 前記無溶剤形流動性高分子前駆体が、多官能エポキシ樹
脂とノボラック樹脂の組成物であり、 前記薬液が、 (a)アルカリ性水溶液、 (b)エチレンジアミンとヒドラジンヒドラートの混合
液、 (c)N−メチル−2−ピロリドンまたはハロゲン化フ
ェノールのいずれか一方、または、両者のうちで、 前記(a)ないし(c)のうちから選ばれた1種である
ことを特徴とする請求項11記載の多層配線基板の製造
方法。 - 【請求項13】 前記両面銅張りプリント板の替わり
に、絶縁基板を使うことを特徴とする請求項10記載の
多層配線基板の製造方法。 - 【請求項14】 前記絶縁基板が、プリプレグ材を硬化
した基板であることを特徴とする請求項13記載の多層
配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15905994A JP3496273B2 (ja) | 1994-05-13 | 1994-07-12 | 多層配線基板とそれを用いた半導体装置および多層配線基板の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9897594 | 1994-05-13 | ||
JP6-98975 | 1994-05-13 | ||
JP15905994A JP3496273B2 (ja) | 1994-05-13 | 1994-07-12 | 多層配線基板とそれを用いた半導体装置および多層配線基板の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003336690A Division JP3994952B2 (ja) | 1994-05-13 | 2003-09-29 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0832240A true JPH0832240A (ja) | 1996-02-02 |
JP3496273B2 JP3496273B2 (ja) | 2004-02-09 |
Family
ID=26440058
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15905994A Expired - Lifetime JP3496273B2 (ja) | 1994-05-13 | 1994-07-12 | 多層配線基板とそれを用いた半導体装置および多層配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3496273B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999021224A1 (fr) * | 1997-10-17 | 1999-04-29 | Ibiden Co., Ltd. | Substrat d'un boitier |
JPH11307687A (ja) * | 1998-04-16 | 1999-11-05 | Ibiden Co Ltd | パッケージ基板 |
US6989590B2 (en) | 2003-07-17 | 2006-01-24 | Mitsubishi Denki Kabushiki Kaisha | Power semiconductor device with a control circuit board that includes filled through holes |
-
1994
- 1994-07-12 JP JP15905994A patent/JP3496273B2/ja not_active Expired - Lifetime
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999021224A1 (fr) * | 1997-10-17 | 1999-04-29 | Ibiden Co., Ltd. | Substrat d'un boitier |
US6392898B1 (en) | 1997-10-17 | 2002-05-21 | Ibiden Co., Ltd. | Package substrate |
US6411519B2 (en) | 1997-10-17 | 2002-06-25 | Ibiden Co., Ltd. | Package substrate |
US6487088B2 (en) | 1997-10-17 | 2002-11-26 | Ibiden Co., Ltd. | Package substrate |
US6490170B2 (en) | 1997-10-17 | 2002-12-03 | Ibiden Co., Ltd. | Package substrate |
CN100426491C (zh) * | 1997-10-17 | 2008-10-15 | 揖斐电株式会社 | 封装基板 |
USRE41051E1 (en) | 1997-10-17 | 2009-12-22 | Ibiden Co., Ltd. | Package substrate |
USRE41242E1 (en) | 1997-10-17 | 2010-04-20 | Ibiden Co., Ltd. | Package substrate |
JPH11307687A (ja) * | 1998-04-16 | 1999-11-05 | Ibiden Co Ltd | パッケージ基板 |
US6989590B2 (en) | 2003-07-17 | 2006-01-24 | Mitsubishi Denki Kabushiki Kaisha | Power semiconductor device with a control circuit board that includes filled through holes |
Also Published As
Publication number | Publication date |
---|---|
JP3496273B2 (ja) | 2004-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6107683A (en) | Sequentially built integrated circuit package | |
KR101201940B1 (ko) | 케이블부를 가지는 다층 배선기판의 제조방법 | |
US8236690B2 (en) | Method for fabricating semiconductor package substrate having different thicknesses between wire bonding pad and ball pad | |
JP2003209366A (ja) | フレキシブル多層配線基板およびその製造方法 | |
JP3577421B2 (ja) | 半導体装置用パッケージ | |
JPH07283538A (ja) | 多層プリント配線板の製造方法 | |
JP2001053188A (ja) | 多層配線基板の製造方法 | |
KR100601506B1 (ko) | 양극 산화에 의한 미세 회로패턴이 형성된 패키지 기판의제조 방법 | |
KR100704920B1 (ko) | 범프기판을 이용한 인쇄회로기판 및 제조방법 | |
JP4187049B2 (ja) | 多層配線基板とそれを用いた半導体装置 | |
US6248612B1 (en) | Method for making a substrate for an integrated circuit package | |
JP3496273B2 (ja) | 多層配線基板とそれを用いた半導体装置および多層配線基板の製造方法 | |
KR20070079794A (ko) | 인쇄회로기판의 제조방법 | |
JP2001156453A (ja) | プリント配線板における埋め込みヴィアの形成方法 | |
JP3994952B2 (ja) | 半導体装置 | |
JP2004047543A (ja) | 半導体装置の製造方法 | |
JP2002222897A (ja) | 半導体用パッケージ | |
JP2005236220A (ja) | 配線基板と配線基板の製造方法、および半導パッケージ | |
JP2001308484A (ja) | 回路基板及びその製造方法 | |
JP2004111578A (ja) | ヒートスプレッダー付きビルドアップ型の配線基板の製造方法とヒートスプレッダー付きビルドアップ型の配線基板 | |
KR100688697B1 (ko) | 패키지 기판의 제조방법 | |
JP4026437B2 (ja) | 同軸線内蔵多層配線回路基板及びその製造方法 | |
JP2002223071A (ja) | ビルドアップコア基板、ビルドアップ配線基板、及びその製造方法 | |
KR100694668B1 (ko) | 도금 인입선 없는 패키지 기판 제조방법 | |
JPH11176976A (ja) | 電子部品用パッケージの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071128 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081128 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081128 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091128 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101128 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101128 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131128 Year of fee payment: 10 |
|
EXPY | Cancellation because of completion of term |