JP2001156453A - プリント配線板における埋め込みヴィアの形成方法 - Google Patents

プリント配線板における埋め込みヴィアの形成方法

Info

Publication number
JP2001156453A
JP2001156453A JP37607099A JP37607099A JP2001156453A JP 2001156453 A JP2001156453 A JP 2001156453A JP 37607099 A JP37607099 A JP 37607099A JP 37607099 A JP37607099 A JP 37607099A JP 2001156453 A JP2001156453 A JP 2001156453A
Authority
JP
Japan
Prior art keywords
insulating layer
copper
plating
mask
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP37607099A
Other languages
English (en)
Inventor
Tadashi Hirakawa
董 平川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KARENTEKKU KK
Original Assignee
KARENTEKKU KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KARENTEKKU KK filed Critical KARENTEKKU KK
Priority to JP37607099A priority Critical patent/JP2001156453A/ja
Publication of JP2001156453A publication Critical patent/JP2001156453A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 (修正有) 【課題】表層の銅めっき厚を最小限に押さえながら、ヴ
ィア内の銅めっきによる埋め込みを確実に行う。 【解決手段】絶縁層の第1面には銅箔がなく、絶縁層の
第2面に銅箔の第1面が一体化したプリント配線板また
はプリント配線板の一部の要素において、絶縁層の第1
面から第2面に向けて銅箔の第1面に至る開口部を設
け、絶縁層の第1面には導電化処理することなく電解銅
めっきを行い、開口部を銅めっきで充填したのち絶縁層
の第1面に導電化処理と電解銅めっきを行うプリント配
線板における埋め込みヴィアの形成方法。ヴィア内部の
み導電化処理する場合は、絶縁層の第1面に密着または
接着するマスク16を設け、マスクの開口部と実質的に
同じ位置に絶縁層の開口部を設け、絶縁層の該開口部の
側面を導電化処理したのち電解銅めっきを行い、該開口
部を銅めっきで充填したのちマスクを取り外し、さらに
絶縁層の第1面に導電化処理と電解銅めっきを行う。

Description

【発明の詳細な説明】
【0001】本発明は、両面板、多層板、ビルドアップ
多層板、フレキシブルテープなど配線板における埋め込
みヴィアの形成法に関する。
【産業上の利用範囲】
【0002】本発明は、一般プリント配線板、フレキシ
ブルテープ、半導体実装基板など、広範囲の配線板に利
用することができる。
【従来の技術】
【0003】プリント配線板の高密度化が進展するにと
もない、ビルドアップ技術がさらに重要になっている。
第1図はビルドアップ技術の概念図である。両面板また
は多層板1の外層に1層以上の樹脂層2を順次設け、接
続ヴィア3を形成することにより層間の接続が行われ
る。接続ヴィアの形成は通常、銅めっきにより行われる
が、銅めっきを行うさい、表面の銅箔に関して2種類の
方法がある。
【0004】第1は外層に樹脂つき銅箔を用いる場合
(第2図)で、この場合はヴィアの形成は銅箔4をエッ
チングすることにより予め穴5をあけておき、レーザー
6等で穴あけするさい、銅箔の穴をマスクとして用いる
方法である。この場合、接続ヴィアのめっきは銅箔つき
のまま行われるため、電解銅めっきの工程で銅箔上にも
めっきされて厚い外層8が形成され、このためビルドア
ップ層のファインパターンの形成が困難になるという欠
点があった。さらにヴィアを銅めっきで埋め込もうとす
ると、外層厚みが極端に大きくなり、実用上パターンが
形成できないという問題があった。
【0005】第2は外層にフィルムまたは樹脂層を形成
する場合(第3図)で、この場合は銅箔なしでフィルム
または樹脂層をレーザー等で穴7を形成し、外層とヴィ
アを同時にめっき9を施す方法である。この場合、外層
の厚みは通常はあまり大きくならないが、ヴィアを銅め
っきで埋め込もうとすると、外層にさらに厚い層10が
形成され、またヴィア上に凹部11が形成されるという
欠点を有していた。
【0006】さて、従来のビルドアップ基板(第4図
a)では、通常ヴィアは銅めっきで埋め込まれないた
め、ヴィアの真上にパッドをおくこと(パッドオンヴィ
ア)ができなかった。このため層を重ねるさい、ヴィア
の部分とパッドの部分が必要となり、高密度化の障害と
なっていた。ヴィアを銅めっきで埋め込むことにより、
ヴィアの上にヴィアを重ねること(ヴィアオンヴィア)
により高密度化が可能となる。
【0007】さらに従来、内層のヴィアやパッケージに
仕上がったあとのヴィアは、内部に空隙があると耐湿信
頼性が低下するため、空隙を樹脂等で埋めることが行わ
れてきた。しかし、樹脂埋めはさらにボイドの原因とな
ったり、穴の内壁との密着性などで問題があった。
【0008】このため、第4図bのようにヴィアを銅め
っきで充填することによりヴァイオンヴィアを形成し、
かつ表層のめっきを最小限に押さえることによりファイ
ンパターンを得る技術が所望されてきた。
【0009】この事情はビルドアップのみならず、両面
のテープや硬質板でも同様であり、充填ヴィアによる接
続はヴィア上にパッドを形成したり、平坦な表面を得る
ことによりパッケージに実装したあとの信頼性を向上さ
せるために必要であった。
【発明が解決しようとする課題】
【0010】本発明の課題は、表層の銅めっき厚を最小
限に押さえながら、ヴィア内の銅めっきによる埋め込み
を確実に行うことにある。
【課題を解決するための手段】
【0011】本発明は、絶縁層の第1の面には銅箔がな
く、絶縁層の第2の面に銅箔の第1の面が一体化したプ
リント配線板またはプリント配線板の一部の要素におい
て、絶縁層の第1の面から第2の面に向けて銅箔の第1
の面に至る開口部を設け、絶縁層の第1の面には導電化
処理することなく電解銅めっきを行い、開口部を銅めっ
きで充填したのち絶縁層の第1の面に導電化処理と電解
銅めっきを行うことを特徴とするプリント配線板におけ
る埋め込みヴィアの形成方法である。
【0012】さらに本発明は、絶縁層の第1の面に密着
または接着するマスクを設け、マスクの開口部と実質的
に同じ位置に絶縁層の開口部を設け、絶縁層の該開口部
の側面を導電化処理したのち電解銅めっきを行い、該開
口部を銅めっきで充填したのちマスクを取り外し、さら
に絶縁層の第1の面に導電化処理と電解銅めっきを行う
ことを特徴とする前項記載のプリント配線板における埋
め込みヴィアの形成方法である。
【0013】さらに本発明は、絶縁層の開口部をレーザ
ーで形成することを特徴とする前項記載の埋め込みヴィ
アの形成方法である。
【0014】さらに本発明は、マスクと絶縁層の開口を
レーザーで同時または逐次で行うことを特徴とする前項
記載のヴィアの形成方法である。
【0015】さらに本発明は、絶縁層の開口部を化学エ
ッチングで形成することを特徴とする前項記載の埋め込
みヴィア形成方法である。
【発明の実施の形態】
【0016】本発明は、両面板、多層板、ビルドアップ
多層板、テープ基板に適用することができる。絶縁層の
材料としては、ガラス/エポキシ、ガラス/BT(ビス
マレイミド・トリアジン樹脂)、ガラス/ポリイミド、
アラミド/エポキシなど、補強材を含むもの、エポキ
シ、ポリイミドなど、補強材を含まないものを使用する
ことができる。
【0017】ビルドアップ多層板の場合、コア材として
は通常、補強材を含むガラス/エポキシ、ガラス/BT
(ビスマレイミド・トリアジン樹脂)などをコアとし、
その両面に補強材を含まないエポキシなどの樹脂層を形
成する。なお樹脂層にガラス繊維、アラミド繊維などの
補強材を含むものであってもよい。
【0018】樹脂層の穴明け方法は、レーザー、化学エ
ッチング、プラズマエッチング、その他化学的、物理
的、または機械的方法を用いることができる。レーザー
や化学エッチングは穴の形状が適度にテーパー状で、外
側に向かって開いているのでめっきがつきやすい。
【0019】銅のめっき方法は通常、電解めっきであ
る。電解めっきは、導電性をもつ金属上、または絶縁物
を無電解めっき、ダイレクトプレーティング、金属スパ
ッタリング等の処理で導電化が必要で、前処理のない絶
縁物には電解めっきが行われない。
【0020】本発明では、第一に開口したヴィアの底に
ある銅箔上にめっき層を形成すること、第二にヴィアの
周辺の絶縁物に導電化処理を選択的に行うことによりヴ
ィア内壁を優先的にめっきし、これによって埋め込みヴ
ィアを形成しょうというものである。工程を第5図で示
せば、絶縁層2にレーザー等で穴7をあけ、表面12に
は導電化処理をおこなわずに充填ヴィア13を形成す
る。その後表面12も導電化し薄いめっき層14を得
る。第6図のようにマスク15を絶縁層の上に貼り付
け、このマスクと絶縁層を同時に開口したのちマスクを
取り外し、その後充填めっき14を施すと、ヴィアの内
壁と充填めっきとの密着性が向上する。なお、裏面ある
いは第2層の銅箔は回路加工を施さないものであっても
よく、まためっきすべき箇所に位置するすべての回路が
電解銅めっきのさい外部と電気接続がとれる限り、回路
加工してあってもよい。
【0021】導電化処理を選択的に行うため、以外の部
分をマスクで覆い、その後無電解めっき、ダイレクトプ
レーティング、金属スパッタリング等の導電化処理を施
すとヴィア部分のみに導電化処理が行われ、ヴィアのみ
に電解銅めっきが施される。このマスクの開口をヴィア
形成と同時に行うため、有機材料等のマスクを予め絶縁
層と一体化し、その後マスクとヴィアを同時に開口する
ことができる。また、マスク材料と絶縁層のレーザーに
対する反応が異なる場合、マスクと絶縁層を別々のレー
ザーで開口し、逐次開口することができる。例えばマス
ク開口にはYAGレーザー、絶縁層の開口には炭酸ガス
レーザーを用いることができる。
【0022】導電化処理の方法は、無電解めっき、ダイ
レクトプレーティング(パラジウム系およびカーボン
系)、金属スパッタリング等いかなるものも使用するこ
とができる。
【発明の効果】
【0023】本発明により、表面に銅めっきをつけるこ
となくヴィア内のめっきを施すことができるため、容易
にファインパターンを得ることができる。また、ヴィア
は銅で充填しているため、ボール・グリッド・アレイ
(BGA)などのパッケージに用いたとき、耐湿信頼性
が向上する。
【実施例】
【0024】厚み0.4mmのFR−4からなる多層板
の表面にエポキシ樹脂からなるフィルム状プリプレグ
(味の素ファインテクノ株式会社製ビルドアップ配線板
用フィルムABF−45SHを真空ラミネートし、17
0Cの熱処理により硬化し樹脂層を形成した。さらにそ
の上から感光性ドライフィルムをラミネートした。(た
だし、ここでは感光性を利用して穴を形成することはせ
ず、単なるマスクとして利用した。)
【0025】炭酸ガスレーザーを用いて多層板に形成し
たパッド部をねらって、ドライフィルムと樹脂層を同時
に穴あけし、径150ミクロンの穴を多数得た。
【0026】ドライフィルム表面と穴あけした樹脂層の
内壁を同時に無電解めっ処理したあと、ドライフィルム
を引き剥がし、絶縁層を露出した。その後電解めっきに
より銅で穴(ヴィア)を埋めた。めっきした表面は絶縁
層表面とほぼ同じレベルであり、平滑な表面を有してい
た。
【0027】さらに樹脂層表面に無電解銅めっきを施し
たのち、電解銅めっきを施し、厚み15ミクロンの銅の
表面層を得た。厚みが薄く、均一なため、ライン/スペ
ース各30ミクロン以下のファインパターンが可能であ
った。
【図面の簡単な説明】
【図1】ビルドアップ配線板の概念図
【図2】従来のビルドアップ工法:表層に銅箔のある場
【図3】従来のビルドアップ工法:表層と同時に電解銅
めっきする場合
【図4】(a)埋め込み銅めっきのないビルドアップ基
板 (b)埋め込み銅めっきのあるビルドアップ基板
【図5】本発明のビルドアップ工法:マスクを使わない
場合
【図6】本発明のビルドアップ工法:マスクを使う場合
【符号の説明】
1:内層 2:樹脂層 3:ヴィア 4:表面銅箔 5:銅箔の穴 6:レーザー等 7:レーザー等で開口された穴 8:めっき後の表面銅層 9:表層とヴィアに施された銅めっき層 10:埋め込みヴィア形成で厚くなった表層の銅 11:銅表面の凹部 12:樹脂層の表面 13:銅で埋め込まれたヴィア 14:表層にめっきされた薄い銅層 15:導電化処理されない樹脂層の表面 16:マスク

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】絶縁層の第1の面には銅箔がなく、絶縁層
    の第2の面に銅箔の第1の面が一体化したプリント配線
    板またはプリント配線板の一部の要素において、絶縁層
    の第1の面から第2の面に向けて銅箔の第1の面に至る
    開口部を設け、絶縁層の第1の面には導電化処理するこ
    となく電解銅めっきを行い、開口部を銅めっきで充填し
    たのち絶縁層の第1の面に導電化処理と電解銅めっきを
    行うことを特徴とするプリント配線板における埋め込み
    ヴィアの形成方法。
  2. 【請求項2】絶縁層の第1の面に密着または接着するマ
    スクを設け、マスクの開口部と実質的に同じ位置に絶縁
    層の開口部を設け、絶縁層の該開口部の側面を導電化処
    理したのち電解銅めっきを行い、該開口部を銅めっきで
    充填したのちマスクを取り外し、さらに絶縁層の第1の
    面に導電化処理と電解銅めっきを行うことを特徴とする
    請求項1のプリント配線板における埋め込みヴィアの形
    成方法。
  3. 【請求項3】絶縁層の開口部をレーザーで形成すること
    を特徴とする請求項1または2の埋め込みヴィアの形成
    方法。
  4. 【請求項4】マスクと絶縁層の開口をレーザーで同時ま
    たは逐次で行うことを特徴とする請求項2のヴィアの形
    成方法。
  5. 【請求項5】絶縁層の開口部を化学エッチングで形成す
    ることを特徴とする請求項1または2の埋め込みヴィア
    形成方法。
JP37607099A 1999-11-29 1999-11-29 プリント配線板における埋め込みヴィアの形成方法 Pending JP2001156453A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP37607099A JP2001156453A (ja) 1999-11-29 1999-11-29 プリント配線板における埋め込みヴィアの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP37607099A JP2001156453A (ja) 1999-11-29 1999-11-29 プリント配線板における埋め込みヴィアの形成方法

Publications (1)

Publication Number Publication Date
JP2001156453A true JP2001156453A (ja) 2001-06-08

Family

ID=18506529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP37607099A Pending JP2001156453A (ja) 1999-11-29 1999-11-29 プリント配線板における埋め込みヴィアの形成方法

Country Status (1)

Country Link
JP (1) JP2001156453A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009035014A1 (ja) * 2007-09-11 2009-03-19 Ajinomoto Co., Inc. 多層プリント配線板の製造方法
WO2009035071A1 (ja) * 2007-09-14 2009-03-19 Ajinomoto Co., Inc. 多層プリント配線板の製造法
JP2011091353A (ja) * 2009-10-26 2011-05-06 Kinko Denshi Kofun Yugenkoshi 回路構造
JP2011096993A (ja) * 2009-10-29 2011-05-12 Kinko Denshi Kofun Yugenkoshi 回路構造の製造方法
JP2011096948A (ja) * 2009-10-30 2011-05-12 Panasonic Electric Works Co Ltd 多層回路基板の製造方法及び該製造方法により製造された多層回路基板
JP2011197263A (ja) * 2010-03-18 2011-10-06 Ricoh Co Ltd トナー担持体、現像装置及び画像形成装置
TWI398199B (ja) * 2010-04-13 2013-06-01
CN103687312A (zh) * 2013-11-18 2014-03-26 广州兴森快捷电路科技有限公司 镀金线路板制作方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8337655B2 (en) 2007-09-11 2012-12-25 Ajinomoto Co., Inc. Process for producing multilayer printed wiring board
US8992713B2 (en) 2007-09-11 2015-03-31 Ajinomoto Co., Inc. Process for producing multilayer printed wiring board
WO2009035014A1 (ja) * 2007-09-11 2009-03-19 Ajinomoto Co., Inc. 多層プリント配線板の製造方法
WO2009035071A1 (ja) * 2007-09-14 2009-03-19 Ajinomoto Co., Inc. 多層プリント配線板の製造法
TWI457062B (zh) * 2007-09-14 2014-10-11 Ajinomoto Kk 多層印刷電路板之製造方法
JP5532924B2 (ja) * 2007-09-14 2014-06-25 味の素株式会社 多層プリント配線板の製造法
CN101803485B (zh) * 2007-09-14 2012-01-25 味之素株式会社 多层印刷电路板的制造方法
TWI392405B (zh) * 2009-10-26 2013-04-01 Unimicron Technology Corp 線路結構
JP2011091353A (ja) * 2009-10-26 2011-05-06 Kinko Denshi Kofun Yugenkoshi 回路構造
TWI392419B (zh) * 2009-10-29 2013-04-01 Unimicron Technology Corp 線路結構的製作方法
JP2011096993A (ja) * 2009-10-29 2011-05-12 Kinko Denshi Kofun Yugenkoshi 回路構造の製造方法
JP2011096948A (ja) * 2009-10-30 2011-05-12 Panasonic Electric Works Co Ltd 多層回路基板の製造方法及び該製造方法により製造された多層回路基板
JP2011197263A (ja) * 2010-03-18 2011-10-06 Ricoh Co Ltd トナー担持体、現像装置及び画像形成装置
TWI398199B (ja) * 2010-04-13 2013-06-01
CN103687312A (zh) * 2013-11-18 2014-03-26 广州兴森快捷电路科技有限公司 镀金线路板制作方法
CN103687312B (zh) * 2013-11-18 2017-09-22 广州兴森快捷电路科技有限公司 镀金线路板制作方法

Similar Documents

Publication Publication Date Title
JP3297879B2 (ja) 連続して形成した集積回路パッケージ
US8236690B2 (en) Method for fabricating semiconductor package substrate having different thicknesses between wire bonding pad and ball pad
US6426011B1 (en) Method of making a printed circuit board
JP7097139B2 (ja) 配線基板
JP2001053188A (ja) 多層配線基板の製造方法
JP2001156453A (ja) プリント配線板における埋め込みヴィアの形成方法
TWI665772B (zh) 配線基板
JP2003347700A (ja) 配線基板
JP2004047836A (ja) プリント配線板とその製造方法
JP2020057767A (ja) プリント配線基板
WO2005015966A1 (ja) プリント配線板およびその製造方法
JP2002252436A (ja) 両面積層板およびその製造方法
JPH10261854A (ja) プリント配線板及びその製造方法
JP2001144442A (ja) 積層配線板
JP2012015334A (ja) 配線基板およびその製造方法
JP2002344135A (ja) 配線板製造用絶縁層転写シート及びビルドアッププリント配線板及びその製造方法
JP2003283135A (ja) 配線基板
JPH11163528A (ja) 多層電子部品搭載用基板及びその製造方法
JPH0832240A (ja) 多層配線基板とそれを用いた半導体装置および多層配線基板の製造方法
JP2002185134A (ja) プリント配線板及びその製造方法
JPH1168291A (ja) プリント配線板及びその製造方法
JP2002043741A (ja) プリント配線板の製造方法
JP2011071358A (ja) 配線基板の製造方法
JP2017224745A (ja) 配線基板およびその製造方法
JP2017224744A (ja) 配線基板およびその製造方法