JPS63260198A - 多層回路板の製造方法 - Google Patents

多層回路板の製造方法

Info

Publication number
JPS63260198A
JPS63260198A JP9448787A JP9448787A JPS63260198A JP S63260198 A JPS63260198 A JP S63260198A JP 9448787 A JP9448787 A JP 9448787A JP 9448787 A JP9448787 A JP 9448787A JP S63260198 A JPS63260198 A JP S63260198A
Authority
JP
Japan
Prior art keywords
circuit board
multilayer circuit
conductor portion
circuit
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9448787A
Other languages
English (en)
Inventor
吉章 荻原
志賀 章二
須田 英男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP9448787A priority Critical patent/JPS63260198A/ja
Publication of JPS63260198A publication Critical patent/JPS63260198A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、多層回路板の製造方法に関する。
〔従来の技術〕
従来、多層回路り層間接続は、ドリルホール、パンチホ
ール等の穴の壁面にメッキを施したスルーホールや、こ
のような穴の中に導電性ペーストを充填したバイヤーホ
ール等が用いられている。
而して、大電流を扱うパワーエレクトロニクス基板の場
合、層間接続部の電流容量が不足する傾向があった。ま
た、このような層間接続部は、構造上、曲げ、ねじれ、
振動等の機械的外力及び熱応力に対して極めて弱いもの
であった。このため大電流を扱い、かつ、蛋動等の機械
的外方及び熱応力が同時に基板に作用する所謂自動車用
エレクトロニクス基板、産業用回路基板等の解決すべき
大きな課題となっていた。
〔発明が解決しようとする問題点〕
上述の問題を解消するために層間接続部を並列にしたり
、回路の引き回し方等の配線状態を工夫した多層回路板
の製造方法が開発されている。しかし、このような方法
によるものでは1層間接続部の数の増大、引き回し回路
部の面積の増加、配線設計段階でのコストの上昇等の避
は難い問題が発生する。この問題は、基板の高密度化、
表面実装化が進むにつれて顕在化する。
本発明は、かかる点に鑑みてなされたものであり、電気
的、機械的特性の向上を図りた多層回路板を量産可能に
してしかも製造コストの低減を達成した多層回路板の製
造方法を提供するものである。
〔問題点を解決するための手段〕
本発明は、基板上に絶縁WIヲ介して所定の回路を設け
た導体層の複数個を順次形成する多層回路板の製造方法
において、基板上に絶縁層を介して金属導体Sを形成す
る工程と、該金属導体層の所定領域に選択エツチングを
施して薄肉導体部を形成すると共に、厚肉導体部をエツ
チングせずにそのまま残し、引き続いて選択エツチング
を施して該薄肉導体部に所定の第1回路を形成する工程
と、前記第1回路と絶縁部材を介して電気的に分離し。
かつ、前記厚肉導体部と直接電気的に接続する第2回路
を設ける工程とを具備することを特徴とする多層回路板
の製造方法である。
ここで、基板上に絶縁層を介して金属導体Mを形成する
工程は、基板上に絶縁層を介して金属導体箔を貼着する
か、または基板上の絶縁層上忙化学メッキ或いは化学メ
ッキと電気メッキで金属導体層を形成するととによって
行うことができる。
金属導体層の厚さは18μm〜70pmが好ましい。尚
、本発明における基板の材質は特に制限されるものでは
ないが、金属が特に放熱性の点で好ましく、多層回路板
の高密度実装を効果的に可能にするものである。
また、第2回路を形成する際の金属導体層の形成は1例
えば化学メッキ或いは化学メッキと電気メッキで行うこ
とができる。
また、第1回路及び厚内導体部の形成工程は、多層回路
の何層目で行りても良いことは勿論である。
以下、本発明方法忙ついて図面を参照して説明する。
蕗1図に示す如く1例えばAA等の金属からなる基板1
上に、エポキシ系接着剤からなる絶縁層2t−介して、
所定の厚さの金属導体箔3をプレス圧着等によ層形成す
る。次いで、金属導体箔3上に所定のレジス)llI4
を形成し、これに露光、現像を施して所定のパターニン
グを行う。
次ニ、第2図に示す如く、レジスト膜4をマスクにして
選択エツチングを施し、その金属導体箔3の肉厚よシ薄
い肉厚の薄肉導体部5を形成することにより、金属導体
箔3の一部をそのtま残して厚肉導体部20を突出させ
る。
次に、第3図に示す如く、レジスト膜4を除去してから
薄肉導体部5に対応する部分に所定のパゝ゛。
ターンを有するレジスト膜6會新しく形成する。
次に、第4図に示す如く、このレジスト膜6′ftマス
クにして選択エツチングを施し、薄肉導体部5の領域に
第1回路7を形成する。
次に、レジスト膜6を除去してから第5図に示す如く、
第1回路1及び厚肉導体部20上に絶縁部材8′t−形
成し、これに表面平坦化処理を施し、上下層間接続部と
なる厚内導体部20の頂部を露出させる。
次に、厚肉導体部20及び絶縁部材8上に、例えば化学
メッキ眞よシ導体層9全形成する。
次に、第7図に示す如く、前述と同様に所定パターンの
レジスト膜を利用した選択エツチングにより、導体層9
Vc所定の第2回路10を形成する。
然る後、第2回路形成側の表面にパッド部を除いて半田
レジストヲ塗布し更に全面にフラックスを塗布して多層
回路板15を得る。
〔作用〕
本発明に係る多層回路板の製造方法によれば、2回の選
択エツチングにより金属導体から厚肉導体部と薄肉の第
1回路とを別々に形成する。その結果、大電流容量を必
要とし、かつ、高い機械的強度が要求される層間接続部
を厚肉導体部として形成し、しかも、薄肉微細な第1回
路も容易に形成して、製造コストを低減させつつ所定の
多層回踏板を量産することができる。
〔実施例〕
以下、本発明の実施例について説明する。
アルマイト処理されたAj基板(450ffllX45
0UX 1.2ut )上に、AJ、O,el 5−含
んだエポキシ系接着剤からなる絶縁層を介して、厚さ7
0/JmのCu箔を160℃、tslrp/d。
0.5hrの条件でプレス圧着により積層した。次いで
、Cu箔上に感光性ドライフィルム(DFR1旭化成社
、商品名)を圧着して露光、現像を施し所定パターンの
レジスト膜を形成した。
次に、このレジスト膜をマスクにしてF e CA。
液によりCu箔に選択エツチングを施し、厚さ35μm
の薄肉導体部を形成した。
次に、薄肉導体部に対応する部分に所定のパターン形状
を有するレジスト膜を、薄肉導体部を含むCuiの表面
全面に前述と同様にして形成した。
次に、このレジスト膜をマスクに前述のものと同じエツ
チング液で選択エツチングを施し薄肉導体部に第1回路
を形成した。
次に、前記薄肉導体部に相当する表面全面に絶縁ペース
)(HRI6.太陽インキ社、商品名)をスクリーン印
刷し、便化(180℃、0.5hr)後、表面を研磨し
て上下゛層間接続部を露出させた。
次に、Aj基板の露出面をマスキングしてからこれを1
チのPd(J、のHCA水溶液に浸漬し、続いて、エン
プレートc、u406(メルテックス社、商品名)の化
学メッキ浴に60℃の温度で、20分間浸漬して、厚さ
05μmのメッキ層を表面全面に形成した。次いで、こ
れ1cus04120!f/I、I(,80,30)/
!、トッゾルチナ(奥野製薬社、商品名’) 5 pp
mのCLISO4浴(30℃、5 A / dm’ )
に浸漬し、厚さ35pmのCu層をメッキ層上に電気メ
ッキによ層形成した。
次に、Curf4上に前述と同様の感光性ドライフィル
ムを圧着し、露光・現像釦よシバターニングした後、こ
れをマスクにして選択エツチング全Cu層に施し所定パ
ターンの第2回路を形成した。
然る後、第2回路形成側の表面にパッド部を除いて半田
レジス) (HRI 6.太陽インキ社、商品名)を塗
布し更に全面にフラックスを塗布して多層回路板を得た
このようにして得た実施例の多層回路板では、初期忙断
線事故は見られず、また、一部の回路を切断検鏡したと
ころ割れは全く認められなかった。
更に、250℃のオイルと冷水を用いた交互浸漬を50
回繰返したが、電気抵抗の変化は初期値の5%以内であ
った。これに対して同じサイズの接続部をスルーホール
を利用して形成したガラスエポキシ基板からなる従来の
多層出回路板について同様の浸漬を行ったところ、50
回繰返し後の電気抵抗は初期値の10〜15%増加した
また、実施例の多層回路板の接続部の電流容量は、同一
サイズのスルーホールを利用した接続部の電流容量の値
より2〜3倍であった。また、実施例の多層回路板に機
械的振動を与えながら前述と同様の交互浸漬試験を行っ
たところ、電気抵抗の変化は初期値の7%以内でありた
。これに対して前述の従来の多層出回路板について同様
の交互浸漬試験を行ったところ、電気抵抗の変化は初期
値の25〜30%であった。
また、実施例の多層回路板の製造は極めて容易であり、
得られた多層回路板は放熱性、伝熱性に優れていること
が実験的に確認された。また、実装密度については従来
のセラミック基板に匹敵し、製造コストは約5(l低減
できることが判った。
〔発明の効果〕
以上説明した如く1本発明に係る多層回路板の製造方法
によれば、電気的・機械的特性の信頼性の向上を図った
多層回路板の量産が可能であり、しかも、製造コストを
低減させることができるものである。
【図面の簡単な説明】
第1図乃至第7図は、本発明方法を工程順に示す説明図
である。 1・・・金属基板、2・・・絶縁層、3・・・金属導体
箔、4.6・・・レジスト膜、5・・・薄肉導体部、7
・・・第1回路、8・・・絶縁部材、9・・・導体層、
10・・・第2回路、15・・・多層回路板、20・・
・厚肉導体部。 第1図 第3図 でS5図 第6図

Claims (2)

    【特許請求の範囲】
  1. (1)基板上に絶縁層を介して所定の回路を設けた導体
    層の複数個を順次形成する多層回路板の製造方法におい
    て、基板上に絶縁層を介して金属導体層を形成する工程
    と、該金属導体層の所定領域に選択エッチングを施して
    薄肉導体部を形成すると共に、厚肉導体部をエッチング
    せずにそのまま残し、引き続いて選択エッチングを施し
    て該薄肉導体部に所定の第1回路を形成する工程と、前
    記第1回路と絶縁部材を介して電気的に分離し、かつ、
    前記厚肉導体部と直接電気的に接続する第2回路を設け
    る工程とを具備することを特徴とする多層回路板の製造
    方法。
  2. (2)第2回路の形成手段が、導体層に選択エッチング
    を施すもの、又は、無電解メッキにより所定形状の導体
    層を直接形成するものである特許請求の範囲第1項記載
    の多層回路板の製造方法。
JP9448787A 1987-04-17 1987-04-17 多層回路板の製造方法 Pending JPS63260198A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9448787A JPS63260198A (ja) 1987-04-17 1987-04-17 多層回路板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9448787A JPS63260198A (ja) 1987-04-17 1987-04-17 多層回路板の製造方法

Publications (1)

Publication Number Publication Date
JPS63260198A true JPS63260198A (ja) 1988-10-27

Family

ID=14111648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9448787A Pending JPS63260198A (ja) 1987-04-17 1987-04-17 多層回路板の製造方法

Country Status (1)

Country Link
JP (1) JPS63260198A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2005081311A1 (ja) * 2004-02-24 2007-08-02 三洋電機株式会社 回路装置およびその製造方法
JP2008218907A (ja) * 2007-03-07 2008-09-18 Mitsubishi Electric Corp 回路基板及びパワーモジュール
JP2015165545A (ja) * 2014-02-28 2015-09-17 板橋精機株式会社 パワーモジュールとその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2005081311A1 (ja) * 2004-02-24 2007-08-02 三洋電機株式会社 回路装置およびその製造方法
JP4785139B2 (ja) * 2004-02-24 2011-10-05 オンセミコンダクター・トレーディング・リミテッド 回路装置およびその製造方法
JP2008218907A (ja) * 2007-03-07 2008-09-18 Mitsubishi Electric Corp 回路基板及びパワーモジュール
JP2015165545A (ja) * 2014-02-28 2015-09-17 板橋精機株式会社 パワーモジュールとその製造方法

Similar Documents

Publication Publication Date Title
US4993148A (en) Method of manufacturing a circuit board
KR100778990B1 (ko) 양면 배선 기판 제조 방법, 양면 배선 기판 및 그 기재
TWI222201B (en) Method of producing multilayered circuit board for semiconductor device
JPH08307028A (ja) 回路カード及びその製造方法
JP3592129B2 (ja) 多層配線基板の製造方法
JPS63260198A (ja) 多層回路板の製造方法
JPH0614592B2 (ja) 多層プリント配線板の製造方法
KR20100111858A (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
JP4520665B2 (ja) プリント配線板及びその製造方法並びに部品実装構造
JP4090151B2 (ja) パッケージ基板
JP3948105B2 (ja) 多層配線回路基板の製造方法
JPH1079568A (ja) プリント配線板の製造方法
JPH0831976A (ja) シリコン両面実装基板及びその製造方法
TWI299971B (en) Process for manufacturing a wiring substrate
JPS60263494A (ja) 記録電極板の製造法
JPS62283647A (ja) Pga用基板
JP3759755B2 (ja) 恒久的接続のために電気回路の上に隆起した金属接点を作成する方法
JP3709035B2 (ja) 2層配線基板、及びその製造方法
KR100468195B1 (ko) 다층 인쇄 회로 기판을 제조하는 방법
JP4466169B2 (ja) 半導体装置用基板の製造方法
JPH1117059A (ja) ボールグリッドアレイ基板及びその連続体
JPH0481877B2 (ja)
JPH0669634A (ja) プリント配線板の製造方法
JPH10178141A (ja) 複合リードフレーム及びその製造方法
JPH01128493A (ja) 多層配線基板の製造方法