JPS62283647A - Pga用基板 - Google Patents
Pga用基板Info
- Publication number
- JPS62283647A JPS62283647A JP12748986A JP12748986A JPS62283647A JP S62283647 A JPS62283647 A JP S62283647A JP 12748986 A JP12748986 A JP 12748986A JP 12748986 A JP12748986 A JP 12748986A JP S62283647 A JPS62283647 A JP S62283647A
- Authority
- JP
- Japan
- Prior art keywords
- insulator
- substrate
- hole
- pga
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 74
- 239000012212 insulator Substances 0.000 claims abstract description 48
- 229910052751 metal Inorganic materials 0.000 claims abstract description 48
- 239000002184 metal Substances 0.000 claims abstract description 48
- 239000002131 composite material Substances 0.000 claims description 5
- 239000002648 laminated material Substances 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 239000000463 material Substances 0.000 description 15
- 238000003780 insertion Methods 0.000 description 10
- 230000037431 insertion Effects 0.000 description 10
- 239000011810 insulating material Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 238000005553 drilling Methods 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 230000017525 heat dissipation Effects 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- 229910000990 Ni alloy Inorganic materials 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000010292 electrical insulation Methods 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 238000009304 pastoral farming Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 229910001374 Invar Inorganic materials 0.000 description 2
- 239000004809 Teflon Substances 0.000 description 2
- 229920006362 Teflon® Polymers 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 229910000851 Alloy steel Inorganic materials 0.000 description 1
- 101100260020 Caenorhabditis elegans mls-1 gene Proteins 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
3、発明の1.¥細な説明
〈産業トの利用分野〉
本発明は、ににLS I、 MLs 1等のような高集
積塩素r−のパッケージングに用いられるPGA(ピン
・グリッド・アレイ)用基板に関する。
積塩素r−のパッケージングに用いられるPGA(ピン
・グリッド・アレイ)用基板に関する。
〈従来の技術〉
従来、LS I、 MLs I等の高災積度の回路素f
・を直接マウント搭・賎できる基板材料にはガラスエポ
キシ、ポリイミド等の打機材料やセラミック材料かある
。これらの材料は電気絶縁性に優れ、かつ111産性が
あるため、PGA川」^板、多層配線J1L板、ハイブ
リッドICJ^板等に多用されてきた。
・を直接マウント搭・賎できる基板材料にはガラスエポ
キシ、ポリイミド等の打機材料やセラミック材料かある
。これらの材料は電気絶縁性に優れ、かつ111産性が
あるため、PGA川」^板、多層配線J1L板、ハイブ
リッドICJ^板等に多用されてきた。
しかし、近年、ICの高集積化がさらに進み、また つ
の基板トに複数個のJ f’−をhaするマルチチップ
型tC等の計画もあり、従来の[−記材料では1゛分に
ICの信頼性を確保できない状況となった。
の基板トに複数個のJ f’−をhaするマルチチップ
型tC等の計画もあり、従来の[−記材料では1゛分に
ICの信頼性を確保できない状況となった。
ところで、高集積塩素rを搭載する基板には、(1)高
熱放牧性、(2)熱膨張係数の整合性、(3)高周波特
性の3つが要求される。
熱放牧性、(2)熱膨張係数の整合性、(3)高周波特
性の3つが要求される。
このうち特に高熱放散性と熱膨張係数の整合性は信頼性
の確保に関係する重要な要件であるが、前記従来の材料
はデバイス設計者の要求を完全に満たし得ない。それは
搭載素子の発熱量がデバイスの熱放散速度よりも大きい
ために、デバイス内部の温度か上昇し、シリコン素子と
基板材料の熱膨張係数の差による↑応力がシリコン素子
に付加されるためである。
の確保に関係する重要な要件であるが、前記従来の材料
はデバイス設計者の要求を完全に満たし得ない。それは
搭載素子の発熱量がデバイスの熱放散速度よりも大きい
ために、デバイス内部の温度か上昇し、シリコン素子と
基板材料の熱膨張係数の差による↑応力がシリコン素子
に付加されるためである。
このような高集1F+1度化、高密度実装化の方向に対
応して、最近基板材料への金属の応用が注目されている
。すなわち、これは金属本来の持つ高い熱放牧性を利用
しようとするものであり、銅合金のc板等を基板材料と
して、この基板に樹脂を被1vする等の電気絶縁処理を
施すものである。
応して、最近基板材料への金属の応用が注目されている
。すなわち、これは金属本来の持つ高い熱放牧性を利用
しようとするものであり、銅合金のc板等を基板材料と
して、この基板に樹脂を被1vする等の電気絶縁処理を
施すものである。
現在のところ、このような金属製基板によるPGA用基
板は、次のような方法により製造されている。
板は、次のような方法により製造されている。
■金属製基板3′に対し100〜300本程度のリート
ピンを挿入するための多数の穴8′をドリル加[または
打ち抜き加工等にて穿設する。
ピンを挿入するための多数の穴8′をドリル加[または
打ち抜き加工等にて穿設する。
■金属製J1(板3′の片面または両面に樹脂等の絶縁
材料2′をコーティングする。このとき、第6図に示す
ように、前記■の[程で穿設した各穴8′は絶縁材料2
′で埋っている。
材料2′をコーティングする。このとき、第6図に示す
ように、前記■の[程で穿設した各穴8′は絶縁材料2
′で埋っている。
■絶縁処理がなされたPGA川)、(板1′十に銅箔を
貼着し、フォトエツチング等により所望の形状の配線パ
ターンlO′を形成する。
貼着し、フォトエツチング等により所望の形状の配線パ
ターンlO′を形成する。
■第7図に示すように、絶縁材料2′により穴埋めされ
た前記各穴8′に、穴8′の径より小径のり一ドピン挿
入孔18をドリル加工または打ち抜き加りにより穿設す
る。なお、2度の穴明け−[程(■および■の−[程)
を経てリードピン挿入孔を設ける理由は、絶縁材料2′
をコーティングした金属g!A基板3′に1度の工程で
穴明けを行うと、金属製基板3′と絶縁材料2′の硬度
の相違等からjI7密な穴明は加工が困難となるからで
ある。
た前記各穴8′に、穴8′の径より小径のり一ドピン挿
入孔18をドリル加工または打ち抜き加りにより穿設す
る。なお、2度の穴明け−[程(■および■の−[程)
を経てリードピン挿入孔を設ける理由は、絶縁材料2′
をコーティングした金属g!A基板3′に1度の工程で
穴明けを行うと、金属製基板3′と絶縁材料2′の硬度
の相違等からjI7密な穴明は加工が困難となるからで
ある。
■前記■の工程で穿設した各リードピン挿入孔18にソ
ードピン12を圧入し、配線パターン10’ と各リー
ドピン12とを参田付は等により電気的に接続する。
ードピン12を圧入し、配線パターン10’ と各リー
ドピン12とを参田付は等により電気的に接続する。
しかしながら、このようなPGA用基板の製造方法には
次のような欠点がある。
次のような欠点がある。
即ち、補記■の[程で穿設されるリードピン挿入孔18
は、穴8′に対し適正な位置、即ち穴8′の中心位置に
正確に設けられねばならないか、絶縁材料2′のトから
金属製基板3′に設けられた穴8′の位置を自動的に検
索し、その中心に正確に位置合せをすることは、サイズ
の小さい穴8′にとって非常に困難である。このように
、穴8′に対するリードピン挿入孔18の穴明は位置か
ずれると、場合によっては全屈′SJ基板3′の一部が
リードピン挿入孔18の、内面に露出することがあり、
挿入したリードビンと接触して絶縁不良を生じ、PGA
デバイスの信頼性を著しく損うこととなる。
は、穴8′に対し適正な位置、即ち穴8′の中心位置に
正確に設けられねばならないか、絶縁材料2′のトから
金属製基板3′に設けられた穴8′の位置を自動的に検
索し、その中心に正確に位置合せをすることは、サイズ
の小さい穴8′にとって非常に困難である。このように
、穴8′に対するリードピン挿入孔18の穴明は位置か
ずれると、場合によっては全屈′SJ基板3′の一部が
リードピン挿入孔18の、内面に露出することがあり、
挿入したリードビンと接触して絶縁不良を生じ、PGA
デバイスの信頼性を著しく損うこととなる。
また、2度の穴明は作業という複雑な工程に加えて、ト
記理由により穴明は位置の精密な位置合せ作業か必要と
なり、PGAデバイス組)”fの作業+[hl、悪いと
いう欠点もある。
記理由により穴明は位置の精密な位置合せ作業か必要と
なり、PGAデバイス組)”fの作業+[hl、悪いと
いう欠点もある。
〈発明が解決しようとする問題点〉
本発明の1゛1的は、ト述した従来技術の欠点を解消し
、金属製」^板iリードピンとの絶縁を確実にして、P
GAデバイスのイ1)顕性を向上するとともに1.デバ
イスの組1γの作業性を向トすることがでさるP G
A Jll J、C板を提供することにある。
、金属製」^板iリードピンとの絶縁を確実にして、P
GAデバイスのイ1)顕性を向上するとともに1.デバ
イスの組1γの作業性を向トすることがでさるP G
A Jll J、C板を提供することにある。
〈発明の構成〉
・ このような[1的を達成するために、本発明者は、
’IA意研究の結果、所定位置に多数の穴が形成された
金属製J、ll−板と、該穴に対応する凸状部材が形成
された絶縁体とを別個に製造し、これらを合体させて一
体化した構造のPGA用基板を見い出し本発明にfっだ
。
’IA意研究の結果、所定位置に多数の穴が形成された
金属製J、ll−板と、該穴に対応する凸状部材が形成
された絶縁体とを別個に製造し、これらを合体させて一
体化した構造のPGA用基板を見い出し本発明にfっだ
。
即ち、本発明は絶縁体本体と、該絶縁体本体の中央部付
近に形成されたデバイスホールと、+’6f記絶縁体本
体に所定の配置で穿設され、内部にリードビンがL′r
通する少なくとも1つのリードピン貫通孔を有する凸状
部材とを有する絶縁体と、而記絶縁体の前記各凸状部材
に対応する穴が設けられた金属製基板とで構成されるP
GA用基板基板って、前記絶縁体の各凸状部材を前記金
属製基板の対応する穴に嵌入して前記絶縁体と前記金属
製基板とを一体化してなることを特徴とするPGA用基
板基板供するものである。
近に形成されたデバイスホールと、+’6f記絶縁体本
体に所定の配置で穿設され、内部にリードビンがL′r
通する少なくとも1つのリードピン貫通孔を有する凸状
部材とを有する絶縁体と、而記絶縁体の前記各凸状部材
に対応する穴が設けられた金属製基板とで構成されるP
GA用基板基板って、前記絶縁体の各凸状部材を前記金
属製基板の対応する穴に嵌入して前記絶縁体と前記金属
製基板とを一体化してなることを特徴とするPGA用基
板基板供するものである。
以F、本発明のPGA用基板基板付図面に示す好適実施
例について詳細に説明する。
例について詳細に説明する。
第1図は、本発明のPGA用基板lの分解斜視図である
。同図中に示される絶縁体2および金属製基板3の構成
についてそれぞれ説明する。
。同図中に示される絶縁体2および金属製基板3の構成
についてそれぞれ説明する。
[絶縁体]
絶縁体2は、中央部付近にデバイスホール5が形成され
た絶縁体本体4と、この絶縁体本体4に所定の配置で立
設された多数の凸状部材(筒状体)6で構成されている
。
た絶縁体本体4と、この絶縁体本体4に所定の配置で立
設された多数の凸状部材(筒状体)6で構成されている
。
絶縁体本体4の中央部付近には、半導体集積回路素r−
(I C、IN子、LSI!子1.MLSIJ−7−等
がある)16をマウントするためのデバイスホール5が
開孔されている。
(I C、IN子、LSI!子1.MLSIJ−7−等
がある)16をマウントするためのデバイスホール5が
開孔されている。
絶縁体本体4の裏面(?&述する金属製基板3と接合す
る側の面)には、多数の凸状部材、即ち好ましくは円筒
の筒状体6がデバイスホール5の周囲に所定の配置で)
γ設されている。
る側の面)には、多数の凸状部材、即ち好ましくは円筒
の筒状体6がデバイスホール5の周囲に所定の配置で)
γ設されている。
各筒状体6には、リードピン12がil1通するり−ド
ピンL°1通孔7が形成されている。
ピンL°1通孔7が形成されている。
なお、凸状部材は筒状体6に限らず、内部に少なくとも
1つのリードピンミツ通孔を有するものであれば、いか
なるものでもよい。例えば、リートピン3本分を1体化
したような形状の凸状部材に3つのリードピンL′r通
孔が一単位として形成されているものでもよい。。
1つのリードピンミツ通孔を有するものであれば、いか
なるものでもよい。例えば、リートピン3本分を1体化
したような形状の凸状部材に3つのリードピンL′r通
孔が一単位として形成されているものでもよい。。
また、第3図に示すように、筒状体6の高さHと金属製
」^板3の厚さTとの関係は、絶縁不良防止のために、
H≧Tとするのが好ましい。
」^板3の厚さTとの関係は、絶縁不良防止のために、
H≧Tとするのが好ましい。
なお、絶縁体本体4の表面(金属製基板3と接合しない
側の而)には、後述する方法にて所定の配線パターン1
0が形成される。
側の而)には、後述する方法にて所定の配線パターン1
0が形成される。
本発明では、このような絶縁体2と各筒状体6を一体的
に形ルーするのが好事しく、その構成材料としては、電
気絶縁性を有する材料であればいかなるものでもよい。
に形ルーするのが好事しく、その構成材料としては、電
気絶縁性を有する材料であればいかなるものでもよい。
例えばICモールド用のエポキシ系樹脂、耐熱電線用の
テフロン系樹脂、フィルムキャリア用のポリイミド系樹
脂や、ガラス材料、あるいは未焼成アルミナ(グリーン
シート)等のセラミックス材料を挙げることができる。
テフロン系樹脂、フィルムキャリア用のポリイミド系樹
脂や、ガラス材料、あるいは未焼成アルミナ(グリーン
シート)等のセラミックス材料を挙げることができる。
特に、上記例示の材料のうちでも、安価でしかも電気絶
縁性か高く、耐熱性に優れる材料であるテフロンを用い
るのが好ましい。
縁性か高く、耐熱性に優れる材料であるテフロンを用い
るのが好ましい。
[金属製基板]
PGA用基板基板求される性能の1つに熱放散性がある
が、金属製基板を用いることにより高い熱放散性を確保
することができる。
が、金属製基板を用いることにより高い熱放散性を確保
することができる。
第1図に示すように、本発明における金属+yJ基板3
は、面述した絶縁体2の各筒状体6の形状および形成位
置に対応するような六8が形成されている。
は、面述した絶縁体2の各筒状体6の形状および形成位
置に対応するような六8が形成されている。
また、金属製基板3の中央部付近は、半導体集積回路素
子16を搭載する搭載部9となるため、六8は形成され
ていない。
子16を搭載する搭載部9となるため、六8は形成され
ていない。
このような金属製基板3は、P G A J、t−板に
適するものてあればいかなる金属材料で構成されていて
もよく、例えば銅、銅系合金、鉄、鉄系合金、アルミニ
ウム、アルミニウム合金、モリブデン、タングステン等
を挙げることができる。その中でも、金属製J、を板3
は銅系合金、特にcAc−92鋼合金((:u−9%N
i−2,5%Sn合金)または、l’c−Ni合金、特
に52アロイ(Fc−52%Ni合金)で構成されてい
るのがよい。その理由は、52アロYは熱膨張係数が搭
載する゛i導体集積回路素r−(シリコン)の値に近く
、CAC−92銅合金は特に熱放散性に優れているから
である。
適するものてあればいかなる金属材料で構成されていて
もよく、例えば銅、銅系合金、鉄、鉄系合金、アルミニ
ウム、アルミニウム合金、モリブデン、タングステン等
を挙げることができる。その中でも、金属製J、を板3
は銅系合金、特にcAc−92鋼合金((:u−9%N
i−2,5%Sn合金)または、l’c−Ni合金、特
に52アロイ(Fc−52%Ni合金)で構成されてい
るのがよい。その理由は、52アロYは熱膨張係数が搭
載する゛i導体集積回路素r−(シリコン)の値に近く
、CAC−92銅合金は特に熱放散性に優れているから
である。
また、金属製基板3はト記Qt−金属に限らず、λ種金
属を複合積層した材料で構成してもよい。
属を複合積層した材料で構成してもよい。
すなわち、このような複合積層材料では複合する各金属
の利点(例えば強度、熱放牧性、熱膨張率等)を併有す
ることができるとともに、各金属の構成比率を変えるこ
とにより必要な条件に対応した性T1の材料を容易に製
造しつるからである。
の利点(例えば強度、熱放牧性、熱膨張率等)を併有す
ることができるとともに、各金属の構成比率を変えるこ
とにより必要な条件に対応した性T1の材料を容易に製
造しつるからである。
複合積層材料の代表例としては、クラッド材(異種金属
を全屈学的に接着一体化した材料)を挙げることができ
、特に本発明では、熱放散性に優れかつ導電性に優れて
いる銅/インバー/銅なる3層構造のクラツド材を用い
るのは好ましい。
を全屈学的に接着一体化した材料)を挙げることができ
、特に本発明では、熱放散性に優れかつ導電性に優れて
いる銅/インバー/銅なる3層構造のクラツド材を用い
るのは好ましい。
ここでインバーとはFe−約36.5%Ni合金のこと
をいい熱膨張係数が低いという特性を有する。
をいい熱膨張係数が低いという特性を有する。
本発明のPGAJ′t1基板1は、上述した構成の絶縁
体2と金属製基板3を一体化したものである。
体2と金属製基板3を一体化したものである。
即ち、第4図に示すように、金属製基板3の各穴8に、
これと対応する絶縁体4の各筒状体6を嵌入して、絶縁
体4と金属製基板3を一体化する。
これと対応する絶縁体4の各筒状体6を嵌入して、絶縁
体4と金属製基板3を一体化する。
なお、絶縁体4と金属製基板3の一体化に際しては、接
合強度を増すために、それらの接合面に接着剤等を介在
させ、接着を行ってもよい。
合強度を増すために、それらの接合面に接着剤等を介在
させ、接着を行ってもよい。
次に、本発明のPGA用基板基板1造方法および本発明
のPGA用基板基板1いたデバイスの組立方法の一例を
説明する。
のPGA用基板基板1いたデバイスの組立方法の一例を
説明する。
■第1図に示すようなり−ドピン貫通孔7を持った筒状
体6を打する絶縁体2を一体成形により製造する。その
方法は、例(ば、上記例示した樹脂をモールド成形法に
より成形側、[することにより行う。
体6を打する絶縁体2を一体成形により製造する。その
方法は、例(ば、上記例示した樹脂をモールド成形法に
より成形側、[することにより行う。
■1・、記■で製造した絶縁体2の表面に配線パターン
と逆のパターンのフォトレジスト層を形成し、銅めっき
をして、第2図に示すように所望の配線パターン10を
形成するとともにリードピン挿入孔通孔7の内面にスル
ーホール鋼めっき11を形成する。なお、この■の[程
は、下記■の1程の後に行ってもよい。
と逆のパターンのフォトレジスト層を形成し、銅めっき
をして、第2図に示すように所望の配線パターン10を
形成するとともにリードピン挿入孔通孔7の内面にスル
ーホール鋼めっき11を形成する。なお、この■の[程
は、下記■の1程の後に行ってもよい。
■打ち抜き加り等により所定の六8が穿設された金属製
基板3を製造し、その各穴8に対応する絶縁体4の容筒
状体6を嵌入して、絶縁体4と金属製J、5板3を一体
化する。このとき、絶縁体4と金属製J、L板3の接合
面に接着剤を塗布し2両者を接着してもよい。
基板3を製造し、その各穴8に対応する絶縁体4の容筒
状体6を嵌入して、絶縁体4と金属製J、5板3を一体
化する。このとき、絶縁体4と金属製J、L板3の接合
面に接着剤を塗布し2両者を接着してもよい。
■ト記■で製造したPGA用基板lの各リードピンミツ
通孔7に自動ピン打込み装置等を用いてリードピン12
を挿入(圧入)する。
通孔7に自動ピン打込み装置等を用いてリードピン12
を挿入(圧入)する。
次いで第3図に示すように、リードピン12と配線パタ
ーンlOとの電気的接続を完全にするために、例えばソ
ルダーレジスト法によりビン机部゛13の周囲を半田1
4により半田付けしてリードピン12を固着する。この
状態で第4図に示すようなPGA用基板基板1成する。
ーンlOとの電気的接続を完全にするために、例えばソ
ルダーレジスト法によりビン机部゛13の周囲を半田1
4により半田付けしてリードピン12を固着する。この
状態で第4図に示すようなPGA用基板基板1成する。
■第5図に示すように、デバイスホール5内の金属製基
板3の搭載部9に電気めっき法により金めつき層15を
形成し、半導体集111回路素子16をAu−5i共晶
付けして固定する。
板3の搭載部9に電気めっき法により金めつき層15を
形成し、半導体集111回路素子16をAu−5i共晶
付けして固定する。
その後、″、L導体集積回路素子16上の各電極と絶縁
体4−Fに形成された対応する配線10とをワイヤ17
によりワイヤポンディングする。これによりPGAのデ
バイスが完成する。
体4−Fに形成された対応する配線10とをワイヤ17
によりワイヤポンディングする。これによりPGAのデ
バイスが完成する。
〈発明の効果〉
従来では、金属製基板および絶縁材料への2度の穴明は
作業によってリードピンの挿入孔を形成していたため、
精密な位置合せが困難なことから金属製基板に穿設され
た穴と、絶縁材料に穿設された孔との位置にずれを生じ
易く、リードピン挿入孔内部に金属製基板が露出して絶
縁不良を生じルコトがa ッf−M 末011flf
lPGAmJ、1iFk−1−hばrめリートピンt′
1通孔が形成された凸状部材を4fする絶縁体を用いる
ので、L記従宋技術のPGA用基板のような穴明けの位
置ずれによる絶縁不良を生じることかなく、PGAのデ
バイスの43!liI′I性が向1°する。
作業によってリードピンの挿入孔を形成していたため、
精密な位置合せが困難なことから金属製基板に穿設され
た穴と、絶縁材料に穿設された孔との位置にずれを生じ
易く、リードピン挿入孔内部に金属製基板が露出して絶
縁不良を生じルコトがa ッf−M 末011flf
lPGAmJ、1iFk−1−hばrめリートピンt′
1通孔が形成された凸状部材を4fする絶縁体を用いる
ので、L記従宋技術のPGA用基板のような穴明けの位
置ずれによる絶縁不良を生じることかなく、PGAのデ
バイスの43!liI′I性が向1°する。
また、本発明のPGA川」、(板は、従来のように2度
の穴明け[稈を経て製造されるのとは異なり、各々別個
に製造された絶縁体と金属製」^板とを合体させて製造
するので、製造工程か少なく、しかもリードピン挿入孔
の穴明けのための精密な位置合せ作業を必要としないた
め、PGAデバイスの組へγの作業性か向」二する。
の穴明け[稈を経て製造されるのとは異なり、各々別個
に製造された絶縁体と金属製」^板とを合体させて製造
するので、製造工程か少なく、しかもリードピン挿入孔
の穴明けのための精密な位置合せ作業を必要としないた
め、PGAデバイスの組へγの作業性か向」二する。
第1図は、本発明のPGA用基板基板解斜視図である。
第2図は、本発明に用いる絶縁体の凸状部材(筒状体)
形成部分の部分断面斜視図である。 第3図は、本発明のP G A Jll J、ξ板に所
定の配線およびリードピンを挿入した状態を示す部分断
面側面図である。 第4図は本発明のPGA用基板基板定の配線およびリー
ドビンを挿入した状態を示す斜視図である。 第5図は、本発明のPGA用基板基板導体集積回路素r
を搭載した状態を示す部分断面側面図である。 第6図および第7図は金属製基板を用いた従来のPGA
用基板基板造工程を示す部分断面側面図である。 符号の説明 1.1’−PGA用基板基 板・・・絶縁体、 2′・・・絶縁材料、3.
3′・・・金属製」ル板、 4・・・絶縁体本体、 5・・・デバイスホール、
6・・・筒状体、 7・・・リードビン訂通孔
、8、s’−穴、 9−JMJafflS、10.
10’ ・・・配線パターン、 11・・・スルーホール銅めっき、 12・・・リードピン、13−・・ピン頭部。 14・・・半田、 15・・・金めつき層、16
・・・了−導体集積回路素r、 17・・・ワイヤ、 18−・・リードどン挿入孔
特許出願人 「1ヶ電線株式会社 ゝ。 代理人 弁理上 渡 辺 望 稔 ・5乙゛、−9 FIG、1 ゛) FIG、2 F I G、 4
形成部分の部分断面斜視図である。 第3図は、本発明のP G A Jll J、ξ板に所
定の配線およびリードピンを挿入した状態を示す部分断
面側面図である。 第4図は本発明のPGA用基板基板定の配線およびリー
ドビンを挿入した状態を示す斜視図である。 第5図は、本発明のPGA用基板基板導体集積回路素r
を搭載した状態を示す部分断面側面図である。 第6図および第7図は金属製基板を用いた従来のPGA
用基板基板造工程を示す部分断面側面図である。 符号の説明 1.1’−PGA用基板基 板・・・絶縁体、 2′・・・絶縁材料、3.
3′・・・金属製」ル板、 4・・・絶縁体本体、 5・・・デバイスホール、
6・・・筒状体、 7・・・リードビン訂通孔
、8、s’−穴、 9−JMJafflS、10.
10’ ・・・配線パターン、 11・・・スルーホール銅めっき、 12・・・リードピン、13−・・ピン頭部。 14・・・半田、 15・・・金めつき層、16
・・・了−導体集積回路素r、 17・・・ワイヤ、 18−・・リードどン挿入孔
特許出願人 「1ヶ電線株式会社 ゝ。 代理人 弁理上 渡 辺 望 稔 ・5乙゛、−9 FIG、1 ゛) FIG、2 F I G、 4
Claims (3)
- (1)絶縁体本体と、該絶縁体本体の中央部付近に形成
されたデバイスホールと、前記絶縁体本体に所定の配置
で立設され、内部にリードピンが貫通する少なくとも1
つのリードピン貫通孔を有する凸状部材とを有する絶縁
体と、 前記絶縁体の前記各凸状部材に対応する穴が設けられた
金属製基板とで構成されるPGA用基板であって、 前記絶縁体の各凸状部材を前記金属製基板の対応する穴
に嵌入して前記絶縁体と前記金属製基板とを一体化して
なることを特徴とするPGA用基板。 - (2)前記凸状部材は、筒状体である特許請求の範囲第
1項に記載のPGA用基板。 - (3)前記金属製基板は、複合積層材料で構成されてい
る特許請求の範囲第1項または第2項に記載のPGA用
基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12748986A JPH0787220B2 (ja) | 1986-06-02 | 1986-06-02 | Pga用基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12748986A JPH0787220B2 (ja) | 1986-06-02 | 1986-06-02 | Pga用基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62283647A true JPS62283647A (ja) | 1987-12-09 |
JPH0787220B2 JPH0787220B2 (ja) | 1995-09-20 |
Family
ID=14961214
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12748986A Expired - Fee Related JPH0787220B2 (ja) | 1986-06-02 | 1986-06-02 | Pga用基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0787220B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01261848A (ja) * | 1988-04-13 | 1989-10-18 | Toshiba Corp | 半導体装置 |
JPH0233441U (ja) * | 1988-08-26 | 1990-03-02 | ||
US5006920A (en) * | 1987-03-18 | 1991-04-09 | Telenorma Telefonbau Und Normalzeit Gmbh | Electrical components |
US5126818A (en) * | 1987-05-26 | 1992-06-30 | Matsushita Electric Works, Ltd. | Semiconductor device |
RU2667478C2 (ru) * | 2014-09-26 | 2018-09-20 | Интел Корпорейшн | Конфигурации гнездовых разъемов и способы их применения |
-
1986
- 1986-06-02 JP JP12748986A patent/JPH0787220B2/ja not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5006920A (en) * | 1987-03-18 | 1991-04-09 | Telenorma Telefonbau Und Normalzeit Gmbh | Electrical components |
US5126818A (en) * | 1987-05-26 | 1992-06-30 | Matsushita Electric Works, Ltd. | Semiconductor device |
JPH01261848A (ja) * | 1988-04-13 | 1989-10-18 | Toshiba Corp | 半導体装置 |
JPH0233441U (ja) * | 1988-08-26 | 1990-03-02 | ||
RU2667478C2 (ru) * | 2014-09-26 | 2018-09-20 | Интел Корпорейшн | Конфигурации гнездовых разъемов и способы их применения |
US10205292B2 (en) | 2014-09-26 | 2019-02-12 | Intel Corporation | Socket contact techniques and configurations |
Also Published As
Publication number | Publication date |
---|---|
JPH0787220B2 (ja) | 1995-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4993148A (en) | Method of manufacturing a circuit board | |
US6328201B1 (en) | Multilayer wiring substrate and method for producing the same | |
US4949225A (en) | Circuit board for mounting electronic components | |
JP2002016183A (ja) | 半導体パッケージ用回路基板及びその製造方法 | |
JP3635205B2 (ja) | 配線基板 | |
US6555763B1 (en) | Multilayered circuit board for semiconductor chip module, and method of manufacturing the same | |
TW201027697A (en) | Mount board and semiconductor module | |
US8826531B1 (en) | Method for making an integrated circuit substrate having laminated laser-embedded circuit layers | |
JP2004104048A (ja) | チップ型固体電解コンデンサ | |
US5099395A (en) | Circuit board for mounting electronic components | |
JPS62283647A (ja) | Pga用基板 | |
JP2000261152A (ja) | プリント配線組立体 | |
JPH02343A (ja) | 電子部品搭載用基板 | |
JPS59194460A (ja) | 半導体装置 | |
JPH11163522A (ja) | 多層配線基板およびその製造方法 | |
US5763060A (en) | Printed wiring board | |
JP2623980B2 (ja) | 半導体搭載用リード付き基板の製造法 | |
JPH0671144B2 (ja) | 多層高密度実装モジュール | |
JPS63260198A (ja) | 多層回路板の製造方法 | |
JPH01273342A (ja) | 半導体パッケージ | |
JPS6025910Y2 (ja) | 半導体装置 | |
JP2001028481A (ja) | 多層配線基板およびその製造方法 | |
JPH02305494A (ja) | 多層配線基板の製造方法 | |
JPH1012987A (ja) | 2層配線基板 | |
JPH04186758A (ja) | リードフレームとそれを用いた電子回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |