JPH1012987A - ２層配線基板 - Google Patents
２層配線基板Info
- Publication number
- JPH1012987A JPH1012987A JP15940896A JP15940896A JPH1012987A JP H1012987 A JPH1012987 A JP H1012987A JP 15940896 A JP15940896 A JP 15940896A JP 15940896 A JP15940896 A JP 15940896A JP H1012987 A JPH1012987 A JP H1012987A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring pattern
- hole
- foil
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3473—Plating of solder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 構成の簡素化が図れ、コストダウン、及び生
産性の向上を図ること。 【解決手段】 電気はんだめっきによってスルーホール
１Ｃ、或いはバイアホール１Ｂ内にはんだめっき層１５
を成長させ、絶縁性基板１の両面の配線パターン３Ａ、
４Ａを接続した。
産性の向上を図ること。 【解決手段】 電気はんだめっきによってスルーホール
１Ｃ、或いはバイアホール１Ｂ内にはんだめっき層１５
を成長させ、絶縁性基板１の両面の配線パターン３Ａ、
４Ａを接続した。
Description
【０００１】
【発明の属する技術分野】本発明は、２層配線ＴＡＢテ
ープ等、絶縁性基板の両面に配線パターンを有した２層
配線基板に関し、特に、構成を簡素化してコストダウ
ン、及び生産性の向上を図った２層配線基板に関する。
ープ等、絶縁性基板の両面に配線パターンを有した２層
配線基板に関し、特に、構成を簡素化してコストダウ
ン、及び生産性の向上を図った２層配線基板に関する。
【０００２】
【従来の技術】絶縁性基板の両面に配線パターンが形成
され、両面の配線パターンをスルーホール、或いはバイ
アホールを介して接続した２層配線基板として、ＴＣＰ
（TapeCarrier Package) 用の２層配線ＴＡＢ（Tape Au
tomated Bonding）テープがある。
され、両面の配線パターンをスルーホール、或いはバイ
アホールを介して接続した２層配線基板として、ＴＣＰ
（TapeCarrier Package) 用の２層配線ＴＡＢ（Tape Au
tomated Bonding）テープがある。
【０００３】図７には、従来のＴＣＰ用２層配線ＴＡＢ
テープが示されている。この２層配線ＴＡＢテープは、
デバイスホール１Ａ、及びバイアホール１Ｂが形成され
たポリイミドテープ１と、ポリイミドテープ１の一面に
接着剤２を介して接着されたＣｕ箔から形成された信号
用配線パターン３Ａと、ポリイミドテープ１の他面に蒸
着されたＣｕ箔から形成された電源・グランド用配線パ
ターン４Ａと、バイアホール１Ｂ内に形成され、信号用
配線パターン３Ａと電源・グランド用配線パターン４Ａ
を電気的に接続するＣｕ蒸着層４Ｂと、信号用配線パタ
ーン３Ａの所定の領域に施され、パターン間を保護、絶
縁するソルダーレジスト５より構成され、信号用配線パ
ターン３Ａのインナリードにバンプ６を介してＩＣチッ
プ７を接続することにより半導体装置とされる。
テープが示されている。この２層配線ＴＡＢテープは、
デバイスホール１Ａ、及びバイアホール１Ｂが形成され
たポリイミドテープ１と、ポリイミドテープ１の一面に
接着剤２を介して接着されたＣｕ箔から形成された信号
用配線パターン３Ａと、ポリイミドテープ１の他面に蒸
着されたＣｕ箔から形成された電源・グランド用配線パ
ターン４Ａと、バイアホール１Ｂ内に形成され、信号用
配線パターン３Ａと電源・グランド用配線パターン４Ａ
を電気的に接続するＣｕ蒸着層４Ｂと、信号用配線パタ
ーン３Ａの所定の領域に施され、パターン間を保護、絶
縁するソルダーレジスト５より構成され、信号用配線パ
ターン３Ａのインナリードにバンプ６を介してＩＣチッ
プ７を接続することにより半導体装置とされる。
【０００４】図８は、バイアホール１Ｂを介した２層配
線の接続構造を示し、信号用配線パターン３と電源・グ
ランド用配線パターン４がバイアホール１Ｂの内壁に電
源・グランド用配線パターン４Ａと共に蒸着によって形
成されたＣｕ蒸着層４Ｂを介して接続されている。この
Ｃｕ蒸着層４Ｂは、厚さ５００ＡのＮｉ或いはＣｒの下
地金属上に厚さ３μｍのＣｕを蒸着することによって形
成されている。
線の接続構造を示し、信号用配線パターン３と電源・グ
ランド用配線パターン４がバイアホール１Ｂの内壁に電
源・グランド用配線パターン４Ａと共に蒸着によって形
成されたＣｕ蒸着層４Ｂを介して接続されている。この
Ｃｕ蒸着層４Ｂは、厚さ５００ＡのＮｉ或いはＣｒの下
地金属上に厚さ３μｍのＣｕを蒸着することによって形
成されている。
【０００５】一方、２層配線基板の両面の配線パターン
の接続を、スルーホール、或いはバイアホールの内壁に
Ｃｕめっき層を形成して行ったものがある。図９の(a)
〜(d) は、Ｃｕめっき層の形成方法を示し、絶縁性基板
８とその両面の配線パターン９、１０を貫通したスルー
ホール８Ａの内壁、及びその近傍にカーボンブラック１
１を吸着させ、スルーホール８Ａの内壁以外のカーボン
ブラック１１をマイクロエッチングで除去し、最後にス
ルーホール８Ａ内のカーボンブラック１１上に電気めっ
きを行うことによってＣｕめっき層１２が形成される。
また、図１０の(a) 〜(d) は、Ｃｕめっき層の他の形成
方法を示し、絶縁性基板８とその両面の配線パターン
９、１０を貫通したスルーホール８Ａの内壁に、過マン
ガン塩酸処理によってＭｎＯ2 層１３を形成し、このＭ
ｎＯ2 層１３とピロール誘電体のモノマーを酸性下で酸
化重合させて導電性ポリマー１４を形成し、最後にスル
ーホール８Ａの導電性ポリマー１４上に電気めっきを行
うことによってＣｕめっき層１２が形成される。
の接続を、スルーホール、或いはバイアホールの内壁に
Ｃｕめっき層を形成して行ったものがある。図９の(a)
〜(d) は、Ｃｕめっき層の形成方法を示し、絶縁性基板
８とその両面の配線パターン９、１０を貫通したスルー
ホール８Ａの内壁、及びその近傍にカーボンブラック１
１を吸着させ、スルーホール８Ａの内壁以外のカーボン
ブラック１１をマイクロエッチングで除去し、最後にス
ルーホール８Ａ内のカーボンブラック１１上に電気めっ
きを行うことによってＣｕめっき層１２が形成される。
また、図１０の(a) 〜(d) は、Ｃｕめっき層の他の形成
方法を示し、絶縁性基板８とその両面の配線パターン
９、１０を貫通したスルーホール８Ａの内壁に、過マン
ガン塩酸処理によってＭｎＯ2 層１３を形成し、このＭ
ｎＯ2 層１３とピロール誘電体のモノマーを酸性下で酸
化重合させて導電性ポリマー１４を形成し、最後にスル
ーホール８Ａの導電性ポリマー１４上に電気めっきを行
うことによってＣｕめっき層１２が形成される。
【０００６】
【発明が解決しようとする課題】しかし、従来の２層配
線基板によると、スルーホール、或いはバイアホール内
に形成したＣｕ蒸着層によって２層配線を接続したもの
では、コイルで連続的に蒸着する高価な装置を使用しな
いと生産性が低くなるという問題がある。
線基板によると、スルーホール、或いはバイアホール内
に形成したＣｕ蒸着層によって２層配線を接続したもの
では、コイルで連続的に蒸着する高価な装置を使用しな
いと生産性が低くなるという問題がある。
【０００７】一方、スルーホール、或いはバイアホール
内に形成したＣｕめっき層によって２層配線を接続した
ものでは、Ｃｕめっき前にスルーホール、或いはバイア
ホールの内壁に導電膜を形成しなければならないため、
構成が複雑化して生産性が低下するという問題がある。
内に形成したＣｕめっき層によって２層配線を接続した
ものでは、Ｃｕめっき前にスルーホール、或いはバイア
ホールの内壁に導電膜を形成しなければならないため、
構成が複雑化して生産性が低下するという問題がある。
【０００８】従って、本発明の目的はコストダウン、及
び生産性の向上を図ることができる２層配線基板を提供
することである。
び生産性の向上を図ることができる２層配線基板を提供
することである。
【０００９】
【課題を解決するための手段】本発明は上記問題点に鑑
み、コストダウン、及び生産性の向上を図るため、表面
の配線パターンと裏面の配線パターンを、スルーホー
ル、或いはバイアホール内に成長したはんだめっき層に
よって接続した２層配線基板を提供するものである。
み、コストダウン、及び生産性の向上を図るため、表面
の配線パターンと裏面の配線パターンを、スルーホー
ル、或いはバイアホール内に成長したはんだめっき層に
よって接続した２層配線基板を提供するものである。
【００１０】上記はんだめっき層は、表面の配線パター
ン、及び裏面の配線パターンを電極として使用する電気
めっきによって構成され、上記絶縁性基板は、厚さ７５
μｍ以下のポリイミドテープによって構成され、上記ス
ルーホール、或いはバイアホールは、３０〜５００μｍ
の直径を有し、上記表面の配線パターンと裏面の配線パ
ターンは、２５μｍ以下の厚さと１００μｍ以下の配線
間ピッチを有すると共に一方がデバイスホールに突出
し、且つ、表面にソルダレジスト被覆層が施された構成
を有することが好ましい。
ン、及び裏面の配線パターンを電極として使用する電気
めっきによって構成され、上記絶縁性基板は、厚さ７５
μｍ以下のポリイミドテープによって構成され、上記ス
ルーホール、或いはバイアホールは、３０〜５００μｍ
の直径を有し、上記表面の配線パターンと裏面の配線パ
ターンは、２５μｍ以下の厚さと１００μｍ以下の配線
間ピッチを有すると共に一方がデバイスホールに突出
し、且つ、表面にソルダレジスト被覆層が施された構成
を有することが好ましい。
【００１１】上記はんだめっき層は、表面の配線パター
ン、及び裏面の配線パターンを電極として使用する電気
めっきによって構成され、上記絶縁性基板は、厚さ７５
μｍ以下のポリイミドテープによって構成され、上記ス
ルーホール、或いはバイアホールは、３０〜５００μｍ
の直径を有し、上記表面の配線パターンと裏面の配線パ
ターンは、２５μｍ以下の厚さと１００μｍ以下の配線
間ピッチを有すると共にデバイス搭載領域を除く領域の
表面にソルダレジスト被覆層が施された構成を有するこ
とが好ましい。
ン、及び裏面の配線パターンを電極として使用する電気
めっきによって構成され、上記絶縁性基板は、厚さ７５
μｍ以下のポリイミドテープによって構成され、上記ス
ルーホール、或いはバイアホールは、３０〜５００μｍ
の直径を有し、上記表面の配線パターンと裏面の配線パ
ターンは、２５μｍ以下の厚さと１００μｍ以下の配線
間ピッチを有すると共にデバイス搭載領域を除く領域の
表面にソルダレジスト被覆層が施された構成を有するこ
とが好ましい。
【００１２】上記はんだめっき層は、５Ａ／ｄｍｍより
大きい電流密度で行われる電気はんだめっきによって成
長させられた構成が好ましい。
大きい電流密度で行われる電気はんだめっきによって成
長させられた構成が好ましい。
【００１３】
【発明の実施の形態】以下、本発明の２層配線基板を添
付図面を参照しながら詳細に説明する。
付図面を参照しながら詳細に説明する。
【００１４】図１には、本発明の第１の実施の形態とし
てＴＣＰ用２層配線ＴＡＢテープが示されている。この
２層配線ＴＡＢテープは、デバイスホール１Ａ、及びバ
イアホール１Ｂが形成されたポリイミドテープ１と、ポ
リイミドテープ１の一面に接着剤２を介して接着された
Ｃｕ箔から形成された信号用配線パターン３Ａと、ポリ
イミドテープ１の他面に蒸着されたＣｕ箔から形成され
た電源・グランド用配線パターン４Ａと、バイアホール
１Ｂ内に形成され、信号用配線パターン３Ａと電源・グ
ランド用配線パターン４Ａを電気的に接続するはんだめ
っき層１５と、信号用配線パターン３Ａ、及び電源・グ
ランド用配線パターン４Ａの所定の領域に施され、各パ
ターン間を保護、絶縁するソルダーレジスト５Ａ、５Ｂ
より構成され、信号用配線パターン３Ａのインナリード
にバンプ６を介してＩＣチップ７を接続することにより
半導体装置とされる。
てＴＣＰ用２層配線ＴＡＢテープが示されている。この
２層配線ＴＡＢテープは、デバイスホール１Ａ、及びバ
イアホール１Ｂが形成されたポリイミドテープ１と、ポ
リイミドテープ１の一面に接着剤２を介して接着された
Ｃｕ箔から形成された信号用配線パターン３Ａと、ポリ
イミドテープ１の他面に蒸着されたＣｕ箔から形成され
た電源・グランド用配線パターン４Ａと、バイアホール
１Ｂ内に形成され、信号用配線パターン３Ａと電源・グ
ランド用配線パターン４Ａを電気的に接続するはんだめ
っき層１５と、信号用配線パターン３Ａ、及び電源・グ
ランド用配線パターン４Ａの所定の領域に施され、各パ
ターン間を保護、絶縁するソルダーレジスト５Ａ、５Ｂ
より構成され、信号用配線パターン３Ａのインナリード
にバンプ６を介してＩＣチップ７を接続することにより
半導体装置とされる。
【００１５】ポリイミドテープ１は、２０〜７５μｍの
厚さを有し、バイアホール１Ｂは３０〜５００μｍの直
径を有している。
厚さを有し、バイアホール１Ｂは３０〜５００μｍの直
径を有している。
【００１６】信号用配線パターン３Ａと電源・グランド
用配線パターン４Ａは、２５μｍ以下の厚さと１００μ
ｍ以下の配線間ピッチを有している。
用配線パターン４Ａは、２５μｍ以下の厚さと１００μ
ｍ以下の配線間ピッチを有している。
【００１７】図２は、上記２層配線ＴＡＢテープのバイ
アホール１Ｂを示し、信号用配線パターン３Ａと電源・
グランド用配線パターン４Ａは、電気はんだめっきによ
ってバイアホール１Ｂ内に成長したはんだめっき層１５
によって接続されている。電気はんだめっきは、例え
ば、表１に示す光沢はんだと無光沢はんだを用い、５Ａ
／ｄｍｍより大きい電流密度で行う。
アホール１Ｂを示し、信号用配線パターン３Ａと電源・
グランド用配線パターン４Ａは、電気はんだめっきによ
ってバイアホール１Ｂ内に成長したはんだめっき層１５
によって接続されている。電気はんだめっきは、例え
ば、表１に示す光沢はんだと無光沢はんだを用い、５Ａ
／ｄｍｍより大きい電流密度で行う。
【表１】
【００１８】以上の構成において、２層配線ＴＡＢテー
プを製造する場合には、まず、図３の(a) に示すよう
に、厚さ２０〜７５μｍのポリイミドテープ１の一面に
厚さ２５μｍ以下のＣｕ箔４が蒸着された２層ＣＣＬ
（Copper Clad Laminate）材を準備し、そのポリイミド
テープ１のＣｕ箔４と反対側の面に、接着剤２を所定の
厚さで塗布してその上に厚さ２５μｍ以下のＣｕ箔３を
ロールラミネートする。
プを製造する場合には、まず、図３の(a) に示すよう
に、厚さ２０〜７５μｍのポリイミドテープ１の一面に
厚さ２５μｍ以下のＣｕ箔４が蒸着された２層ＣＣＬ
（Copper Clad Laminate）材を準備し、そのポリイミド
テープ１のＣｕ箔４と反対側の面に、接着剤２を所定の
厚さで塗布してその上に厚さ２５μｍ以下のＣｕ箔３を
ロールラミネートする。
【００１９】次に、図３の(b) に示すように、Ｃｕ箔４
のデバイスホール形成位置に所定の面積の穴４Ｃを、ま
た、バイアホール形成位置に直径３０〜５００μｍの穴
４Ｄをそれぞれフォトアプリケーションとエッチングで
形成する。
のデバイスホール形成位置に所定の面積の穴４Ｃを、ま
た、バイアホール形成位置に直径３０〜５００μｍの穴
４Ｄをそれぞれフォトアプリケーションとエッチングで
形成する。
【００２０】続いて、図３の(c) に示すように、Ｃｕ箔
４をマスクとして、ポリイミドテープ１の穴４Ｃ、４Ｄ
から露出した部分にレーザ加工を行い、デバイスホール
１Ａ、及びバイアホール１Ｂを形成する。
４をマスクとして、ポリイミドテープ１の穴４Ｃ、４Ｄ
から露出した部分にレーザ加工を行い、デバイスホール
１Ａ、及びバイアホール１Ｂを形成する。
【００２１】この後、図３の(d) に示すように、Ｃｕ箔
３、４にフォトアプリケーションとエッチングを施し
て、１００μｍ以下の配線間ピッチの信号用配線パター
ン３Ａ、及び電源・グランド用配線パターン４Ａをそれ
ぞれ形成する。
３、４にフォトアプリケーションとエッチングを施し
て、１００μｍ以下の配線間ピッチの信号用配線パター
ン３Ａ、及び電源・グランド用配線パターン４Ａをそれ
ぞれ形成する。
【００２２】更に、図３の(e) に示すように、信号用配
線パターン３Ａの所定の領域にソルダーレジスト５Ａを
塗布すると共に、図４に示すように、バイアホール１Ｂ
の周囲の所定の領域を残すように電源・グランド用配線
パターン４Ａにソルダーレジスト５Ｂを塗布する。
線パターン３Ａの所定の領域にソルダーレジスト５Ａを
塗布すると共に、図４に示すように、バイアホール１Ｂ
の周囲の所定の領域を残すように電源・グランド用配線
パターン４Ａにソルダーレジスト５Ｂを塗布する。
【００２３】最後に、図２に示すように、５Ａ／ｄｍｍ
より大きい電流密度で電気はんだめっきを行ってバイア
ホール１Ｂ内にはんだめっき層１５を成長させ、信号用
配線パターン３Ａと電源・グランド用配線パターン４Ａ
を接続する。
より大きい電流密度で電気はんだめっきを行ってバイア
ホール１Ｂ内にはんだめっき層１５を成長させ、信号用
配線パターン３Ａと電源・グランド用配線パターン４Ａ
を接続する。
【００２４】このような２層配線ＴＡＢテープによる
と、電気はんだめっきによってバイアホール１Ｂ内には
んだめっき層１５を成長させ、ポリイミドテープ１の両
面の信号用配線パターン３と電源・グランド用配線パタ
ーン４を接続しているため、構成の簡素化が図れ、コス
トダウン、及び生産性の向上を図ることができる。
と、電気はんだめっきによってバイアホール１Ｂ内には
んだめっき層１５を成長させ、ポリイミドテープ１の両
面の信号用配線パターン３と電源・グランド用配線パタ
ーン４を接続しているため、構成の簡素化が図れ、コス
トダウン、及び生産性の向上を図ることができる。
【００２５】第１の実施の形態において、Ｃｕ箔の厚さ
を２５μｍ以下にする理由は、配線パターン間のピッチ
が８０μｍまではＣｕ箔の厚さが３５μｍまでエッチン
グ可能であったが、配線パターン間のピッチを８０μｍ
以下にして微細化を図ろうとすると、Ｃｕ箔の厚さが２
５μｍ以下でないとエッチングできなくなるからであ
る。また、ポリイミドテープ１の厚さを２０〜７５μｍ
にする理由は、ポリイミドキャスティング製法の制限の
ためには７５μｍ以下の厚さが望ましく、電気絶縁性と
テープ搬送の強さを確保するため最小２０μｍの厚さが
必要になるからである。更に、バイアホール１Ｂの直径
を３０〜５００μｍにする理由は、配線パターンの微細
化に対応するためである。更にまた、電気はんだめっき
を５Ａ／ｄｍｍより大きい電流密度で行う理由は、信号
用配線パターン３Ａと電源・グランド用配線パターン４
Ａの導通を確実に確保するためである。即ち、５Ａ／ｄ
ｍｍより大きい電流密度で行うと、バイアホール１Ｂの
内壁が無処理状態、つまり、導電膜の形成を行わなくて
も、信号用配線パターン３Ａと電源・グランド用配線パ
ターン４Ａにわたってばんだを成長させることができ
る。
を２５μｍ以下にする理由は、配線パターン間のピッチ
が８０μｍまではＣｕ箔の厚さが３５μｍまでエッチン
グ可能であったが、配線パターン間のピッチを８０μｍ
以下にして微細化を図ろうとすると、Ｃｕ箔の厚さが２
５μｍ以下でないとエッチングできなくなるからであ
る。また、ポリイミドテープ１の厚さを２０〜７５μｍ
にする理由は、ポリイミドキャスティング製法の制限の
ためには７５μｍ以下の厚さが望ましく、電気絶縁性と
テープ搬送の強さを確保するため最小２０μｍの厚さが
必要になるからである。更に、バイアホール１Ｂの直径
を３０〜５００μｍにする理由は、配線パターンの微細
化に対応するためである。更にまた、電気はんだめっき
を５Ａ／ｄｍｍより大きい電流密度で行う理由は、信号
用配線パターン３Ａと電源・グランド用配線パターン４
Ａの導通を確実に確保するためである。即ち、５Ａ／ｄ
ｍｍより大きい電流密度で行うと、バイアホール１Ｂの
内壁が無処理状態、つまり、導電膜の形成を行わなくて
も、信号用配線パターン３Ａと電源・グランド用配線パ
ターン４Ａにわたってばんだを成長させることができ
る。
【００２６】図５には、本発明の第２の実施の形態に係
る２層配線ＴＡＢテープが示されている。この２層配線
ＴＡＢテープは、第１の実施の形態において信号用配線
パターン３Ａと電源・グランド用配線パターン４Ａがス
ルーホール１Ｃに電気はんだめっきによって成長させら
れたはんだめっき層１５によって接続された構成を有し
ている。このようにスルーホール１Ｃを用いた接続で
も、第１の実施の形態と同様な効果を得ることができ
る。
る２層配線ＴＡＢテープが示されている。この２層配線
ＴＡＢテープは、第１の実施の形態において信号用配線
パターン３Ａと電源・グランド用配線パターン４Ａがス
ルーホール１Ｃに電気はんだめっきによって成長させら
れたはんだめっき層１５によって接続された構成を有し
ている。このようにスルーホール１Ｃを用いた接続で
も、第１の実施の形態と同様な効果を得ることができ
る。
【００２７】図６には、本発明の第３の実施の形態に係
る２層配線ＴＡＢテープが示されている。この２層配線
ＴＡＢテープは、ポリイミドテープ１の両面に接着剤を
用いずにＣｕ箔がラミネートされた３層ＣＣＬ材から構
成され、両面のＣｕ箔をエッチングして形成された信号
用配線パターン３Ａと電源・グランド用配線パターン４
Ａはスルーホール１Ｃに電気はんだめっきによって成長
させられたはんだめっき層１５によって接続されてい
る。ポリイミドテープ１にはデバイスホールがなく、信
号用配線パターン３Ａ上にバンプ６を介してＩＣチップ
が搭載される。信号用配線パターン３Ａのチップ搭載領
域にははんだめっき１６が施されている。このような２
層配線ＴＡＢテープでは、第１、及び第２の実施の形態
と同様な効果を得ることができる他、デバイスホールが
ないため、更に構成の簡素化を図ることができる。
る２層配線ＴＡＢテープが示されている。この２層配線
ＴＡＢテープは、ポリイミドテープ１の両面に接着剤を
用いずにＣｕ箔がラミネートされた３層ＣＣＬ材から構
成され、両面のＣｕ箔をエッチングして形成された信号
用配線パターン３Ａと電源・グランド用配線パターン４
Ａはスルーホール１Ｃに電気はんだめっきによって成長
させられたはんだめっき層１５によって接続されてい
る。ポリイミドテープ１にはデバイスホールがなく、信
号用配線パターン３Ａ上にバンプ６を介してＩＣチップ
が搭載される。信号用配線パターン３Ａのチップ搭載領
域にははんだめっき１６が施されている。このような２
層配線ＴＡＢテープでは、第１、及び第２の実施の形態
と同様な効果を得ることができる他、デバイスホールが
ないため、更に構成の簡素化を図ることができる。
【００２８】
【実施例１】厚さ５０μｍのポリイミドテープの一面に
厚さ１８μｍのＣｕ箔が蒸着によってラミネートされた
２層ＣＣＬ材のポリイミドテープの他面に、厚さ１３μ
ｍの接着剤層を形成し、更にその上に厚さ２５μｍのＣ
ｕ箔をロールラミネートして、厚さ１８μｍのＣｕ箔の
インナーリード側と入力リード側のバイアホール形成位
置に直径３０μｍの穴をそれぞれ６４個ずつ、また、デ
バイスホール形成位置に６ｍｍ角の穴をフォトアプリケ
ーションとエッチングによってそれぞれ形成した。更
に、エッチングで穴開けしたＣｕ箔層をマスクとしてレ
ーザ加工を行い、ポリイミドテープのインナーリード側
と入力リード側に直径３０μｍのバイアホールをそれぞ
れ６４個、また、中央に６ｍｍ角のデバイスホールをそ
れぞれ形成した。そして、厚さ２５μｍのＣｕ箔から配
線間ピッチが８０μｍのインナーリードと入力リードを
有する信号配線層を、また、厚さ１８μｍのＣｕ箔から
角形の電源・グランド層をそれぞれフォトアプリケーシ
ョンとエッチングによって作成した。次に、バイアホー
ルの周囲直径１３０μｍを残してソルダーレジストを厚
さ１５μｍで塗布した。最後に光沢はんだめっきを用い
て電流密度５Ａ／ｄｍｍで電気はんだめっきを行い、バ
イアホール内に厚さ７μｍのはんだめっき層を成長さ
せ、２層配線を導通させた。
厚さ１８μｍのＣｕ箔が蒸着によってラミネートされた
２層ＣＣＬ材のポリイミドテープの他面に、厚さ１３μ
ｍの接着剤層を形成し、更にその上に厚さ２５μｍのＣ
ｕ箔をロールラミネートして、厚さ１８μｍのＣｕ箔の
インナーリード側と入力リード側のバイアホール形成位
置に直径３０μｍの穴をそれぞれ６４個ずつ、また、デ
バイスホール形成位置に６ｍｍ角の穴をフォトアプリケ
ーションとエッチングによってそれぞれ形成した。更
に、エッチングで穴開けしたＣｕ箔層をマスクとしてレ
ーザ加工を行い、ポリイミドテープのインナーリード側
と入力リード側に直径３０μｍのバイアホールをそれぞ
れ６４個、また、中央に６ｍｍ角のデバイスホールをそ
れぞれ形成した。そして、厚さ２５μｍのＣｕ箔から配
線間ピッチが８０μｍのインナーリードと入力リードを
有する信号配線層を、また、厚さ１８μｍのＣｕ箔から
角形の電源・グランド層をそれぞれフォトアプリケーシ
ョンとエッチングによって作成した。次に、バイアホー
ルの周囲直径１３０μｍを残してソルダーレジストを厚
さ１５μｍで塗布した。最後に光沢はんだめっきを用い
て電流密度５Ａ／ｄｍｍで電気はんだめっきを行い、バ
イアホール内に厚さ７μｍのはんだめっき層を成長さ
せ、２層配線を導通させた。
【００２９】ここで、２層配線の導通部の信頼性を評価
するために、−５５℃×３０分と１５０℃×３０分を１
サイクルとした温度サイクル試験を１０００サイクル実
施して、導通抵抗の変化を２００、５００、１０００サ
イクルごとに測定したところ、抵抗の増加もなく、２層
配線の導通部、つまり、はんだめっき層の熱ストレスに
よる信頼性が得られていることが判った。また、８５
℃、湿度８５％でＤＣバイアス５０Ｖでのマイグレーシ
ョン試験を１０００時間実施したところ、２層配線の導
通部、つまり、はんだめっき層の導通破壊もなく、２層
配線層の絶縁破壊はないことが判った。
するために、−５５℃×３０分と１５０℃×３０分を１
サイクルとした温度サイクル試験を１０００サイクル実
施して、導通抵抗の変化を２００、５００、１０００サ
イクルごとに測定したところ、抵抗の増加もなく、２層
配線の導通部、つまり、はんだめっき層の熱ストレスに
よる信頼性が得られていることが判った。また、８５
℃、湿度８５％でＤＣバイアス５０Ｖでのマイグレーシ
ョン試験を１０００時間実施したところ、２層配線の導
通部、つまり、はんだめっき層の導通破壊もなく、２層
配線層の絶縁破壊はないことが判った。
【００３０】
【実施例２】厚さ５０μｍのポリイミドテープの両面に
厚さ１８μｍのＣｕ箔が蒸着によってラミネートされた
３層ＣＣＬ材の一方のＣｕ箔のインナーリード側と入力
リード側のバイアホール形成位置に直径３０μｍの穴を
フォトアプリケーションとエッチングによってそれぞれ
６４個形成した。更に、エッチングで穴開けしたＣｕ箔
層をマスクとしてレーザ加工を行い、ポリイミドテープ
のインナーリード側と入力リード側に直径３０μｍのス
ルーホールをそれぞれ６４個形成した。そして、一方の
Ｃｕ箔から配線間ピッチが８０μｍのインナーリードと
入力リードを有する信号配線層を、また、他方のＣｕ箔
から角形の電源・グランド層をそれぞれフォトアプリケ
ーションとエッチングによって作成した。次に、バイア
ホールの周囲直径１３０μｍを残してソルダーレジスト
を厚さ１５μｍで塗布した。最後に光沢はんだめっきを
用いて電流密度６Ａ／ｄｍｍで電気はんだめっきを行
い、バイアホール内に厚さ７μｍのはんだめっき層を成
長させ、２層配線を導通させた。
厚さ１８μｍのＣｕ箔が蒸着によってラミネートされた
３層ＣＣＬ材の一方のＣｕ箔のインナーリード側と入力
リード側のバイアホール形成位置に直径３０μｍの穴を
フォトアプリケーションとエッチングによってそれぞれ
６４個形成した。更に、エッチングで穴開けしたＣｕ箔
層をマスクとしてレーザ加工を行い、ポリイミドテープ
のインナーリード側と入力リード側に直径３０μｍのス
ルーホールをそれぞれ６４個形成した。そして、一方の
Ｃｕ箔から配線間ピッチが８０μｍのインナーリードと
入力リードを有する信号配線層を、また、他方のＣｕ箔
から角形の電源・グランド層をそれぞれフォトアプリケ
ーションとエッチングによって作成した。次に、バイア
ホールの周囲直径１３０μｍを残してソルダーレジスト
を厚さ１５μｍで塗布した。最後に光沢はんだめっきを
用いて電流密度６Ａ／ｄｍｍで電気はんだめっきを行
い、バイアホール内に厚さ７μｍのはんだめっき層を成
長させ、２層配線を導通させた。
【００３１】ここで、２層配線の導通部の信頼性を評価
するために、−５５℃×３０分と１５０℃×３０分を１
サイクルとした温度サイクル試験を１０００サイクル実
施して、導通抵抗の変化を２００、５００、１０００サ
イクルごとに測定したところ、抵抗の増加もなく、２層
配線の導通部、つまり、はんだめっき層の熱ストレスに
よる信頼性が得られていることが判った。また、８５
℃、湿度８５％でＤＣバイアス５０Ｖでのマイグレーシ
ョン試験を１０００時間実施したところ、２層配線の導
通部、つまり、はんだめっき層の導通破壊もなく、２層
配線層の絶縁破壊はないことが判った。
するために、−５５℃×３０分と１５０℃×３０分を１
サイクルとした温度サイクル試験を１０００サイクル実
施して、導通抵抗の変化を２００、５００、１０００サ
イクルごとに測定したところ、抵抗の増加もなく、２層
配線の導通部、つまり、はんだめっき層の熱ストレスに
よる信頼性が得られていることが判った。また、８５
℃、湿度８５％でＤＣバイアス５０Ｖでのマイグレーシ
ョン試験を１０００時間実施したところ、２層配線の導
通部、つまり、はんだめっき層の導通破壊もなく、２層
配線層の絶縁破壊はないことが判った。
【００３２】
【発明の効果】以上説明したように、本発明の２層配線
基板によると、電気はんだめっきによってスルーホー
ル、或いはバイアホール内にはんだめっき層を成長さ
せ、絶縁性基板の両面の配線パターンを接続しているた
め、構成の簡素化が図れ、コストダウン、及び生産性の
向上を図ることができる。
基板によると、電気はんだめっきによってスルーホー
ル、或いはバイアホール内にはんだめっき層を成長さ
せ、絶縁性基板の両面の配線パターンを接続しているた
め、構成の簡素化が図れ、コストダウン、及び生産性の
向上を図ることができる。
【図１】本発明の第１の実施の形態を示す断面図。
【図２】第１の実施の形態におけるバイアホールの断面
図。
図。
【図３】第１の実施の形態における製造工程を示す断面
図。
図。
【図４】第１の実施の形態における製造工程を示す断面
図。
図。
【図５】本発明の第２の実施の形態を示す断面図。
【図６】本発明の第３の実施の形態を示す断面図。
【図７】従来の２層配線ＴＡＢテープを示す断面図。
【図８】従来の２層配線ＴＡＢテープにおけるバイアホ
ールの断面図。
ールの断面図。
【図９】従来の２層配線基板の２層配線の導通構造を示
す断面図。
す断面図。
【図１０】従来の２層配線基板の２層配線の導通構造を
示す断面図。
示す断面図。
１ ポリイミドテープ １Ａ デバイスホール １Ｂ バイアホール １Ｃ スルーホール ２ 接着剤 ３ Ｃｕ箔 ３Ａ 信号用配線パターン ４ Ｃｕ箔 ４Ａ 電源・グランド用配線パターン ４Ｂ Ｃｕ蒸着層 ４Ｃ、４Ｄ 穴 ５、５Ａ、５Ｂ ソルダーレジスト ６ バンプ ７ ＩＣチップ ８ 絶縁性基板 ９、１０ 配線パターン １１ カーボンブラック １２ Ｃｕめっき層 １３ ＭｎＯ2 層 １４ 導電性ポリマー １５ はんだめっき層 １６ はんだめっき
Claims (4)
- 【請求項１】 絶縁性基板の表面の配線パターンと裏面
の配線パターンを、前記絶縁性基板に形成されたスルー
ホール、或いはバイアホールを介して接続した２層配線
基板において、 前記表面の配線パターンと前記裏面の配線パターンは、
前記スルーホール、或いはバイアホール内に成長したは
んだめっき層によって接続されていることを特徴とする
２層配線基板。 - 【請求項２】 前記はんだめっき層は、前記表面の配線
パターン、及び前記裏面の配線パターンを電極として使
用する電気めっきによって構成され、 前記絶縁性基板は、厚さ７５μｍ以下のポリイミドテー
プによって構成され、 前記スルーホール、或いはバイアホールは、３０〜５０
０μｍの直径を有し、 前記表面の配線パターンと前記裏面の配線パターンは、
２５μｍ以下の厚さと１００μｍ以下の配線間ピッチを
有すると共に一方がデバイスホールに突出し、且つ、表
面にソルダレジスト被覆層が施された構成を有する請求
項１記載の２層配線基板。 - 【請求項３】 前記はんだめっき層は、前記表面の配線
パターン、及び前記裏面の配線パターンを電極として使
用する電気めっきによって構成され、 前記絶縁性基板は、厚さ７５μｍ以下のポリイミドテー
プによって構成され、 前記スルーホール、或いはバイアホールは、３０〜５０
０μｍの直径を有し、 前記表面の配線パターンと前記裏面の配線パターンは、
２５μｍ以下の厚さと１００μｍ以下の配線間ピッチを
有すると共にデバイス搭載領域を除く領域の表面にソル
ダレジスト被覆層が施された構成を有する請求項１記載
の２層配線基板。 - 【請求項４】 前記はんだめっき層は、５Ａ／ｄｍｍよ
り大きい電流密度で行われる前記電気めっきによって成
長させられた構成を有する請求項２、或いは３記載の２
層配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15940896A JP3733644B2 (ja) | 1996-06-20 | 1996-06-20 | ２層配線基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15940896A JP3733644B2 (ja) | 1996-06-20 | 1996-06-20 | ２層配線基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1012987A true JPH1012987A (ja) | 1998-01-16 |
| JP3733644B2 JP3733644B2 (ja) | 2006-01-11 |
Family
ID=15693118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15940896A Expired - Fee Related JP3733644B2 (ja) | 1996-06-20 | 1996-06-20 | ２層配線基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3733644B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100688707B1 (ko) | 2006-01-18 | 2007-03-02 | 삼성전기주식회사 | 솔더 레지스트 패턴 형성 방법 |
| JP2011018830A (ja) * | 2009-07-10 | 2011-01-27 | Toppan Printing Co Ltd | 多層プリント配線板の製造方法および多層プリント配線板 |
-
1996
- 1996-06-20 JP JP15940896A patent/JP3733644B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100688707B1 (ko) | 2006-01-18 | 2007-03-02 | 삼성전기주식회사 | 솔더 레지스트 패턴 형성 방법 |
| JP2011018830A (ja) * | 2009-07-10 | 2011-01-27 | Toppan Printing Co Ltd | 多層プリント配線板の製造方法および多層プリント配線板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3733644B2 (ja) | 2006-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4993148A (en) | Method of manufacturing a circuit board | |
| US4997517A (en) | Multi-metal layer interconnect tape for tape automated bonding | |
| JP3670917B2 (ja) | 半導体装置及びその製造方法 | |
| US8110752B2 (en) | Wiring substrate and method for manufacturing the same | |
| JP4087080B2 (ja) | 配線基板の製造方法およびマルチップモジュールの製造方法 | |
| JP2002076637A (ja) | チップ部品内蔵基板及びその製造方法 | |
| JP2002313996A (ja) | 半導体パッケージ用基板およびその製造方法 | |
| US6278185B1 (en) | Semi-additive process (SAP) architecture for organic leadless grid array packages | |
| JP4638657B2 (ja) | 電子部品内蔵型多層基板 | |
| JP3733644B2 (ja) | ２層配線基板及びその製造方法 | |
| JP3709035B2 (ja) | ２層配線基板、及びその製造方法 | |
| JPH10125817A (ja) | ２層配線基板 | |
| JPH1079568A (ja) | プリント配線板の製造方法 | |
| JP2760360B2 (ja) | はんだバンプとその製造方法 | |
| JP4119907B2 (ja) | ２層配線基板 | |
| JP2787230B2 (ja) | 電子部品塔載用基板 | |
| JPH11102937A (ja) | 両面配線ｔａｂ用テープ | |
| JP3324472B2 (ja) | Ｂｇａ用ｔａｂテープの製造方法 | |
| KR100468195B1 (ko) | 다층 인쇄 회로 기판을 제조하는 방법 | |
| JPH04335596A (ja) | スルーホールプリント配線基板の製造方法 | |
| JPH1070365A (ja) | 多層回路基板の製造方法 | |
| JPH10125722A (ja) | ２層配線基板 | |
| JPH1167847A (ja) | Ｂｇａパッケージ用ｔａｂテープ | |
| JPH03269962A (ja) | 電気的接続部材の製造方法 | |
| JP2001053189A (ja) | 配線基板とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Effective date: 20041214 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050628 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050826 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20050927 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20051010 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |