JPH10125817A - ２層配線基板 - Google Patents
２層配線基板Info
- Publication number
- JPH10125817A JPH10125817A JP8272539A JP27253996A JPH10125817A JP H10125817 A JPH10125817 A JP H10125817A JP 8272539 A JP8272539 A JP 8272539A JP 27253996 A JP27253996 A JP 27253996A JP H10125817 A JPH10125817 A JP H10125817A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- copper
- insulating substrate
- wiring layer
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 ブラインドビアホールを介して２層配線を接
続する構造の２層配線基板において、銅蒸着層で２層配
線を接続するものはコイルで連続的に蒸着する高価な装
置を使用しないと生産性が悪く、銅めっき層で２層配線
を接続するものは導電化処理が必要で製造プロセスが煩
雑化する。 【解決手段】 銅配線層３を電気めっきの陰極として、
電流密度を３Ａ／ｄｍｍ 2 以上で電気めっきを施すこと
により、ブラインドビアホール１Ａの内壁面に形成され
た銅めっき層４を介して厚みの異なる銅配線層２と銅配
線層３が接続される。
続する構造の２層配線基板において、銅蒸着層で２層配
線を接続するものはコイルで連続的に蒸着する高価な装
置を使用しないと生産性が悪く、銅めっき層で２層配線
を接続するものは導電化処理が必要で製造プロセスが煩
雑化する。 【解決手段】 銅配線層３を電気めっきの陰極として、
電流密度を３Ａ／ｄｍｍ 2 以上で電気めっきを施すこと
により、ブラインドビアホール１Ａの内壁面に形成され
た銅めっき層４を介して厚みの異なる銅配線層２と銅配
線層３が接続される。
Description
【０００１】
【発明の属する技術分野】本発明は２層配線基板に関
し、特に、配線層の厚さの増加を抑制しながら、配線間
のピッチが１００μｍ以下の微細配線パターンに対応で
きるようにした２層配線基板に関する。
し、特に、配線層の厚さの増加を抑制しながら、配線間
のピッチが１００μｍ以下の微細配線パターンに対応で
きるようにした２層配線基板に関する。
【０００２】
【従来技術】従来の２層配線基板として、ＴＣＰ（Tape
Carrier Package）に用いられる２層配線ＴＡＢ（Tape
Automated Bonding）テープがある。このＴＣＰ用２層
配線基板は、例えば、ポリイミド等の絶縁性基板の両面
に配線パターンを設け、この両面の配線パターンをスル
ーホール、あるいはビアホールを介して接続して構成さ
れている。
Carrier Package）に用いられる２層配線ＴＡＢ（Tape
Automated Bonding）テープがある。このＴＣＰ用２層
配線基板は、例えば、ポリイミド等の絶縁性基板の両面
に配線パターンを設け、この両面の配線パターンをスル
ーホール、あるいはビアホールを介して接続して構成さ
れている。
【０００３】図７は、従来のＴＣＰ用２層配線基板を示
し、デバイスホール１１Ａおよびブラインドビアホール
１１Ｂが形成されたポリイミドフィルム１１と、ポリイ
ミドフィルム１１の一面に設けられて信号用配線パター
ンを形成する銅配線層１２と、ポリイミドフィルム１１
の他方の面に設けられてグランド用あるいは電源用配線
パターンを形成する銅配線層１３と、ブラインドビアホ
ール１１Ｂの内壁に形成され、銅配線層１２および１３
を電気的に接続する銅蒸着層１３Ａと、銅配線層１２の
所定の領域に形成され、配線パターン間を保護・絶縁す
るソルダレジスト１４より構成され、銅配線層１２のイ
ンナーリード１２Ａにバンプ１５を介して半導体チップ
１６を接続することにより半導体装置を形成している。
し、デバイスホール１１Ａおよびブラインドビアホール
１１Ｂが形成されたポリイミドフィルム１１と、ポリイ
ミドフィルム１１の一面に設けられて信号用配線パター
ンを形成する銅配線層１２と、ポリイミドフィルム１１
の他方の面に設けられてグランド用あるいは電源用配線
パターンを形成する銅配線層１３と、ブラインドビアホ
ール１１Ｂの内壁に形成され、銅配線層１２および１３
を電気的に接続する銅蒸着層１３Ａと、銅配線層１２の
所定の領域に形成され、配線パターン間を保護・絶縁す
るソルダレジスト１４より構成され、銅配線層１２のイ
ンナーリード１２Ａにバンプ１５を介して半導体チップ
１６を接続することにより半導体装置を形成している。
【０００４】図８は、ブラインドビアホール１１Ｂを介
した２層配線の接続構造を示し、銅蒸着層１３Ａは、厚
さ５００ÅのＮｉあるいはＣｒの下地金属上に厚さ３μ
ｍの銅を蒸着しており、銅配線層１２および１３を接続
している。
した２層配線の接続構造を示し、銅蒸着層１３Ａは、厚
さ５００ÅのＮｉあるいはＣｒの下地金属上に厚さ３μ
ｍの銅を蒸着しており、銅配線層１２および１３を接続
している。
【０００５】また、２層配線基板の両面の配線パターン
の他の接続方法として、ブラインドビアホールの内壁に
銅めっき層を形成して接続したものがある。
の他の接続方法として、ブラインドビアホールの内壁に
銅めっき層を形成して接続したものがある。
【０００６】図９（ａ）〜（ｄ）は、ブラインドビアホ
ールに銅めっき層を形成する工程を示し、ポリイミドで
構成される絶縁性基板１７の一面に形成された配線パタ
ーン１８を貫通して絶縁性基板の他方の面に形成された
配線パターン１９の裏面に到達するブラインドビアホー
ル２０を形成する（ａ）。次に、ブラインドビアホール
２０の内壁にカーボンブラック２１を付着させ（ｂ）、
その後マイクロエッチングを施して、ブラインドビアホ
ール２０以外に付着したカーボンブラック２１を除去す
る（ｃ）。次に、カーボンブラック２１を付着させたブ
ラインドビアホール２０に電気めっきを施して銅めっき
層２２を形成する（ｄ）。
ールに銅めっき層を形成する工程を示し、ポリイミドで
構成される絶縁性基板１７の一面に形成された配線パタ
ーン１８を貫通して絶縁性基板の他方の面に形成された
配線パターン１９の裏面に到達するブラインドビアホー
ル２０を形成する（ａ）。次に、ブラインドビアホール
２０の内壁にカーボンブラック２１を付着させ（ｂ）、
その後マイクロエッチングを施して、ブラインドビアホ
ール２０以外に付着したカーボンブラック２１を除去す
る（ｃ）。次に、カーボンブラック２１を付着させたブ
ラインドビアホール２０に電気めっきを施して銅めっき
層２２を形成する（ｄ）。
【０００７】図１０（ａ）〜（ｄ）は、ブラインドビア
ホールに銅めっき層を形成する他の工程を示し、ポリイ
ミドで構成される絶縁性基板２３の一面に形成された銅
配線層２４を貫通して絶縁性基板の他方の面に形成され
た銅配線層２５の裏面に到達するブラインドビアホール
２６を形成する（ａ）。次に、ブラインドビアホール２
６の内壁に過マンガン酸塩処理によってＭｎＯ2 層２７
を形成した後（ｂ）、このＭｎＯ2 層２７とピロール誘
電体のモノマーを酸性下で酸化重合させて導電性ポリマ
ー２８を形成する（ｃ）。次に、導電性ポリマー２８を
形成したブラインドビアホール２６に電気めっきを施し
て銅めっき層２９を形成する（ｄ）。
ホールに銅めっき層を形成する他の工程を示し、ポリイ
ミドで構成される絶縁性基板２３の一面に形成された銅
配線層２４を貫通して絶縁性基板の他方の面に形成され
た銅配線層２５の裏面に到達するブラインドビアホール
２６を形成する（ａ）。次に、ブラインドビアホール２
６の内壁に過マンガン酸塩処理によってＭｎＯ2 層２７
を形成した後（ｂ）、このＭｎＯ2 層２７とピロール誘
電体のモノマーを酸性下で酸化重合させて導電性ポリマ
ー２８を形成する（ｃ）。次に、導電性ポリマー２８を
形成したブラインドビアホール２６に電気めっきを施し
て銅めっき層２９を形成する（ｄ）。
【０００８】
【発明が解決しようとする課題】しかし、ブラインドビ
アホールの内壁面に銅を蒸着する方法では、コイルで連
続的に蒸着する高価な装置を使用しないと生産性が低下
するという問題がある。また、ブラインドビアホールの
内壁面に銅をめっきする方法では、内壁面の導電化処理
が必要となるため、製造プロセスが煩雑になるととも
に、信号用配線パターンに銅めっきが付着して銅配線の
厚さが増加し、エッチングによる微細な配線パターンの
形成が困難になるという問題がある。
アホールの内壁面に銅を蒸着する方法では、コイルで連
続的に蒸着する高価な装置を使用しないと生産性が低下
するという問題がある。また、ブラインドビアホールの
内壁面に銅をめっきする方法では、内壁面の導電化処理
が必要となるため、製造プロセスが煩雑になるととも
に、信号用配線パターンに銅めっきが付着して銅配線の
厚さが増加し、エッチングによる微細な配線パターンの
形成が困難になるという問題がある。
【０００９】従って、本発明の目的は高価な装置を使用
することなく２層配線の接続が可能で、生産性に優れる
２層配線基板を提供することにある。
することなく２層配線の接続が可能で、生産性に優れる
２層配線基板を提供することにある。
【００１０】本発明の他の目的は銅めっきの必要のない
配線パターンに銅めっきが付着したとしても、微細な配
線パターンを加工することのできる２層配線基板を提供
することにある。
配線パターンに銅めっきが付着したとしても、微細な配
線パターンを加工することのできる２層配線基板を提供
することにある。
【００１１】
【課題を解決するための手段】本発明は上記した目的を
達成するため、絶縁性材料で形成される絶縁性基板と、
前記絶縁性基板の表面に所定の厚さで設けられた第１の
銅配線層と、前記絶縁性基板の裏面に前記所定の厚さよ
り小なる厚さで設けられた第２の銅配線層と、前記第２
の銅配線層から前記絶縁性基板を貫通して前記第１の銅
配線層の裏面に到達するブラインドビアホールと、前記
絶縁性基板の前記裏面の側より施された銅めっきによっ
て前記ブラインドビアホールの内壁面および前記第２の
銅配線層上に形成された銅めっき層を有し、前記銅めっ
き層は前記第１および前記第２の銅配線層を前記ブライ
ンドビアホールの内壁面を介して接続するとともに前記
第２の銅配線層と前記銅めっき層の厚さの和を前記所定
の厚さに近似させる構成を有する２層配線基板を提供す
る。
達成するため、絶縁性材料で形成される絶縁性基板と、
前記絶縁性基板の表面に所定の厚さで設けられた第１の
銅配線層と、前記絶縁性基板の裏面に前記所定の厚さよ
り小なる厚さで設けられた第２の銅配線層と、前記第２
の銅配線層から前記絶縁性基板を貫通して前記第１の銅
配線層の裏面に到達するブラインドビアホールと、前記
絶縁性基板の前記裏面の側より施された銅めっきによっ
て前記ブラインドビアホールの内壁面および前記第２の
銅配線層上に形成された銅めっき層を有し、前記銅めっ
き層は前記第１および前記第２の銅配線層を前記ブライ
ンドビアホールの内壁面を介して接続するとともに前記
第２の銅配線層と前記銅めっき層の厚さの和を前記所定
の厚さに近似させる構成を有する２層配線基板を提供す
る。
【００１２】上記の２層配線基板において、銅めっき層
は、絶縁性基板の裏面の側に所定の距離を有して配置さ
れた陽極と、第２の銅配線層を陰極とする電気めっきに
よって形成されることが好ましい。絶縁性基板は、７５
μｍ以下の厚さを有し、第２の銅配線層は、３５μｍ以
下の厚さを有し、ブラインドビアホールは、３０μｍか
ら５００μｍの直径を有する構成とすることが好まし
い。また、銅めっき層は、電流密度を３Ａ／ｄｍｍ2 以
上とする前記電気めっきによって形成される構成とする
ことが好ましい。また、絶縁性基板は、素子搭載用のデ
バイスホールを有し、デバイスホールに突出したインナ
ーリードと接続される半導体チップをデバイスホール内
に収容する構成であっても良く、あるいは、第１の銅配
線によって形成されるインナーリード上にバンプを介し
て半導体チップを搭載する構成としても良い。
は、絶縁性基板の裏面の側に所定の距離を有して配置さ
れた陽極と、第２の銅配線層を陰極とする電気めっきに
よって形成されることが好ましい。絶縁性基板は、７５
μｍ以下の厚さを有し、第２の銅配線層は、３５μｍ以
下の厚さを有し、ブラインドビアホールは、３０μｍか
ら５００μｍの直径を有する構成とすることが好まし
い。また、銅めっき層は、電流密度を３Ａ／ｄｍｍ2 以
上とする前記電気めっきによって形成される構成とする
ことが好ましい。また、絶縁性基板は、素子搭載用のデ
バイスホールを有し、デバイスホールに突出したインナ
ーリードと接続される半導体チップをデバイスホール内
に収容する構成であっても良く、あるいは、第１の銅配
線によって形成されるインナーリード上にバンプを介し
て半導体チップを搭載する構成としても良い。
【００１３】また、本発明は上記した目的を達成するた
め、絶縁性材料で形成される絶縁性基板と、前記絶縁性
基板の表面に所定の厚さより小なる厚さで設けられた第
１の銅配線層と、前記絶縁性基板の裏面に前記所定の厚
さで設けられた第２の銅配線層と、前記第１の銅配線層
上に設けられたソルダレジスト層と、前記第２の銅配線
層から前記絶縁性基板を貫通して前記第１の銅配線層の
裏面に到達するブラインドビアホールと、前記絶縁性基
板の前記裏面の側より施された銅めっきによって前記ブ
ラインドビアホールの内壁面に形成され、前記第１およ
び前記第２の銅配線層を接続する銅めっき層を有する２
層配線基板を提供する。
め、絶縁性材料で形成される絶縁性基板と、前記絶縁性
基板の表面に所定の厚さより小なる厚さで設けられた第
１の銅配線層と、前記絶縁性基板の裏面に前記所定の厚
さで設けられた第２の銅配線層と、前記第１の銅配線層
上に設けられたソルダレジスト層と、前記第２の銅配線
層から前記絶縁性基板を貫通して前記第１の銅配線層の
裏面に到達するブラインドビアホールと、前記絶縁性基
板の前記裏面の側より施された銅めっきによって前記ブ
ラインドビアホールの内壁面に形成され、前記第１およ
び前記第２の銅配線層を接続する銅めっき層を有する２
層配線基板を提供する。
【００１４】
【発明の実施の形態】以下、本発明の２層配線基板を図
面を参照しながら説明する。
面を参照しながら説明する。
【００１５】図１は、第１の実施の形態における２層配
線基板の断面を示し、ブラインドビアホール１Ａとデバ
イスホール１Ｂが設けられる絶縁性基板１と、絶縁性基
板１の一面に設けられて信号用配線パターンを形成する
銅配線層２と、絶縁性基板１の他方の面に設けられてグ
ランド用あるいは電源用配線パターンを形成する銅配線
層３と、銅配線層３およびブラインドビアホール１Ａの
内壁面に電気めっきによって形成される銅めっき層４
と、銅配線層２に形成されるインナーリード２Ａにバン
プ５を介して接続される半導体チップ６と、銅配線層２
および３の表面の所定の領域に形成され、配線パターン
間を保護・絶縁するソルダレジスト７を有している。
線基板の断面を示し、ブラインドビアホール１Ａとデバ
イスホール１Ｂが設けられる絶縁性基板１と、絶縁性基
板１の一面に設けられて信号用配線パターンを形成する
銅配線層２と、絶縁性基板１の他方の面に設けられてグ
ランド用あるいは電源用配線パターンを形成する銅配線
層３と、銅配線層３およびブラインドビアホール１Ａの
内壁面に電気めっきによって形成される銅めっき層４
と、銅配線層２に形成されるインナーリード２Ａにバン
プ５を介して接続される半導体チップ６と、銅配線層２
および３の表面の所定の領域に形成され、配線パターン
間を保護・絶縁するソルダレジスト７を有している。
【００１６】絶縁性基板１は、厚さ５０μｍのポリイミ
ドキャスティングベースフィルム材（以下、ポリイミド
フィルムと称する）で形成されており、絶縁性基板１の
一面に設けられる銅配線層２は、厚さ２５μｍの銅箔で
形成され、他方の面に設けられる銅配線層３は、厚さ１
８μｍの銅箔で形成されている。
ドキャスティングベースフィルム材（以下、ポリイミド
フィルムと称する）で形成されており、絶縁性基板１の
一面に設けられる銅配線層２は、厚さ２５μｍの銅箔で
形成され、他方の面に設けられる銅配線層３は、厚さ１
８μｍの銅箔で形成されている。
【００１７】図２（ａ）〜（ｇ）は、第１の実施の形態
における２層配線基板の製造方法を示し、厚さ５０μｍ
のポリイミドフィルムの一面に２５μｍ厚銅箔からなる
銅配線層２と、他方の面に１８μｍ厚銅箔からなる銅配
線層３を接着層を用いずに配置した２層配線ＣＣＬ（Co
pper Clad Laminate）材を用い（ａ）、銅配線層３に直
径８０μｍでインナーリード側のＡ位置に６４個、入力
リード側のＢ位置に６４個の穴をフォトアプリケーショ
ンとエッチングによって形成する（ｂ）。
における２層配線基板の製造方法を示し、厚さ５０μｍ
のポリイミドフィルムの一面に２５μｍ厚銅箔からなる
銅配線層２と、他方の面に１８μｍ厚銅箔からなる銅配
線層３を接着層を用いずに配置した２層配線ＣＣＬ（Co
pper Clad Laminate）材を用い（ａ）、銅配線層３に直
径８０μｍでインナーリード側のＡ位置に６４個、入力
リード側のＢ位置に６４個の穴をフォトアプリケーショ
ンとエッチングによって形成する（ｂ）。
【００１８】次に、穴開けされた銅配線層３をマスクと
して、ポリイミドフィルムにレーザ加工によって直径８
０μｍでインナーリード側のＡ位置に６４個、入力リー
ド側のＢ位置に６４個のブラインドビアホール１Ａを形
成する（ｃ）。
して、ポリイミドフィルムにレーザ加工によって直径８
０μｍでインナーリード側のＡ位置に６４個、入力リー
ド側のＢ位置に６４個のブラインドビアホール１Ａを形
成する（ｃ）。
【００１９】次に、穴開け加工が施された銅配線層３を
陰極として、電流密度を５Ａ／ｄｍｍ2 として表１に示
す条件で電気銅めっきを施して厚さ７μｍの銅めっき層
４を形成する。
陰極として、電流密度を５Ａ／ｄｍｍ2 として表１に示
す条件で電気銅めっきを施して厚さ７μｍの銅めっき層
４を形成する。
【００２０】
【表１】
【００２１】この銅めっき処理によって、ブラインドビ
アホール１Ａの内壁に銅めっきが付着して、銅配線層２
および３が接続される（ｄ）。
アホール１Ａの内壁に銅めっきが付着して、銅配線層２
および３が接続される（ｄ）。
【００２２】次に、フォトアプリケーションとエッチン
グによって、銅配線層３のＣ位置にデバイスホール用の
穴を形成した後（ｅ）、レーザ加工によってポリイミド
フィルムに穴開け加工を施してデバイスホール１Ｂを形
成する（ｆ）。
グによって、銅配線層３のＣ位置にデバイスホール用の
穴を形成した後（ｅ）、レーザ加工によってポリイミド
フィルムに穴開け加工を施してデバイスホール１Ｂを形
成する（ｆ）。
【００２３】次に、フォトアプリケーションとエッチン
グによって、銅配線層３および銅めっき層４に角形のグ
ランド用あるいは電源用配線パターンを形成し、ポリイ
ミドフィルムを介して反対面に設けられる銅配線層２
に、配線ピッチ８０μｍでインナーリード２Ａおよび入
力リードの信号用配線パターンを形成する。最後に、信
号用配線パターンにＡｕめっきを施した後、信号用配線
パターンおよびグランド用あるいは電源用配線パターン
にソルダレジスト７を塗布する（ｇ）。
グによって、銅配線層３および銅めっき層４に角形のグ
ランド用あるいは電源用配線パターンを形成し、ポリイ
ミドフィルムを介して反対面に設けられる銅配線層２
に、配線ピッチ８０μｍでインナーリード２Ａおよび入
力リードの信号用配線パターンを形成する。最後に、信
号用配線パターンにＡｕめっきを施した後、信号用配線
パターンおよびグランド用あるいは電源用配線パターン
にソルダレジスト７を塗布する（ｇ）。
【００２４】図３は、ブラインドビアホール１Ａおよび
銅配線層３に設けられる銅めっき層４の形成方法を示
し、銅配線層３を陰極として絶縁性基板１と独立して設
けられる陽極８との間に電界を発生させることにより、
銅配線層３およびブラインドビアホール１Ａの内壁面に
銅めっき層４が形成される。このとき、銅配線層２に銅
めっきが付着したとしてもエッチングによる信号用配線
パターンの形成を容易に行うことができる。
銅配線層３に設けられる銅めっき層４の形成方法を示
し、銅配線層３を陰極として絶縁性基板１と独立して設
けられる陽極８との間に電界を発生させることにより、
銅配線層３およびブラインドビアホール１Ａの内壁面に
銅めっき層４が形成される。このとき、銅配線層２に銅
めっきが付着したとしてもエッチングによる信号用配線
パターンの形成を容易に行うことができる。
【００２５】上記構成の２層配線基板に、５５℃で３０
分保持した後、１５０℃で３０分保持する動作を１サイ
クルとする耐熱試験を１０００サイクル実施し、２０
０、５００、および１０００サイクルにおいて導通抵抗
の変化を測定した。本実施の形態では抵抗値に変化は見
られず、２層配線の導通部銅めっきの熱ストレスに対す
る高い信頼性が確認された。
分保持した後、１５０℃で３０分保持する動作を１サイ
クルとする耐熱試験を１０００サイクル実施し、２０
０、５００、および１０００サイクルにおいて導通抵抗
の変化を測定した。本実施の形態では抵抗値に変化は見
られず、２層配線の導通部銅めっきの熱ストレスに対す
る高い信頼性が確認された。
【００２６】また、温度８５℃、湿度８５％で５０Ｖの
直流バイアスを印加するマイグレーション試験を１００
０時間実施したところ、絶縁抵抗は１０9 Ω以上に保た
れて２層配線の導通部銅めっきの導通破壊もなく、２層
配線層の絶縁破壊は発生しなかった。この後、温度を１
５０℃として１０００時間放置すると、銅配線層２を外
側として幅７０ｍｍ当たり３ｍｍの反りが発生した。
直流バイアスを印加するマイグレーション試験を１００
０時間実施したところ、絶縁抵抗は１０9 Ω以上に保た
れて２層配線の導通部銅めっきの導通破壊もなく、２層
配線層の絶縁破壊は発生しなかった。この後、温度を１
５０℃として１０００時間放置すると、銅配線層２を外
側として幅７０ｍｍ当たり３ｍｍの反りが発生した。
【００２７】そこで、図４に示すように、厚さの異なる
銅配線層２および３の配置を反転させて銅配線層２にブ
ラインドビアホール１Ａを設ける構成として、温度１５
０℃で１０００時間放置したところ、銅配線層２を外側
とする反りを幅７０ｍｍ当たり１ｍｍと１／３に抑制す
ることができた。
銅配線層２および３の配置を反転させて銅配線層２にブ
ラインドビアホール１Ａを設ける構成として、温度１５
０℃で１０００時間放置したところ、銅配線層２を外側
とする反りを幅７０ｍｍ当たり１ｍｍと１／３に抑制す
ることができた。
【００２８】上記した実施の形態では、ポリイミドキャ
スティングベースフィルム材の両面に接着剤を用いずに
銅箔層を配置しているが、接着剤を用いて銅箔層を貼り
合わせたものを用いても良い。絶縁性基板を構成するポ
リイミドフィルムは、電気絶縁性とテープ搬送時の強度
確保の点から、厚さ２０μｍ以上であることが好まし
く、また、ポリイミドキャスティング製法による加工の
都合上、厚さ７５μｍ以下であることが好ましい。ブラ
インドビアホールは、直径３０μｍから５００μｍの範
囲で形成されることが好ましく、直径５００μｍ以上で
は微細な配線接続が困難になる。
スティングベースフィルム材の両面に接着剤を用いずに
銅箔層を配置しているが、接着剤を用いて銅箔層を貼り
合わせたものを用いても良い。絶縁性基板を構成するポ
リイミドフィルムは、電気絶縁性とテープ搬送時の強度
確保の点から、厚さ２０μｍ以上であることが好まし
く、また、ポリイミドキャスティング製法による加工の
都合上、厚さ７５μｍ以下であることが好ましい。ブラ
インドビアホールは、直径３０μｍから５００μｍの範
囲で形成されることが好ましく、直径５００μｍ以上で
は微細な配線接続が困難になる。
【００２９】また、電気めっき処理における電流密度を
３Ａ／ｄｍｍ2 以上とすることによって、ブラインドビ
アホールの内壁面の導通化処理が不十分であっても、銅
めっきの成長によって２層配線間の接続が可能になる。
一方、電流密度が８Ａ／ｄｍｍ2 を越えると、銅めっき
の電着回りが悪くなってめっき厚が不均一となる。
３Ａ／ｄｍｍ2 以上とすることによって、ブラインドビ
アホールの内壁面の導通化処理が不十分であっても、銅
めっきの成長によって２層配線間の接続が可能になる。
一方、電流密度が８Ａ／ｄｍｍ2 を越えると、銅めっき
の電着回りが悪くなってめっき厚が不均一となる。
【００３０】図５は、第２の実施の形態における２層配
線基板を示し、絶縁性基板１の一面に設けられて信号用
配線パターンを形成する厚さ２５μｍの銅配線層２、お
よび他方の面に設けられてグランド用あるいは電源用配
線パターンを形成する厚さ１６μｍの銅配線層３を有す
る２層配線ＣＣＬ材で構成され、絶縁性基板１にデバイ
スホールを設けずに半導体チップ６をインナーリード２
Ａにフリップチップ接続している構成以外は第１の実施
の形態と同一である。
線基板を示し、絶縁性基板１の一面に設けられて信号用
配線パターンを形成する厚さ２５μｍの銅配線層２、お
よび他方の面に設けられてグランド用あるいは電源用配
線パターンを形成する厚さ１６μｍの銅配線層３を有す
る２層配線ＣＣＬ材で構成され、絶縁性基板１にデバイ
スホールを設けずに半導体チップ６をインナーリード２
Ａにフリップチップ接続している構成以外は第１の実施
の形態と同一である。
【００３１】上記の構成によると、デバイスホールの形
成工程を省略できるので、２層配線基板の製造工程を簡
略化することができる。
成工程を省略できるので、２層配線基板の製造工程を簡
略化することができる。
【００３２】また、第１の実施の形態で説明した耐熱試
験、およびマイグレーション試験を実施したところ、導
通部銅めっきの抵抗値増加、導通破壊、および２層配線
層の絶縁破壊を生じることなく高い信頼性が得られた。
験、およびマイグレーション試験を実施したところ、導
通部銅めっきの抵抗値増加、導通破壊、および２層配線
層の絶縁破壊を生じることなく高い信頼性が得られた。
【００３３】図６は、第３の実施の形態における２層配
線基板を示し、ブラインドビアホール１Ａおよびデバイ
スホール１Ｂが設けられる絶縁性基板１と、絶縁性基板
１の一面に設けられて信号用配線パターンを形成する銅
配線層２と、絶縁性基板１の他方の面に設けられてグラ
ンド用あるいは電源用配線パターンを形成する銅配線層
３を有する２層配線ＣＣＬ材で構成され、銅配線層３お
よびブラインドビアホール１Ａの内壁面に設けられる銅
めっき層４と、銅配線層２にバンプ５を介して接続され
る半導体チップ６と、銅配線層２の所定の領域に形成さ
れ、信号用配線パターンを保護・絶縁するソルダレジス
ト７と、デバイスホール１Ｂと半導体チップ６の隙間に
充填されたポッテング封止剤９と、信号用配線パターン
に形成された直径２５０μｍのはんだボール１０を有
し、銅配線層３は銅配線層２の厚さより薄く形成されて
いる。
線基板を示し、ブラインドビアホール１Ａおよびデバイ
スホール１Ｂが設けられる絶縁性基板１と、絶縁性基板
１の一面に設けられて信号用配線パターンを形成する銅
配線層２と、絶縁性基板１の他方の面に設けられてグラ
ンド用あるいは電源用配線パターンを形成する銅配線層
３を有する２層配線ＣＣＬ材で構成され、銅配線層３お
よびブラインドビアホール１Ａの内壁面に設けられる銅
めっき層４と、銅配線層２にバンプ５を介して接続され
る半導体チップ６と、銅配線層２の所定の領域に形成さ
れ、信号用配線パターンを保護・絶縁するソルダレジス
ト７と、デバイスホール１Ｂと半導体チップ６の隙間に
充填されたポッテング封止剤９と、信号用配線パターン
に形成された直径２５０μｍのはんだボール１０を有
し、銅配線層３は銅配線層２の厚さより薄く形成されて
いる。
【００３４】上記したように、銅配線層２の信号用配線
パターンにはんだボール１０を形成することによって、
２層配線のＢＧＡ（Ball Grid Array ）に応用すること
もできる。
パターンにはんだボール１０を形成することによって、
２層配線のＢＧＡ（Ball Grid Array ）に応用すること
もできる。
【００３５】また、本実施の形態における２層配線基板
は、ロジック系で４００ピンの接続端子を有する２層配
線ＴＣＰテープを対象としているが、例えば、液晶ドラ
イバー用のＴＡＢテープとして応用することもできる。
は、ロジック系で４００ピンの接続端子を有する２層配
線ＴＣＰテープを対象としているが、例えば、液晶ドラ
イバー用のＴＡＢテープとして応用することもできる。
【００３６】
【発明の効果】以上説明した通り、本発明の２層配線基
板によると、絶縁性基板の一面に所定の厚さより小なる
厚さで設けられてグランド用あるいは電源用配線パター
ンを形成する銅配線層を陰極として電気めっきを施すよ
うにしたため、高価な装置を使用することなく２層配線
の接続が可能で、生産性に優れ、銅めっきの必要のない
配線パターンに銅めっきが付着したとしても、微細な配
線パターンを加工することができる。
板によると、絶縁性基板の一面に所定の厚さより小なる
厚さで設けられてグランド用あるいは電源用配線パター
ンを形成する銅配線層を陰極として電気めっきを施すよ
うにしたため、高価な装置を使用することなく２層配線
の接続が可能で、生産性に優れ、銅めっきの必要のない
配線パターンに銅めっきが付着したとしても、微細な配
線パターンを加工することができる。
【図１】第１の実施の形態における２層配線基板を示す
説明図である。
説明図である。
【図２】第１の実施の形態における２層配線基板の製造
工程を示す説明図である。
工程を示す説明図である。
【図３】第１の実施の形態における２層配線基板の２層
配線の接続構造を示す説明図である。
配線の接続構造を示す説明図である。
【図４】第１の実施の形態における２層配線基板の変形
例を示す説明図である。
例を示す説明図である。
【図５】第２の実施の形態における２層配線基板を示す
説明図である。
説明図である。
【図６】第３の実施の形態における２層配線基板を示す
説明図である。
説明図である。
【図７】従来の２層配線基板を示す説明図である。
【図８】従来の２層配線基板の２層配線の接続構造を示
す説明図である。
す説明図である。
【図９】従来の２層配線基板の製造工程を示す説明図で
ある。
ある。
【図１０】従来の２層配線基板の製造工程を示す説明図
である。
である。
１，絶縁性基板 １Ａ，ブラインドビアホール １Ｂ，デバイスホール ２，銅配線層 ２Ａ，インナーリード ３，銅配線層 ４，銅めっき層 ５，バンプ ６，半導体チップ ７，ソルダレジスト ８，陽極 ９，ポッテング封止剤 １０，はんだボール １１，ポリイミドフィルム １１Ａ，デバイスホール １１Ｂ，ブラインドビアホール １２，銅配線層 １３，銅配線層 １３Ａ，銅蒸着層 １４，ソルダレジスト １５，バンプ １６，半導体チップ １７，絶縁性基板 １８，配線パターン １９，配線パターン ２０，ブラインドビアホール ２１，カーボンブラック ２２，銅めっき層 ２３，絶縁性基板 ２４，銅配線層 ２５，銅配線層 ２６，ブラインドビアホール ２７，ＭｎＯ2 層 ２８ 導電性モノマー ２９，銅めっき層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 石川 浩史 茨城県日立市助川町３丁目１番１号 日立 電線株式会社電線工場内
Claims (7)
- 【請求項１】 絶縁性材料で形成される絶縁性基板と、 前記絶縁性基板の表面に所定の厚さで設けられた第１の
銅配線層と、 前記絶縁性基板の裏面に前記所定の厚さより小なる厚さ
で設けられた第２の銅配線層と、 前記第２の銅配線層から前記絶縁性基板を貫通して前記
第１の銅配線層の裏面に到達するブラインドビアホール
と、 前記絶縁性基板の前記裏面の側より施された銅めっきに
よって前記ブラインドビアホールの内壁面および前記第
２の銅配線層上に形成された銅めっき層を有し、前記銅
めっき層は前記第１および前記第２の銅配線層を前記ブ
ラインドビアホールの内壁面を介して接続するとともに
前記第２の銅配線層と前記銅めっき層の厚さの和を前記
所定の厚さに近似させる構成を有することを特徴とする
２層配線基板。 - 【請求項２】 前記銅めっき層は、前記絶縁性基板の前
記裏面の側に所定の距離を有して配置された陽極と、前
記第２の銅配線層を陰極とする電気めっきによって形成
される構成の請求項第１項記載の２層配線基板。 - 【請求項３】 前記絶縁性基板は、７５μｍ以下の厚さ
を有し、 前記第２の銅配線層は、３５μｍ以下の厚さを有し、 前記ブラインドビアホールは、３０μｍから５００μｍ
の直径を有する構成の請求項第１項記載の２層配線基
板。 - 【請求項４】 前記銅めっき層は、電流密度を３Ａ／ｄ
ｍｍ2 以上とする前記電気めっきによって形成される構
成の請求項第２項記載の２層配線基板。 - 【請求項５】 前記絶縁性基板は、素子搭載用のデバイ
スホールを有し、前記デバイスホールに突出したインナ
ーリードと接続される半導体チップを前記デバイスホー
ル内に収容する構成の請求項第１項記載の２層配線基
板。 - 【請求項６】 前記絶縁性基板は、前記第１の銅配線に
よって形成されるインナーリード上にバンプを介して前
記半導体チップを搭載する構成の請求項第１項記載の２
層配線基板。 - 【請求項７】 絶縁性材料で形成される絶縁性基板と、 前記絶縁性基板の表面に所定の厚さより小なる厚さで設
けられた第１の銅配線層と、 前記絶縁性基板の裏面に前記所定の厚さで設けられた第
２の銅配線層と、 前記第１の銅配線層上に設けられたソルダレジスト層
と、 前記第２の銅配線層から前記絶縁性基板を貫通して前記
第１の銅配線層の裏面に到達するブラインドビアホール
と、 前記絶縁性基板の前記裏面の側より施された銅めっきに
よって前記ブラインドビアホールの内壁面に形成され、
前記第１および前記第２の銅配線層を接続する銅めっき
層を有することを特徴とする２層配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8272539A JPH10125817A (ja) | 1996-10-15 | 1996-10-15 | ２層配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8272539A JPH10125817A (ja) | 1996-10-15 | 1996-10-15 | ２層配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10125817A true JPH10125817A (ja) | 1998-05-15 |
Family
ID=17515313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8272539A Pending JPH10125817A (ja) | 1996-10-15 | 1996-10-15 | ２層配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10125817A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1116957A (ja) * | 1997-06-24 | 1999-01-22 | Hitachi Cable Ltd | Ｔａｂ用テープキャリアの製造方法 |
| US6281436B1 (en) * | 1997-08-05 | 2001-08-28 | Tdk Corporation | Encapsulated surface mounting electronic part |
| KR20100096513A (ko) * | 2009-02-24 | 2010-09-02 | 삼성테크윈 주식회사 | 반도체 칩을 내장하는 반도체 패키지와, 이를 제조하는 방법 |
| JP2012019210A (ja) * | 2010-07-09 | 2012-01-26 | Samsung Electro-Mechanics Co Ltd | 半導体パッケージ基板及びその製造方法 |
| US8110245B2 (en) | 1999-02-18 | 2012-02-07 | Seiko Epson Corporation | Semiconductor device, mounting substrate and method of manufacturing mounting substrate, circuit board, and electronic instrument |
-
1996
- 1996-10-15 JP JP8272539A patent/JPH10125817A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1116957A (ja) * | 1997-06-24 | 1999-01-22 | Hitachi Cable Ltd | Ｔａｂ用テープキャリアの製造方法 |
| US6281436B1 (en) * | 1997-08-05 | 2001-08-28 | Tdk Corporation | Encapsulated surface mounting electronic part |
| US8110245B2 (en) | 1999-02-18 | 2012-02-07 | Seiko Epson Corporation | Semiconductor device, mounting substrate and method of manufacturing mounting substrate, circuit board, and electronic instrument |
| KR20100096513A (ko) * | 2009-02-24 | 2010-09-02 | 삼성테크윈 주식회사 | 반도체 칩을 내장하는 반도체 패키지와, 이를 제조하는 방법 |
| JP2012019210A (ja) * | 2010-07-09 | 2012-01-26 | Samsung Electro-Mechanics Co Ltd | 半導体パッケージ基板及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4993148A (en) | Method of manufacturing a circuit board | |
| US7427423B2 (en) | Components with conductive solder mask layers | |
| US6278185B1 (en) | Semi-additive process (SAP) architecture for organic leadless grid array packages | |
| US3850711A (en) | Method of forming printed circuit | |
| JPH10125817A (ja) | ２層配線基板 | |
| JP2003045917A (ja) | 半導体装置用テープキャリアおよびその製造方法 | |
| JP4520665B2 (ja) | プリント配線板及びその製造方法並びに部品実装構造 | |
| JP3726891B2 (ja) | 電子部品実装用フィルムキャリアテープの実装構造および電子部品実装用フィルムキャリアテープの製造方法 | |
| JP3733644B2 (ja) | ２層配線基板及びその製造方法 | |
| WO2003002786A1 (fr) | Procede d'electrodeposition et procede de fabrication de carte imprimee | |
| JP3709035B2 (ja) | ２層配線基板、及びその製造方法 | |
| JPH10125722A (ja) | ２層配線基板 | |
| JP2757594B2 (ja) | フィルムキャリア装置 | |
| JP2974840B2 (ja) | 半導体素子の実装方法 | |
| JPH11102937A (ja) | 両面配線ｔａｂ用テープ | |
| JP7412735B2 (ja) | 半導体パッケージの製造方法 | |
| JP3324472B2 (ja) | Ｂｇａ用ｔａｂテープの製造方法 | |
| JPH06222377A (ja) | 平面型表示装置 | |
| JP2002141672A (ja) | 多層プリント配線板、その製造方法、実装基板及び電子機器 | |
| JPH08213748A (ja) | 基板およびその製造方法 | |
| JP4119907B2 (ja) | ２層配線基板 | |
| JP2819321B2 (ja) | 電子部品搭載用基板及びこの電子部品搭載用基板の製造方法 | |
| JPH1167847A (ja) | Ｂｇａパッケージ用ｔａｂテープ | |
| JP2002093835A (ja) | 接続部材及びその形成方法 | |
| JPH05855B2 (ja) |