JP3709035B2 - ２層配線基板、及びその製造方法 - Google Patents
２層配線基板、及びその製造方法 Download PDFInfo
- Publication number
- JP3709035B2 JP3709035B2 JP01276797A JP1276797A JP3709035B2 JP 3709035 B2 JP3709035 B2 JP 3709035B2 JP 01276797 A JP01276797 A JP 01276797A JP 1276797 A JP1276797 A JP 1276797A JP 3709035 B2 JP3709035 B2 JP 3709035B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring pattern
- wiring
- foil
- via hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、２層配線ＴＡＢテープ等、絶縁性基板の両面に配線パターンを有した２層配線基板、及びその製造方法に関し、特に、構成の複雑化による生産性の低下を招くことなく接続部の信頼性を向上させた２層配線基板、及びその製造方法に関する。
【０００２】
【従来の技術】
絶縁性基板の両面に配線パターンが形成され、両面の配線パターンをスルーホール、或いはビアホールを介して接続した２層配線基板として、ＴＣＰ（Tape Carrier Package) 用の２層配線ＴＡＢ（Tape Automated Bonding）テープがある。
【０００３】
図６は、従来のＴＣＰ用２層配線ＴＡＢテープを示す。この２層配線ＴＡＢテープは、デバイスホール１Ａ、及びブラインドビアホール１Ｂが形成されたポリイミドテープ１と、ポリイミドテープ１の一面に形成されたＣｕ箔から成る信号用配線パターン２Ａと、ポリイミドテープ１の他面に形成されたＣｕ箔から成る電源・グランド用配線パターン４Ａと、ブラインドビアホール１Ｂ内に形成され、信号用配線パターン２Ａと電源・グランド用配線パターン３Ａを電気的に接続するＣｕ蒸着層３Ｂと、信号用配線パターン２Ａの所定の領域に施され、パターン間を保護、絶縁するソルダーレジスト４より構成され、信号用配線パターン２Ａのインナリードにバンプ５を介してＩＣチップ６を接続することにより半導体装置とされる。
【０００４】
図７は、ブラインドビアホール１Ｂを介した２層配線の接続構造を示し、信号用配線パターン２Ａと電源・グランド用配線パターン３Ａがブラインドビアホール１Ｂの内壁に電源・グランド用配線パターン３Ａと共に蒸着によって形成されたＣｕ蒸着層３Ｂを介して接続されている。このＣｕ蒸着層３Ｂは、厚さ５００ÅのＮｉ或いはＣｒの下地金属上に厚さ３μｍのＣｕを蒸着することによって形成されている。
【０００５】
一方、２層配線基板の両面の配線パターンの接続を、ブラインドビアホールの内壁にＣｕめっき層を形成して行ったものがある。図８の(a) 〜(d) は、Ｃｕめっき層の形成方法を示し、絶縁性基板７とその一面の配線パターン９を貫通して絶縁性基板７の他面の配線パターン８の裏面に到達するブラインドビアホール７Ａの内壁、及びその近傍にカーボンブラック１０を吸着させ、ブラインドビアホール７Ａの内壁以外のカーボンブラック１０をマイクロエッチングで除去し、最後にブラインドビアホール７Ａ内のカーボンブラック１０上に電気めっきを行うことによってＣｕめっき層１１が形成される。
【０００６】
また、図９の(a) 〜(d) は、Ｃｕめっき層の他の形成方法を示し、絶縁性基板７とその一面の配線パターン９を貫通して絶縁性基板７の他面の配線パターン８の裏面に到達するブラインドビアホール７Ａの内壁に、過マンガン塩酸処理によってＭｎＯ2 層１２を形成し、このＭｎＯ2 層１２とピロール誘電体のモノマーを酸性下で酸化重合させて導電性ポリマー１３を形成し、最後にスルーホール７Ａの導電性ポリマー１３上に電気めっきを行うことによってＣｕめっき層１１が形成される。
【０００７】
しかし、以上述べた２層配線基板において、ブラインドビアホール内に形成したＣｕ蒸着層によって２層配線を接続したものでは、コイルで連続的に蒸着する高価な装置を使用しないと生産性が低くなるという問題があり、また、ブラインドビアホール内に形成したＣｕめっき層によって２層配線を接続したものでは、Ｃｕめっき前にブラインドビアホールの内壁に導電膜を形成しなければならないため、構成が複雑化して生産性が低下するという問題がある。
【０００８】
そこで、本出願人はこのような問題を解決する２層配線基板として、図１０に示すものを提案している。この２層配線基板は、ＴＣＰ用２層配線ＴＡＢテープにおいて、別に設けた陽極１４と、信号用配線パターン２Ａを用いた陰極により積み上げていく方法による電気Ｃｕめっき処理を実行し、それによってブラインドビアホール１Ｂ内にＣｕめっき層１５を成長させて信号用配線パターン２Ａと電源・グランド用配線パターン３Ａを接続する構成を有している（引用数字は図７と共通）。
【０００９】
【発明が解決しようとする課題】
しかし、提案されている２層配線基板によると、ブラインドビアホールは行き止まりのため、その中ではＣｕめっき液の流れが悪く、Ｃｕめっき液がブラインドビアホールの底に入らず、図１０に示すように、気泡１６の巻き込みが発生する。このため、ブラインドビアホールの内壁にＣｕめっきを確実に密着させて積み上げることが難しくなり、導通不良が発生する恐れがある。
【００１０】
従って、本発明の目的は構成の複雑化による生産性の低下を招くことなく接続部の信頼性を向上させることができる２層配線基板、及びその製造方法を提供することである。
【００１１】
【課題を解決するための手段】
本発明は上記問題点に鑑み、構成の複雑化による生産性の低下を招くことなく接続部の信頼性を向上させるため、表面の配線パターンと裏面の配線パターンはビアホールに通じる貫通穴を有し、前記表面の配線パターンを陰極とし、前記裏面の配線パターン側の電気めっき液中に別に設けた陽極を使用して、積み上げていく方法による電気めっきを行って前記ビアホール内に成長させたＣｕめっき層によって接続された２層配線基板を提供するものである。
【００１２】
上記表面の配線パターンは、ビアホールをブラインド状に閉塞する信号配線層であり、上記表面の配線パターンの貫通穴は、Ｃｕめっき層の形成前に信号配線層に形成される構成であることが好ましい。
【００１３】
上記Ｃｕめっき層は、表面の配線パターンを電極の１つとして使用する電気めっきによって構成され、上記絶縁性基板は、厚さ７５μｍ以下のポリイミドテープによって構成され、上記ビアホールは、３０〜５００μｍの直径を有し、上記表面の配線パターンと裏面の配線パターンは、２５μｍ以下の厚さと１００μｍ以下の配線間ピッチを有すると共に一方がデバイスホールに突出し、且つ、表面にソルダレジスト被覆層が施された構成を有することが好ましい。
【００１４】
上記Ｃｕめっき層は、表面の配線パターンを電極の１つとして使用する電気めっきによって構成され、上記絶縁性基板は、厚さ７５μｍ以下のポリイミドテープによって構成され、上記ビアホールは、３０〜５００μｍの直径を有し、上記表面の配線パターンと裏面の配線パターンは、２５μｍ以下の厚さと１００μｍ以下の配線間ピッチを有すると共に、デバイス搭載領域を除く領域の表面にソルダレジスト被覆層が施された構成を有することが好ましい。
【００１５】
上記Ｃｕめっき層は、３Ａ／ｄｍｍより大きい電流密度で行われる電気めっきによって成長させられた構成を有することが好ましい。
【００１６】
また、本発明は上記の目的を達成するため、絶縁性基板の表面及び裏面にＣｕ箔を設け、一方のＣｕ箔の所定の位置に所定の直径の貫通穴を、他方のＣｕ箔の所定の位置に対応する位置に所定の直径より小なる直径の貫通穴をそれぞれ形成し、絶縁性基板の所定の位置に対応する位置に所定の直径のビアホールを形成し、Ｃｕ箔の一方を電気めっき用の陰極とし、前記Ｃｕ箔のもう一方の側の電気めっき液中に別に設けた陽極を使用して、積み上げていく方法による電気Ｃｕめっきを行って、ビアホール内にＣｕめっき層を成長させることにより表面及び裏面のＣｕ箔を接続し、表面及び裏面のＣｕ箔を所定のパターンに成形して、絶縁性基板の表面及び裏面に配線パターンを形成するようにした２層配線基板の製造方法を提供するものである。
【００１７】
更に本発明は上記の目的を達成するため、絶縁性基板の表面及び裏面にＣｕ箔を設け、一方のＣｕ箔の所定の位置に所定の直径の貫通穴を、他方のＣｕ箔の所定の位置に対応する位置に所定の直径より小なる直径の貫通穴をそれぞれ形成し、絶縁性基板の所定の位置に対応する位置に所定の直径のビアホールを形成し、表面及び裏面のＣｕ箔を所定のパターンに成形して、絶縁性基板の表面及び裏面に配線パターンを形成し、表面及び裏面の配線パターンの一方を電気めっき用の陰極とし、前記表面及び裏面の配線パターンのもう一方の側の電気めっき液中に別に設けた陽極を使用して、積み上げていく方法による電気Ｃｕめっきを行って、ビアホール内にＣｕめっき層を成長させることにより表面及び裏面の配線パターンを接続するようにした２層配線基板の製造方法を提供するものである。
【００１８】
【発明の実施の形態】
以下、本発明の２層配線基板、及びその製造方法を添付図面を参照しながら詳細に説明する。
【００１９】
図１は、本発明の第１の実施の形態としてＴＣＰ用２層配線ＴＡＢテープを示す。この２層配線ＴＡＢテープは、デバイスホール１Ａ、及びブラインドビアホール１Ｂが形成されたポリイミドテープ１と、ポリイミドテープ１の一面に形成されたＣｕ箔から成る信号用配線パターン２Ａと、ポリイミドテープ１の他面に形成されたＣｕ箔から成る電源・グランド用配線パターン３Ａと、ブラインドビアホール１Ｂ内に形成され、信号用配線パターン２Ａと電源・グランド用配線パターン３Ａを電気的に接続するＣｕめっき層１５と、信号用配線パターン２Ａ、及び電源・グランド用配線パターン３Ａの所定の領域に施され、各パターン間を保護、絶縁するソルダーレジスト４Ａ、４Ｂと、ブラインドビアホール１Ｂの底である信号用配線パターン２Ａに形成された貫通穴１７より構成され、信号用配線パターン２Ａのインナリードにバンプ５を介してＩＣチップ６を接続することにより半導体装置とされる。
【００２０】
ポリイミドテープ１は、２０〜７５μｍの厚さを有し、ブラインドビアホール１Ｂは３０〜５００μｍの直径を有している。
【００２１】
信号用配線パターン２Ａと電源・グランド用配線パターン３Ａは、２〜２５μｍ以下の厚さと１００μｍ以下の配線間ピッチを有し、貫通穴１７は２０μｍ以上の直径を有している。
【００２２】
図２は、上記２層配線ＴＡＢテープのブラインドビア１Ｂを示し、ブラインドビアホール１Ｂの底を構成する信号用配線パターン２Ａに貫通穴１７が形成され、信号用配線パターン２Ａと電源・グランド用配線パターン３Ａが、信号用配線パターン２Ａを陰極として使用した積み上げていく方法による電気Ｃｕめっきによってブラインドビアホール１Ｂ内に成長したＣｕめっき層１５によって接続されている。電気Ｃｕめっきは、例えば、表１に示す光沢Ｃｕと無光沢Ｃｕを用い、３Ａ／ｄｍｍより大きい電流密度で行う。
【表１】
【００２３】
以上の構成において、２層配線ＴＡＢテープを製造する場合には、まず、図３の(a) に示すように、厚さ２０〜７５μｍのポリイミドテープ１の１面に厚さ２５μｍ以下のＣｕ箔２を有した２層ＣＣＬ（Copper Clad Laminate）材を準備し、そのポリイミドテープ１のＣｕ箔２と反対側の面に、厚さ２５μｍ以下のＣｕ箔３をラミネートする。
【００２４】
次に、図３の(b) に示すように、Ｃｕ箔３のデバイスホール形成位置に所定の面積の穴３Ｃを、また、ブラインドビアホール形成位置に直径３０〜５００μｍの穴３Ｄをそれぞれフォトアプリケーションとエッチングで形成する。
【００２５】
続いて、図３の(c) に示すように、Ｃｕ箔２のブラインドビアホールの底になる位置に直径２０μｍ以上の貫通穴１７を形成する。
【００２６】
更に、図３の(d) に示すように、Ｃｕ箔３をマスクとして、ポリイミドテープ１の穴３Ｃ、３Ｄから露出した部分にレーザ加工を行い、デバイスホール１Ａ、及びブラインドビアホール１Ｂを形成する。
【００２７】
この後、図３の(e) に示すように、ブラインドビアホール１Ｂの周囲の所定の領域を残すようにＣｕ箔３の所定の領域にソルダーレジスト４Ｂを塗布する。
【００２８】
そして、図４の(a)に示すように、陽極１４が配置されたＣｕめっき液内においてＣｕ箔２を陰極とした積み上げていく方法による電気Ｃｕめっき処理を行ってブラインドビアホール１Ｂ内にＣｕめっき層１５を成長させ、Ｃｕ箔２とＣｕ箔３を接続する。
【００２９】
最後に、図４の(b) に示すように、Ｃｕ箔２、３にフォトアプリケーションとエッチングを施して、１００μｍ以下の配線間ピッチの信号用配線パターン２Ａ、及び電源・グランド用配線パターン３Ａをそれぞれ形成した後、図１に示すように、信号用配線パターン２Ａ上の所定の領域にソルダーレジスト４Ａを塗布する。
【００３０】
このような２層配線ＴＡＢテープによると、ブラインドビアホール１Ｂの底に貫通穴１７が形成されているため、電気Ｃｕめっき処理におけるブラインドビアホール１Ｂ内のＣｕめっき液の流れが良く、ブラインドビアホール１Ｂの内壁にＣｕめっきが確実に積み上げられる。このため、構成の複雑化による生産性の低下を招くことなく接続部の信頼性を向上させることができる。
【００３１】
第１の実施の形態において、Ｃｕ箔２、３の厚さを２５μｍ以下にする理由は、配線パターン間のピッチが８０μｍまではＣｕ箔の厚さが３５μｍまでエッチング可能であったが、配線パターン間のピッチを８０μｍ以下にして微細化を図ろうとすると、Ｃｕ箔２、３の厚さが２５μｍ以下でないとエッチングできなくなるからである。また、ポリイミドテープ１の厚さを２０〜７５μｍにする理由は、ポリイミドキャスティング製法の制限のためには７５μｍ以下の厚さが望ましく、電気絶縁性とテープ搬送の強さを確保するため最小２０μｍの厚さが必要になるからである。更に、ブラインドビアホール１Ｂの直径を３０〜５００μｍにする理由は、配線パターンの微細化に対応するためである。更にまた、電気Ｃｕめっきを３Ａ／ｄｍｍより大きい電流密度で行う理由は、信号用配線パターン２Ａと電源・グランド用配線パターン３Ａの導通を確実に確保するためである。即ち、３Ａ／ｄｍｍより大きい電流密度で行うと、ブラインドビアホール１Ｂの内壁が無処理状態、つまり、導電膜の形成を行わなくても、信号用配線パターン２Ａと電源・グランド用配線パターン３ＡにわたってＣｕめっきを成長させることができる。更にまた、貫通穴１７の直径を２０μｍ以上にする理由は、これ以上でないとＣｕめっき液の流れを良好にする効果が得られないからである。
【００３２】
図５は、本発明の第２の実施の形態に係る２層配線ＴＡＢテープを示す。この２層配線ＴＡＢテープは、ブラインドビアホール１Ｂの底を構成する信号用配線パターン２Ａに貫通穴１７が形成され、信号用配線パターン２Ａと電源・グランド用配線パターン３Ａがブラインドビアホール１Ｂに電気Ｃｕめっきによって成長させられたＣｕめっき層１５によって接続されている。ポリイミドテープ１にはデバイスホールがなく、信号用配線パターン２Ａ上にバンプ６を介してＩＣチップが搭載される。このような２層配線ＴＡＢテープでは、第１の実施の形態と同様な効果を得ることができる他、デバイスホールがないため、構成の簡素化を図ることができる。
【００３３】
なお、以上の実施の形態では、接着剤を使用しないでポリイミドテープにＣｕ箔を設けたＣｕ貼り材を用いたが、接着剤ありのものを用いても良い。
【００３４】
【実施例１】
厚さ５０μｍのポリイミドテープの一面に厚さ１８μｍのＣｕ箔が設けられた２層ＣＣＬ材のポリイミドテープの他面に、厚さ２５μｍのＣｕ箔を設けて、厚さ１８μｍのＣｕ箔のインナーリード側と入力リード側のブラインドビアホール形成位置に直径３０μｍの穴をそれぞれ６４個ずつ、また、デバイスホール形成位置に６ｍｍ角の穴をフォトアプリケーションとエッチングによってそれぞれ形成した。次に、厚さ２５μｍのＣｕ箔のインナーリード側と入力リード側のブラインドビアホールの底になる位置に直径２０μｍの穴をフォトアプリケーションとエッチングによってにそれぞれ６４個形成した。更に、厚さ１８μｍのＣｕ箔をマスクとしてレーザ加工を行い、ポリイミドテープのインナーリード側と入力リード側に直径３０μｍのブラインドビアホールをそれぞれ６４個、また、中央に６ｍｍ角のデバイスホールをそれぞれ形成した。そして、ブラインドビアホールの周囲直径１３０μｍを残してソルダーレジストを厚さ１５μｍで塗布した。次に、厚さ２５μｍのＣｕ箔を陰極として、光沢Ｃｕを用いて積み上げていく方法で電流密度３Ａ／ｄｍｍで電気Ｃｕめっきを行い、ブラインドビアホール内に７μｍのＣｕめっき層を成長させ、両Ｃｕ箔を導通させた。この後、厚さ２５μｍのＣｕ箔から配線間ピッチが８０μｍのインナーリードと入力リードを有する信号配線層を、また、厚さ１８μｍのＣｕ箔から角形の電源・グランド層をそれぞれフォトアプリケーションとエッチングによって作成した。最後に、信号配線層上の所定の領域にソルダーレジストを厚さ１５μｍで塗布した。
【００３５】
ここで、２層配線の導通部の信頼性を評価するために、−５５℃×３０分と１５０℃×３０分を１サイクルとした温度サイクル試験を１０００サイクル実施して、導通抵抗の変化を２００、５００、１０００サイクルごとに測定したところ、抵抗の増加もなく、２層配線の導通部、つまり、Ｃｕめっき層の熱ストレスによる信頼性が得られていることが判った。また、８５℃、湿度８５％でＤＣバイアス５０Ｖでのマイグレーション試験を１０００時間実施したところ、２層配線の導通部、つまり、Ｃｕめっき層の導通破壊もなく、２層配線層の絶縁破壊はないことが判った。
【００３６】
【実施例２】
厚さ５０μｍのポリイミドテープの両面に厚さ１８μｍのＣｕ箔がラミネートされた３層ＣＣＬ材の一方のＣｕ箔のインナーリード側と入力リード側のブラインドビアホール形成位置に直径５０μｍの穴をフォトアプリケーションとエッチングによってそれぞれ６４個形成した。次に、他方のＣｕ箔のインナーリード側と入力リード側のブラインドビアホールの底になる位置に直径３０μｍの穴をフォトアプリケーションとエッチングによってにそれぞれ６４個形成した。更に、直径５０μｍの穴を有するＣｕ箔層をマスクとしてレーザ加工を行い、ポリイミドテープのインナーリード側と入力リード側に直径５０μｍのブラインドビアホールをそれぞれ６４個形成した。そして、直径３０μｍの穴を有するＣｕ箔から配線間ピッチが８０μｍのインナーリードと入力リードを有する信号配線層を、また、直径５０μｍの穴を有するＣｕ箔から角形の電源・グランド層をそれぞれフォトアプリケーションとエッチングによって作成した。次に、ブラインドビアホールの周囲直径１３０μｍを残してソルダーレジストを厚さ１５μｍで塗布した。また、信号配線層上のフリップチップ接続するリード以外にソルダーレジストを厚さ１５μｍで塗布した。最後に光沢Ｃｕめっきを用いて積み上げていく方法で電流密度３Ａ／ｄｍｍで電気Ｃｕめっきを行い、ブラインドビアホール内に７μｍのＣｕめっき層を成長させ、２層配線を導通させた。
【００３７】
ここで、２層配線の導通部の信頼性を評価するために、−５５℃×３０分と１５０℃×３０分を１サイクルとした温度サイクル試験を１０００サイクル実施して、導通抵抗の変化を２００、５００、１０００サイクルごとに測定したところ、抵抗の増加もなく、２層配線の導通部、つまり、Ｃｕめっき層の熱ストレスによる信頼性が得られていることが判った。また、８５℃、湿度８５％でＤＣバイアス５０Ｖでのマイグレーション試験を１０００時間実施したところ、２層配線の導通部、つまり、Ｃｕめっき層の導通破壊もなく、２層配線層の絶縁破壊はないことが判った。
【００３８】
【発明の効果】
以上説明したように、本発明の２層配線基板、及びその製造方法によると、絶縁性基板の表面及び裏面の配線パターンにビアホールに通じる貫通穴を形成し、絶縁性基板の表面及び裏面の配線パターンをビアホール内に成長したＣｕめっき層によって接続したため、構成の複雑化による生産性の低下を招くことなく接続部の信頼性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示す断面図。
【図２】第１の実施の形態におけるブラインドビアホールの断面図。
【図３】第１の実施の形態における製造工程を示す断面図。
【図４】第１の実施の形態における製造工程を示す断面図。
【図５】本発明の第２の実施の形態を示す断面図。
【図６】従来の２層配線ＴＡＢテープを示す断面図。
【図７】従来の２層配線ＴＡＢテープにおけるブラインドビアホールの断面図。
【図８】従来の２層配線基板の２層配線の導通構造を示す断面図。
【図９】従来の２層配線基板の２層配線の導通構造を示す断面図。
【図１０】提案されている２層配線基板の２層配線の導通構造を示す断面図。
【符号の説明】
１ ポリイミドテープ
１Ａ デバイスホール
１Ｂ ブラインドビアホール
２ Ｃｕ箔
２Ａ 信号用配線パターン
３ Ｃｕ箔
３Ａ 電源・グランド用配線パターン
３Ｂ Ｃｕ蒸着層
３Ｃ、３Ｄ 穴
４、４Ａ、４Ｂ ソルダーレジスト
５ バンプ
６ ＩＣチップ
７ 絶縁性基板
８、９ 配線パターン
１０ カーボンブラック
１１ Ｃｕめっき層
１２ ＭｎＯ2 層
１３ 導電性ポリマー
１４ 陽極
１５ Ｃｕめっき層
１６ 気泡
１７ 貫通穴
【発明の属する技術分野】
本発明は、２層配線ＴＡＢテープ等、絶縁性基板の両面に配線パターンを有した２層配線基板、及びその製造方法に関し、特に、構成の複雑化による生産性の低下を招くことなく接続部の信頼性を向上させた２層配線基板、及びその製造方法に関する。
【０００２】
【従来の技術】
絶縁性基板の両面に配線パターンが形成され、両面の配線パターンをスルーホール、或いはビアホールを介して接続した２層配線基板として、ＴＣＰ（Tape Carrier Package) 用の２層配線ＴＡＢ（Tape Automated Bonding）テープがある。
【０００３】
図６は、従来のＴＣＰ用２層配線ＴＡＢテープを示す。この２層配線ＴＡＢテープは、デバイスホール１Ａ、及びブラインドビアホール１Ｂが形成されたポリイミドテープ１と、ポリイミドテープ１の一面に形成されたＣｕ箔から成る信号用配線パターン２Ａと、ポリイミドテープ１の他面に形成されたＣｕ箔から成る電源・グランド用配線パターン４Ａと、ブラインドビアホール１Ｂ内に形成され、信号用配線パターン２Ａと電源・グランド用配線パターン３Ａを電気的に接続するＣｕ蒸着層３Ｂと、信号用配線パターン２Ａの所定の領域に施され、パターン間を保護、絶縁するソルダーレジスト４より構成され、信号用配線パターン２Ａのインナリードにバンプ５を介してＩＣチップ６を接続することにより半導体装置とされる。
【０００４】
図７は、ブラインドビアホール１Ｂを介した２層配線の接続構造を示し、信号用配線パターン２Ａと電源・グランド用配線パターン３Ａがブラインドビアホール１Ｂの内壁に電源・グランド用配線パターン３Ａと共に蒸着によって形成されたＣｕ蒸着層３Ｂを介して接続されている。このＣｕ蒸着層３Ｂは、厚さ５００ÅのＮｉ或いはＣｒの下地金属上に厚さ３μｍのＣｕを蒸着することによって形成されている。
【０００５】
一方、２層配線基板の両面の配線パターンの接続を、ブラインドビアホールの内壁にＣｕめっき層を形成して行ったものがある。図８の(a) 〜(d) は、Ｃｕめっき層の形成方法を示し、絶縁性基板７とその一面の配線パターン９を貫通して絶縁性基板７の他面の配線パターン８の裏面に到達するブラインドビアホール７Ａの内壁、及びその近傍にカーボンブラック１０を吸着させ、ブラインドビアホール７Ａの内壁以外のカーボンブラック１０をマイクロエッチングで除去し、最後にブラインドビアホール７Ａ内のカーボンブラック１０上に電気めっきを行うことによってＣｕめっき層１１が形成される。
【０００６】
また、図９の(a) 〜(d) は、Ｃｕめっき層の他の形成方法を示し、絶縁性基板７とその一面の配線パターン９を貫通して絶縁性基板７の他面の配線パターン８の裏面に到達するブラインドビアホール７Ａの内壁に、過マンガン塩酸処理によってＭｎＯ2 層１２を形成し、このＭｎＯ2 層１２とピロール誘電体のモノマーを酸性下で酸化重合させて導電性ポリマー１３を形成し、最後にスルーホール７Ａの導電性ポリマー１３上に電気めっきを行うことによってＣｕめっき層１１が形成される。
【０００７】
しかし、以上述べた２層配線基板において、ブラインドビアホール内に形成したＣｕ蒸着層によって２層配線を接続したものでは、コイルで連続的に蒸着する高価な装置を使用しないと生産性が低くなるという問題があり、また、ブラインドビアホール内に形成したＣｕめっき層によって２層配線を接続したものでは、Ｃｕめっき前にブラインドビアホールの内壁に導電膜を形成しなければならないため、構成が複雑化して生産性が低下するという問題がある。
【０００８】
そこで、本出願人はこのような問題を解決する２層配線基板として、図１０に示すものを提案している。この２層配線基板は、ＴＣＰ用２層配線ＴＡＢテープにおいて、別に設けた陽極１４と、信号用配線パターン２Ａを用いた陰極により積み上げていく方法による電気Ｃｕめっき処理を実行し、それによってブラインドビアホール１Ｂ内にＣｕめっき層１５を成長させて信号用配線パターン２Ａと電源・グランド用配線パターン３Ａを接続する構成を有している（引用数字は図７と共通）。
【０００９】
【発明が解決しようとする課題】
しかし、提案されている２層配線基板によると、ブラインドビアホールは行き止まりのため、その中ではＣｕめっき液の流れが悪く、Ｃｕめっき液がブラインドビアホールの底に入らず、図１０に示すように、気泡１６の巻き込みが発生する。このため、ブラインドビアホールの内壁にＣｕめっきを確実に密着させて積み上げることが難しくなり、導通不良が発生する恐れがある。
【００１０】
従って、本発明の目的は構成の複雑化による生産性の低下を招くことなく接続部の信頼性を向上させることができる２層配線基板、及びその製造方法を提供することである。
【００１１】
【課題を解決するための手段】
本発明は上記問題点に鑑み、構成の複雑化による生産性の低下を招くことなく接続部の信頼性を向上させるため、表面の配線パターンと裏面の配線パターンはビアホールに通じる貫通穴を有し、前記表面の配線パターンを陰極とし、前記裏面の配線パターン側の電気めっき液中に別に設けた陽極を使用して、積み上げていく方法による電気めっきを行って前記ビアホール内に成長させたＣｕめっき層によって接続された２層配線基板を提供するものである。
【００１２】
上記表面の配線パターンは、ビアホールをブラインド状に閉塞する信号配線層であり、上記表面の配線パターンの貫通穴は、Ｃｕめっき層の形成前に信号配線層に形成される構成であることが好ましい。
【００１３】
上記Ｃｕめっき層は、表面の配線パターンを電極の１つとして使用する電気めっきによって構成され、上記絶縁性基板は、厚さ７５μｍ以下のポリイミドテープによって構成され、上記ビアホールは、３０〜５００μｍの直径を有し、上記表面の配線パターンと裏面の配線パターンは、２５μｍ以下の厚さと１００μｍ以下の配線間ピッチを有すると共に一方がデバイスホールに突出し、且つ、表面にソルダレジスト被覆層が施された構成を有することが好ましい。
【００１４】
上記Ｃｕめっき層は、表面の配線パターンを電極の１つとして使用する電気めっきによって構成され、上記絶縁性基板は、厚さ７５μｍ以下のポリイミドテープによって構成され、上記ビアホールは、３０〜５００μｍの直径を有し、上記表面の配線パターンと裏面の配線パターンは、２５μｍ以下の厚さと１００μｍ以下の配線間ピッチを有すると共に、デバイス搭載領域を除く領域の表面にソルダレジスト被覆層が施された構成を有することが好ましい。
【００１５】
上記Ｃｕめっき層は、３Ａ／ｄｍｍより大きい電流密度で行われる電気めっきによって成長させられた構成を有することが好ましい。
【００１６】
また、本発明は上記の目的を達成するため、絶縁性基板の表面及び裏面にＣｕ箔を設け、一方のＣｕ箔の所定の位置に所定の直径の貫通穴を、他方のＣｕ箔の所定の位置に対応する位置に所定の直径より小なる直径の貫通穴をそれぞれ形成し、絶縁性基板の所定の位置に対応する位置に所定の直径のビアホールを形成し、Ｃｕ箔の一方を電気めっき用の陰極とし、前記Ｃｕ箔のもう一方の側の電気めっき液中に別に設けた陽極を使用して、積み上げていく方法による電気Ｃｕめっきを行って、ビアホール内にＣｕめっき層を成長させることにより表面及び裏面のＣｕ箔を接続し、表面及び裏面のＣｕ箔を所定のパターンに成形して、絶縁性基板の表面及び裏面に配線パターンを形成するようにした２層配線基板の製造方法を提供するものである。
【００１７】
更に本発明は上記の目的を達成するため、絶縁性基板の表面及び裏面にＣｕ箔を設け、一方のＣｕ箔の所定の位置に所定の直径の貫通穴を、他方のＣｕ箔の所定の位置に対応する位置に所定の直径より小なる直径の貫通穴をそれぞれ形成し、絶縁性基板の所定の位置に対応する位置に所定の直径のビアホールを形成し、表面及び裏面のＣｕ箔を所定のパターンに成形して、絶縁性基板の表面及び裏面に配線パターンを形成し、表面及び裏面の配線パターンの一方を電気めっき用の陰極とし、前記表面及び裏面の配線パターンのもう一方の側の電気めっき液中に別に設けた陽極を使用して、積み上げていく方法による電気Ｃｕめっきを行って、ビアホール内にＣｕめっき層を成長させることにより表面及び裏面の配線パターンを接続するようにした２層配線基板の製造方法を提供するものである。
【００１８】
【発明の実施の形態】
以下、本発明の２層配線基板、及びその製造方法を添付図面を参照しながら詳細に説明する。
【００１９】
図１は、本発明の第１の実施の形態としてＴＣＰ用２層配線ＴＡＢテープを示す。この２層配線ＴＡＢテープは、デバイスホール１Ａ、及びブラインドビアホール１Ｂが形成されたポリイミドテープ１と、ポリイミドテープ１の一面に形成されたＣｕ箔から成る信号用配線パターン２Ａと、ポリイミドテープ１の他面に形成されたＣｕ箔から成る電源・グランド用配線パターン３Ａと、ブラインドビアホール１Ｂ内に形成され、信号用配線パターン２Ａと電源・グランド用配線パターン３Ａを電気的に接続するＣｕめっき層１５と、信号用配線パターン２Ａ、及び電源・グランド用配線パターン３Ａの所定の領域に施され、各パターン間を保護、絶縁するソルダーレジスト４Ａ、４Ｂと、ブラインドビアホール１Ｂの底である信号用配線パターン２Ａに形成された貫通穴１７より構成され、信号用配線パターン２Ａのインナリードにバンプ５を介してＩＣチップ６を接続することにより半導体装置とされる。
【００２０】
ポリイミドテープ１は、２０〜７５μｍの厚さを有し、ブラインドビアホール１Ｂは３０〜５００μｍの直径を有している。
【００２１】
信号用配線パターン２Ａと電源・グランド用配線パターン３Ａは、２〜２５μｍ以下の厚さと１００μｍ以下の配線間ピッチを有し、貫通穴１７は２０μｍ以上の直径を有している。
【００２２】
図２は、上記２層配線ＴＡＢテープのブラインドビア１Ｂを示し、ブラインドビアホール１Ｂの底を構成する信号用配線パターン２Ａに貫通穴１７が形成され、信号用配線パターン２Ａと電源・グランド用配線パターン３Ａが、信号用配線パターン２Ａを陰極として使用した積み上げていく方法による電気Ｃｕめっきによってブラインドビアホール１Ｂ内に成長したＣｕめっき層１５によって接続されている。電気Ｃｕめっきは、例えば、表１に示す光沢Ｃｕと無光沢Ｃｕを用い、３Ａ／ｄｍｍより大きい電流密度で行う。
【表１】
【００２３】
以上の構成において、２層配線ＴＡＢテープを製造する場合には、まず、図３の(a) に示すように、厚さ２０〜７５μｍのポリイミドテープ１の１面に厚さ２５μｍ以下のＣｕ箔２を有した２層ＣＣＬ（Copper Clad Laminate）材を準備し、そのポリイミドテープ１のＣｕ箔２と反対側の面に、厚さ２５μｍ以下のＣｕ箔３をラミネートする。
【００２４】
次に、図３の(b) に示すように、Ｃｕ箔３のデバイスホール形成位置に所定の面積の穴３Ｃを、また、ブラインドビアホール形成位置に直径３０〜５００μｍの穴３Ｄをそれぞれフォトアプリケーションとエッチングで形成する。
【００２５】
続いて、図３の(c) に示すように、Ｃｕ箔２のブラインドビアホールの底になる位置に直径２０μｍ以上の貫通穴１７を形成する。
【００２６】
更に、図３の(d) に示すように、Ｃｕ箔３をマスクとして、ポリイミドテープ１の穴３Ｃ、３Ｄから露出した部分にレーザ加工を行い、デバイスホール１Ａ、及びブラインドビアホール１Ｂを形成する。
【００２７】
この後、図３の(e) に示すように、ブラインドビアホール１Ｂの周囲の所定の領域を残すようにＣｕ箔３の所定の領域にソルダーレジスト４Ｂを塗布する。
【００２８】
そして、図４の(a)に示すように、陽極１４が配置されたＣｕめっき液内においてＣｕ箔２を陰極とした積み上げていく方法による電気Ｃｕめっき処理を行ってブラインドビアホール１Ｂ内にＣｕめっき層１５を成長させ、Ｃｕ箔２とＣｕ箔３を接続する。
【００２９】
最後に、図４の(b) に示すように、Ｃｕ箔２、３にフォトアプリケーションとエッチングを施して、１００μｍ以下の配線間ピッチの信号用配線パターン２Ａ、及び電源・グランド用配線パターン３Ａをそれぞれ形成した後、図１に示すように、信号用配線パターン２Ａ上の所定の領域にソルダーレジスト４Ａを塗布する。
【００３０】
このような２層配線ＴＡＢテープによると、ブラインドビアホール１Ｂの底に貫通穴１７が形成されているため、電気Ｃｕめっき処理におけるブラインドビアホール１Ｂ内のＣｕめっき液の流れが良く、ブラインドビアホール１Ｂの内壁にＣｕめっきが確実に積み上げられる。このため、構成の複雑化による生産性の低下を招くことなく接続部の信頼性を向上させることができる。
【００３１】
第１の実施の形態において、Ｃｕ箔２、３の厚さを２５μｍ以下にする理由は、配線パターン間のピッチが８０μｍまではＣｕ箔の厚さが３５μｍまでエッチング可能であったが、配線パターン間のピッチを８０μｍ以下にして微細化を図ろうとすると、Ｃｕ箔２、３の厚さが２５μｍ以下でないとエッチングできなくなるからである。また、ポリイミドテープ１の厚さを２０〜７５μｍにする理由は、ポリイミドキャスティング製法の制限のためには７５μｍ以下の厚さが望ましく、電気絶縁性とテープ搬送の強さを確保するため最小２０μｍの厚さが必要になるからである。更に、ブラインドビアホール１Ｂの直径を３０〜５００μｍにする理由は、配線パターンの微細化に対応するためである。更にまた、電気Ｃｕめっきを３Ａ／ｄｍｍより大きい電流密度で行う理由は、信号用配線パターン２Ａと電源・グランド用配線パターン３Ａの導通を確実に確保するためである。即ち、３Ａ／ｄｍｍより大きい電流密度で行うと、ブラインドビアホール１Ｂの内壁が無処理状態、つまり、導電膜の形成を行わなくても、信号用配線パターン２Ａと電源・グランド用配線パターン３ＡにわたってＣｕめっきを成長させることができる。更にまた、貫通穴１７の直径を２０μｍ以上にする理由は、これ以上でないとＣｕめっき液の流れを良好にする効果が得られないからである。
【００３２】
図５は、本発明の第２の実施の形態に係る２層配線ＴＡＢテープを示す。この２層配線ＴＡＢテープは、ブラインドビアホール１Ｂの底を構成する信号用配線パターン２Ａに貫通穴１７が形成され、信号用配線パターン２Ａと電源・グランド用配線パターン３Ａがブラインドビアホール１Ｂに電気Ｃｕめっきによって成長させられたＣｕめっき層１５によって接続されている。ポリイミドテープ１にはデバイスホールがなく、信号用配線パターン２Ａ上にバンプ６を介してＩＣチップが搭載される。このような２層配線ＴＡＢテープでは、第１の実施の形態と同様な効果を得ることができる他、デバイスホールがないため、構成の簡素化を図ることができる。
【００３３】
なお、以上の実施の形態では、接着剤を使用しないでポリイミドテープにＣｕ箔を設けたＣｕ貼り材を用いたが、接着剤ありのものを用いても良い。
【００３４】
【実施例１】
厚さ５０μｍのポリイミドテープの一面に厚さ１８μｍのＣｕ箔が設けられた２層ＣＣＬ材のポリイミドテープの他面に、厚さ２５μｍのＣｕ箔を設けて、厚さ１８μｍのＣｕ箔のインナーリード側と入力リード側のブラインドビアホール形成位置に直径３０μｍの穴をそれぞれ６４個ずつ、また、デバイスホール形成位置に６ｍｍ角の穴をフォトアプリケーションとエッチングによってそれぞれ形成した。次に、厚さ２５μｍのＣｕ箔のインナーリード側と入力リード側のブラインドビアホールの底になる位置に直径２０μｍの穴をフォトアプリケーションとエッチングによってにそれぞれ６４個形成した。更に、厚さ１８μｍのＣｕ箔をマスクとしてレーザ加工を行い、ポリイミドテープのインナーリード側と入力リード側に直径３０μｍのブラインドビアホールをそれぞれ６４個、また、中央に６ｍｍ角のデバイスホールをそれぞれ形成した。そして、ブラインドビアホールの周囲直径１３０μｍを残してソルダーレジストを厚さ１５μｍで塗布した。次に、厚さ２５μｍのＣｕ箔を陰極として、光沢Ｃｕを用いて積み上げていく方法で電流密度３Ａ／ｄｍｍで電気Ｃｕめっきを行い、ブラインドビアホール内に７μｍのＣｕめっき層を成長させ、両Ｃｕ箔を導通させた。この後、厚さ２５μｍのＣｕ箔から配線間ピッチが８０μｍのインナーリードと入力リードを有する信号配線層を、また、厚さ１８μｍのＣｕ箔から角形の電源・グランド層をそれぞれフォトアプリケーションとエッチングによって作成した。最後に、信号配線層上の所定の領域にソルダーレジストを厚さ１５μｍで塗布した。
【００３５】
ここで、２層配線の導通部の信頼性を評価するために、−５５℃×３０分と１５０℃×３０分を１サイクルとした温度サイクル試験を１０００サイクル実施して、導通抵抗の変化を２００、５００、１０００サイクルごとに測定したところ、抵抗の増加もなく、２層配線の導通部、つまり、Ｃｕめっき層の熱ストレスによる信頼性が得られていることが判った。また、８５℃、湿度８５％でＤＣバイアス５０Ｖでのマイグレーション試験を１０００時間実施したところ、２層配線の導通部、つまり、Ｃｕめっき層の導通破壊もなく、２層配線層の絶縁破壊はないことが判った。
【００３６】
【実施例２】
厚さ５０μｍのポリイミドテープの両面に厚さ１８μｍのＣｕ箔がラミネートされた３層ＣＣＬ材の一方のＣｕ箔のインナーリード側と入力リード側のブラインドビアホール形成位置に直径５０μｍの穴をフォトアプリケーションとエッチングによってそれぞれ６４個形成した。次に、他方のＣｕ箔のインナーリード側と入力リード側のブラインドビアホールの底になる位置に直径３０μｍの穴をフォトアプリケーションとエッチングによってにそれぞれ６４個形成した。更に、直径５０μｍの穴を有するＣｕ箔層をマスクとしてレーザ加工を行い、ポリイミドテープのインナーリード側と入力リード側に直径５０μｍのブラインドビアホールをそれぞれ６４個形成した。そして、直径３０μｍの穴を有するＣｕ箔から配線間ピッチが８０μｍのインナーリードと入力リードを有する信号配線層を、また、直径５０μｍの穴を有するＣｕ箔から角形の電源・グランド層をそれぞれフォトアプリケーションとエッチングによって作成した。次に、ブラインドビアホールの周囲直径１３０μｍを残してソルダーレジストを厚さ１５μｍで塗布した。また、信号配線層上のフリップチップ接続するリード以外にソルダーレジストを厚さ１５μｍで塗布した。最後に光沢Ｃｕめっきを用いて積み上げていく方法で電流密度３Ａ／ｄｍｍで電気Ｃｕめっきを行い、ブラインドビアホール内に７μｍのＣｕめっき層を成長させ、２層配線を導通させた。
【００３７】
ここで、２層配線の導通部の信頼性を評価するために、−５５℃×３０分と１５０℃×３０分を１サイクルとした温度サイクル試験を１０００サイクル実施して、導通抵抗の変化を２００、５００、１０００サイクルごとに測定したところ、抵抗の増加もなく、２層配線の導通部、つまり、Ｃｕめっき層の熱ストレスによる信頼性が得られていることが判った。また、８５℃、湿度８５％でＤＣバイアス５０Ｖでのマイグレーション試験を１０００時間実施したところ、２層配線の導通部、つまり、Ｃｕめっき層の導通破壊もなく、２層配線層の絶縁破壊はないことが判った。
【００３８】
【発明の効果】
以上説明したように、本発明の２層配線基板、及びその製造方法によると、絶縁性基板の表面及び裏面の配線パターンにビアホールに通じる貫通穴を形成し、絶縁性基板の表面及び裏面の配線パターンをビアホール内に成長したＣｕめっき層によって接続したため、構成の複雑化による生産性の低下を招くことなく接続部の信頼性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示す断面図。
【図２】第１の実施の形態におけるブラインドビアホールの断面図。
【図３】第１の実施の形態における製造工程を示す断面図。
【図４】第１の実施の形態における製造工程を示す断面図。
【図５】本発明の第２の実施の形態を示す断面図。
【図６】従来の２層配線ＴＡＢテープを示す断面図。
【図７】従来の２層配線ＴＡＢテープにおけるブラインドビアホールの断面図。
【図８】従来の２層配線基板の２層配線の導通構造を示す断面図。
【図９】従来の２層配線基板の２層配線の導通構造を示す断面図。
【図１０】提案されている２層配線基板の２層配線の導通構造を示す断面図。
【符号の説明】
１ ポリイミドテープ
１Ａ デバイスホール
１Ｂ ブラインドビアホール
２ Ｃｕ箔
２Ａ 信号用配線パターン
３ Ｃｕ箔
３Ａ 電源・グランド用配線パターン
３Ｂ Ｃｕ蒸着層
３Ｃ、３Ｄ 穴
４、４Ａ、４Ｂ ソルダーレジスト
５ バンプ
６ ＩＣチップ
７ 絶縁性基板
８、９ 配線パターン
１０ カーボンブラック
１１ Ｃｕめっき層
１２ ＭｎＯ2 層
１３ 導電性ポリマー
１４ 陽極
１５ Ｃｕめっき層
１６ 気泡
１７ 貫通穴
Claims (7)
- 絶縁性基板の表面、及び裏面の配線パターンを、前記絶縁性基板に形成されたビアホールを介して接続した２層配線基板において、
前記表面の配線パターンと前記裏面の配線パターンは、前記ビアホールに通じる貫通穴を有し、前記表面の配線パターンを陰極とし、前記裏面の配線パターン側の電気めっき液中に別に設けた陽極を使用して、積み上げていく方法による電気めっきを行って前記ビアホール内に成長させたＣｕめっき層によって接続されていることを特徴とする２層配線基板。 - 前記表面の配線パターンは、前記ビアホールをブラインド状に閉塞する信号配線層であり、
前記表面の配線パターンの前記貫通穴は、前記Ｃｕめっき層の形成前に前記信号配線層に形成される構成の請求項１記載の２層配線基板。 - 前記Ｃｕめっき層は、前記表面の配線パターンを電極の１つとして使用する電気めっきによって構成され、
前記絶縁性基板は、厚さ７５μｍ以下のポリイミドテープによって構成され、
前記ビアホールは、３０〜５００μｍの直径を有し、
前記表面の配線パターンと前記裏面の配線パターンは、２５μｍ以下の厚さと１００μｍ以下の配線間ピッチを有すると共に一方がデバイスホールに突出し、且つ、表面にソルダレジスト被覆層が施された構成を有する請求項１記載の２層配線基板。 - 前記Ｃｕめっき層は、前記表面の配線パターンを電極の１つとして使用する電気めっきによって構成され、
前記絶縁性基板は、厚さ７５μｍ以下のポリイミドテープによって構成され、
前記ビアホールは、３０〜５００μｍの直径を有し、
前記表面の配線パターンと前記裏面の配線パターンは、２５μｍ以下の厚さと１００μｍ以下の配線間ピッチを有すると共に、デバイス搭載領域を除く領域の表面にソルダレジスト被覆層が施された構成を有する請求項１記載の２層配線基板。 - 前記Ｃｕめっき層は、３Ａ／ｄｍｍより大きい電流密度で行われる前記電気めっきによって成長させられた構成を有する請求項３、或いは３記載の２層配線基板。
- 絶縁性基板の表面及び裏面にＣｕ箔を設け、一方の前記Ｃｕ箔の所定の位置に所定の直径の貫通穴を、他方の前記Ｃｕ箔の前記所定の位置に対応する位置に前記所定の直径より小なる直径の貫通穴をそれぞれ形成し、前記絶縁性基板の前記所定の位置に対応する位置に前記所定の直径のビアホールを形成し、前記Ｃｕ箔の一方を電気めっき用の陰極とし、前記Ｃｕ箔のもう一方の側の電気めっき液中に別に設けた陽極を使用して、積み上げていく方法による電気Ｃｕめっきを行って、前記ビアホール内にＣｕめっき層を成長させることにより前記表面及び裏面のＣｕ箔を接続し、前記表面及び裏面のＣｕ箔を所定のパターンに成形して、前記絶縁性基板の表面及び裏面に配線パターンを形成することを特徴とする２層配線基板の製造方法。
- 絶縁性基板の表面及び裏面にＣｕ箔を設け、一方の前記Ｃｕ箔の所定の位置に所定の直径の貫通穴を、他方の前記Ｃｕ箔の前記所定の位置に対応する位置に前記所定の直径より小なる直径の貫通穴をそれぞれ形成し、前記絶縁性基板の前記所定の位置に対応する位置に前記所定の直径のビアホールを形成し、前記表面及び裏面のＣｕ箔を所定のパターンに成形して、前記絶縁性基板の表面及び裏面に配線パターンを形成し、前記表面及び裏面の配線パターンの一方を電気めっき用の陰極とし、前記表面及び裏面の配線パターンのもう一方の側の電気めっき液中に別に設けた陽極を使用して、積み上げていく方法による電気Ｃｕめっきを行って、前記ビアホール内にＣｕめっき層を成長させることにより前記表面及び裏面の配線パターンを接続することを特徴とする２層配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01276797A JP3709035B2 (ja) | 1997-01-27 | 1997-01-27 | ２層配線基板、及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01276797A JP3709035B2 (ja) | 1997-01-27 | 1997-01-27 | ２層配線基板、及びその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005182691A Division JP4119907B2 (ja) | 2005-06-22 | 2005-06-22 | ２層配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10209593A JPH10209593A (ja) | 1998-08-07 |
| JP3709035B2 true JP3709035B2 (ja) | 2005-10-19 |
Family
ID=11814560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01276797A Expired - Fee Related JP3709035B2 (ja) | 1997-01-27 | 1997-01-27 | ２層配線基板、及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3709035B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4598940B2 (ja) * | 2000-10-30 | 2010-12-15 | イビデン株式会社 | プリント基板の製造方法 |
| JP5360494B2 (ja) * | 2009-12-24 | 2013-12-04 | 新光電気工業株式会社 | 多層配線基板、多層配線基板の製造方法、及びヴィアフィル方法 |
-
1997
- 1997-01-27 JP JP01276797A patent/JP3709035B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10209593A (ja) | 1998-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5566200B2 (ja) | 配線基板及びその製造方法 | |
| JP3048905B2 (ja) | 積層配線基板構造体、及びその製造方法 | |
| JP2008522397A (ja) | 電子モジュール及びその製造方法 | |
| EP1748486A2 (en) | TAB tape carrier | |
| US8110752B2 (en) | Wiring substrate and method for manufacturing the same | |
| US20180332714A1 (en) | Printed circuit board and method of fabricating the same | |
| JP6282425B2 (ja) | 配線基板の製造方法 | |
| JP2004104048A (ja) | チップ型固体電解コンデンサ | |
| JP4087080B2 (ja) | 配線基板の製造方法およびマルチップモジュールの製造方法 | |
| US6278185B1 (en) | Semi-additive process (SAP) architecture for organic leadless grid array packages | |
| CN107770946A (zh) | 印刷布线板及其制造方法 | |
| US20070126108A1 (en) | External connection structure for semiconductor package, and method for manufacturing the same | |
| JP3709035B2 (ja) | ２層配線基板、及びその製造方法 | |
| JPH0614592B2 (ja) | 多層プリント配線板の製造方法 | |
| JP3733644B2 (ja) | ２層配線基板及びその製造方法 | |
| JP4119907B2 (ja) | ２層配線基板 | |
| JP4190632B2 (ja) | プリント配線基板 | |
| JPH1079568A (ja) | プリント配線板の製造方法 | |
| JPH10125817A (ja) | ２層配線基板 | |
| JP2001044317A (ja) | 半導体素子搭載用基板および半導体装置ならびにそれらの製造方法 | |
| KR101162506B1 (ko) | 반도체 패키지 제조용 인쇄회로기판 및 그 제조 방법 | |
| CN114900994B (zh) | 一种埋入线路式电路板及其制备方法 | |
| JP5493020B2 (ja) | 配線基板の製造方法及び半導体パッケージの製造方法 | |
| JPH11102937A (ja) | 両面配線ｔａｂ用テープ | |
| KR100468195B1 (ko) | 다층 인쇄 회로 기판을 제조하는 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 19970130 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20010322 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050125 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050325 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050426 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050622 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050802 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050805 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |