JPH10209593A - ２層配線基板、及びその製造方法 - Google Patents
２層配線基板、及びその製造方法Info
- Publication number
- JPH10209593A JPH10209593A JP1276797A JP1276797A JPH10209593A JP H10209593 A JPH10209593 A JP H10209593A JP 1276797 A JP1276797 A JP 1276797A JP 1276797 A JP1276797 A JP 1276797A JP H10209593 A JPH10209593 A JP H10209593A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring pattern
- wiring
- via hole
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 構成の複雑化による生産性の低下を招くこと
なく接続部の信頼性を向上させること。 【解決手段】 絶縁性基板１の表面及び裏面の配線パタ
ーン２Ａ、３Ａにビアホールに通じる貫通穴１７を形成
し、絶縁性基板１の表面及び裏面の配線パターン２Ａ、
３Ａをビアホール１Ｂ内に成長したＣｕめっき層１５に
よって接続した。
なく接続部の信頼性を向上させること。 【解決手段】 絶縁性基板１の表面及び裏面の配線パタ
ーン２Ａ、３Ａにビアホールに通じる貫通穴１７を形成
し、絶縁性基板１の表面及び裏面の配線パターン２Ａ、
３Ａをビアホール１Ｂ内に成長したＣｕめっき層１５に
よって接続した。
Description
【０００１】
【発明の属する技術分野】本発明は、２層配線ＴＡＢテ
ープ等、絶縁性基板の両面に配線パターンを有した２層
配線基板、及びその製造方法に関し、特に、構成の複雑
化による生産性の低下を招くことなく接続部の信頼性を
向上させた２層配線基板、及びその製造方法に関する。
ープ等、絶縁性基板の両面に配線パターンを有した２層
配線基板、及びその製造方法に関し、特に、構成の複雑
化による生産性の低下を招くことなく接続部の信頼性を
向上させた２層配線基板、及びその製造方法に関する。
【０００２】
【従来の技術】絶縁性基板の両面に配線パターンが形成
され、両面の配線パターンをスルーホール、或いはビア
ホールを介して接続した２層配線基板として、ＴＣＰ
（Tape Carrier Package) 用の２層配線ＴＡＢ（Tape A
utomated Bonding）テープがある。
され、両面の配線パターンをスルーホール、或いはビア
ホールを介して接続した２層配線基板として、ＴＣＰ
（Tape Carrier Package) 用の２層配線ＴＡＢ（Tape A
utomated Bonding）テープがある。
【０００３】図６は、従来のＴＣＰ用２層配線ＴＡＢテ
ープを示す。この２層配線ＴＡＢテープは、デバイスホ
ール１Ａ、及びブラインドビアホール１Ｂが形成された
ポリイミドテープ１と、ポリイミドテープ１の一面に形
成されたＣｕ箔から成る信号用配線パターン２Ａと、ポ
リイミドテープ１の他面に形成されたＣｕ箔から成る電
源・グランド用配線パターン４Ａと、ブラインドビアホ
ール１Ｂ内に形成され、信号用配線パターン２Ａと電源
・グランド用配線パターン３Ａを電気的に接続するＣｕ
蒸着層３Ｂと、信号用配線パターン２Ａの所定の領域に
施され、パターン間を保護、絶縁するソルダーレジスト
４より構成され、信号用配線パターン２Ａのインナリー
ドにバンプ５を介してＩＣチップ６を接続することによ
り半導体装置とされる。
ープを示す。この２層配線ＴＡＢテープは、デバイスホ
ール１Ａ、及びブラインドビアホール１Ｂが形成された
ポリイミドテープ１と、ポリイミドテープ１の一面に形
成されたＣｕ箔から成る信号用配線パターン２Ａと、ポ
リイミドテープ１の他面に形成されたＣｕ箔から成る電
源・グランド用配線パターン４Ａと、ブラインドビアホ
ール１Ｂ内に形成され、信号用配線パターン２Ａと電源
・グランド用配線パターン３Ａを電気的に接続するＣｕ
蒸着層３Ｂと、信号用配線パターン２Ａの所定の領域に
施され、パターン間を保護、絶縁するソルダーレジスト
４より構成され、信号用配線パターン２Ａのインナリー
ドにバンプ５を介してＩＣチップ６を接続することによ
り半導体装置とされる。
【０００４】図７は、ブラインドビアホール１Ｂを介し
た２層配線の接続構造を示し、信号用配線パターン２Ａ
と電源・グランド用配線パターン３Ａがブラインドビア
ホール１Ｂの内壁に電源・グランド用配線パターン３Ａ
と共に蒸着によって形成されたＣｕ蒸着層３Ｂを介して
接続されている。このＣｕ蒸着層３Ｂは、厚さ５００Å
のＮｉ或いはＣｒの下地金属上に厚さ３μｍのＣｕを蒸
着することによって形成されている。
た２層配線の接続構造を示し、信号用配線パターン２Ａ
と電源・グランド用配線パターン３Ａがブラインドビア
ホール１Ｂの内壁に電源・グランド用配線パターン３Ａ
と共に蒸着によって形成されたＣｕ蒸着層３Ｂを介して
接続されている。このＣｕ蒸着層３Ｂは、厚さ５００Å
のＮｉ或いはＣｒの下地金属上に厚さ３μｍのＣｕを蒸
着することによって形成されている。
【０００５】一方、２層配線基板の両面の配線パターン
の接続を、ブラインドビアホールの内壁にＣｕめっき層
を形成して行ったものがある。図８の(a) 〜(d) は、Ｃ
ｕめっき層の形成方法を示し、絶縁性基板７とその一面
の配線パターン９を貫通して絶縁性基板７の他面の配線
パターン８の裏面に到達するブラインドビアホール７Ａ
の内壁、及びその近傍にカーボンブラック１０を吸着さ
せ、ブラインドビアホール７Ａの内壁以外のカーボンブ
ラック１０をマイクロエッチングで除去し、最後にブラ
インドビアホール７Ａ内のカーボンブラック１０上に電
気めっきを行うことによってＣｕめっき層１１が形成さ
れる。
の接続を、ブラインドビアホールの内壁にＣｕめっき層
を形成して行ったものがある。図８の(a) 〜(d) は、Ｃ
ｕめっき層の形成方法を示し、絶縁性基板７とその一面
の配線パターン９を貫通して絶縁性基板７の他面の配線
パターン８の裏面に到達するブラインドビアホール７Ａ
の内壁、及びその近傍にカーボンブラック１０を吸着さ
せ、ブラインドビアホール７Ａの内壁以外のカーボンブ
ラック１０をマイクロエッチングで除去し、最後にブラ
インドビアホール７Ａ内のカーボンブラック１０上に電
気めっきを行うことによってＣｕめっき層１１が形成さ
れる。
【０００６】また、図９の(a) 〜(d) は、Ｃｕめっき層
の他の形成方法を示し、絶縁性基板７とその一面の配線
パターン９を貫通して絶縁性基板７の他面の配線パター
ン８の裏面に到達するブラインドビアホール７Ａの内壁
に、過マンガン塩酸処理によってＭｎＯ2 層１２を形成
し、このＭｎＯ2 層１２とピロール誘電体のモノマーを
酸性下で酸化重合させて導電性ポリマー１３を形成し、
最後にスルーホール７Ａの導電性ポリマー１３上に電気
めっきを行うことによってＣｕめっき層１１が形成され
る。
の他の形成方法を示し、絶縁性基板７とその一面の配線
パターン９を貫通して絶縁性基板７の他面の配線パター
ン８の裏面に到達するブラインドビアホール７Ａの内壁
に、過マンガン塩酸処理によってＭｎＯ2 層１２を形成
し、このＭｎＯ2 層１２とピロール誘電体のモノマーを
酸性下で酸化重合させて導電性ポリマー１３を形成し、
最後にスルーホール７Ａの導電性ポリマー１３上に電気
めっきを行うことによってＣｕめっき層１１が形成され
る。
【０００７】しかし、以上述べた２層配線基板におい
て、ブラインドビアホール内に形成したＣｕ蒸着層によ
って２層配線を接続したものでは、コイルで連続的に蒸
着する高価な装置を使用しないと生産性が低くなるとい
う問題があり、また、ブラインドビアホール内に形成し
たＣｕめっき層によって２層配線を接続したものでは、
Ｃｕめっき前にブラインドビアホールの内壁に導電膜を
形成しなければならないため、構成が複雑化して生産性
が低下するという問題がある。
て、ブラインドビアホール内に形成したＣｕ蒸着層によ
って２層配線を接続したものでは、コイルで連続的に蒸
着する高価な装置を使用しないと生産性が低くなるとい
う問題があり、また、ブラインドビアホール内に形成し
たＣｕめっき層によって２層配線を接続したものでは、
Ｃｕめっき前にブラインドビアホールの内壁に導電膜を
形成しなければならないため、構成が複雑化して生産性
が低下するという問題がある。
【０００８】そこで、本出願人はこのような問題を解決
する２層配線基板として、図１０に示すものを提案して
いる。この２層配線基板は、ＴＣＰ用２層配線ＴＡＢテ
ープにおいて、別に設けた陽極１４と、信号用配線パタ
ーン２Ａを用いた陰極によりビルドアップ法による電気
Ｃｕめっき処理を実行し、それによってブラインドビア
ホール１Ｂ内にＣｕめっき層１５を成長させて信号用配
線パターン２Ａと電源・グランド用配線パターン３Ａを
接続する構成を有している（引用数字は図７と共通）。
する２層配線基板として、図１０に示すものを提案して
いる。この２層配線基板は、ＴＣＰ用２層配線ＴＡＢテ
ープにおいて、別に設けた陽極１４と、信号用配線パタ
ーン２Ａを用いた陰極によりビルドアップ法による電気
Ｃｕめっき処理を実行し、それによってブラインドビア
ホール１Ｂ内にＣｕめっき層１５を成長させて信号用配
線パターン２Ａと電源・グランド用配線パターン３Ａを
接続する構成を有している（引用数字は図７と共通）。
【０００９】
【発明が解決しようとする課題】しかし、提案されてい
る２層配線基板によると、ブラインドビアホールは行き
止まりのため、その中ではＣｕめっき液の流れが悪く、
Ｃｕめっき液がブラインドビアホールの底に入らず、図
１０に示すように、気泡１６の巻き込みが発生する。こ
のため、ブラインドビアホールの内壁にＣｕめっきを確
実に密着させて積み上げることが難しくなり、導通不良
が発生する恐れがある。
る２層配線基板によると、ブラインドビアホールは行き
止まりのため、その中ではＣｕめっき液の流れが悪く、
Ｃｕめっき液がブラインドビアホールの底に入らず、図
１０に示すように、気泡１６の巻き込みが発生する。こ
のため、ブラインドビアホールの内壁にＣｕめっきを確
実に密着させて積み上げることが難しくなり、導通不良
が発生する恐れがある。
【００１０】従って、本発明の目的は構成の複雑化によ
る生産性の低下を招くことなく接続部の信頼性を向上さ
せることができる２層配線基板、及びその製造方法を提
供することである。
る生産性の低下を招くことなく接続部の信頼性を向上さ
せることができる２層配線基板、及びその製造方法を提
供することである。
【００１１】
【課題を解決するための手段】本発明は上記問題点に鑑
み、構成の複雑化による生産性の低下を招くことなく接
続部の信頼性を向上させるため、表面の配線パターンと
裏面の配線パターンはビアホールに通じる貫通穴を有
し、ビアホール内に成長したＣｕめっき層によって接続
された２層配線基板を提供するものである。
み、構成の複雑化による生産性の低下を招くことなく接
続部の信頼性を向上させるため、表面の配線パターンと
裏面の配線パターンはビアホールに通じる貫通穴を有
し、ビアホール内に成長したＣｕめっき層によって接続
された２層配線基板を提供するものである。
【００１２】上記表面の配線パターンは、ビアホールを
ブラインド状に閉塞する信号配線層であり、上記表面の
配線パターンの貫通穴は、Ｃｕめっき層の形成前に信号
配線層に形成される構成であることが好ましい。
ブラインド状に閉塞する信号配線層であり、上記表面の
配線パターンの貫通穴は、Ｃｕめっき層の形成前に信号
配線層に形成される構成であることが好ましい。
【００１３】上記Ｃｕめっき層は、表面の配線パターン
を電極の１つとして使用する電気めっきによって構成さ
れ、上記絶縁性基板は、厚さ７５μｍ以下のポリイミド
テープによって構成され、上記ビアホールは、３０〜５
００μｍの直径を有し、上記表面の配線パターンと裏面
の配線パターンは、２５μｍ以下の厚さと１００μｍ以
下の配線間ピッチを有すると共に一方がデバイスホール
に突出し、且つ、表面にソルダレジスト被覆層が施され
た構成を有することが好ましい。
を電極の１つとして使用する電気めっきによって構成さ
れ、上記絶縁性基板は、厚さ７５μｍ以下のポリイミド
テープによって構成され、上記ビアホールは、３０〜５
００μｍの直径を有し、上記表面の配線パターンと裏面
の配線パターンは、２５μｍ以下の厚さと１００μｍ以
下の配線間ピッチを有すると共に一方がデバイスホール
に突出し、且つ、表面にソルダレジスト被覆層が施され
た構成を有することが好ましい。
【００１４】上記Ｃｕめっき層は、表面の配線パターン
を電極の１つとして使用する電気めっきによって構成さ
れ、上記絶縁性基板は、厚さ７５μｍ以下のポリイミド
テープによって構成され、上記ビアホールは、３０〜５
００μｍの直径を有し、上記表面の配線パターンと裏面
の配線パターンは、２５μｍ以下の厚さと１００μｍ以
下の配線間ピッチを有すると共に、デバイス搭載領域を
除く領域の表面にソルダレジスト被覆層が施された構成
を有することが好ましい。
を電極の１つとして使用する電気めっきによって構成さ
れ、上記絶縁性基板は、厚さ７５μｍ以下のポリイミド
テープによって構成され、上記ビアホールは、３０〜５
００μｍの直径を有し、上記表面の配線パターンと裏面
の配線パターンは、２５μｍ以下の厚さと１００μｍ以
下の配線間ピッチを有すると共に、デバイス搭載領域を
除く領域の表面にソルダレジスト被覆層が施された構成
を有することが好ましい。
【００１５】上記Ｃｕめっき層は、３Ａ／ｄｍｍより大
きい電流密度で行われる電気めっきによって成長させら
れた構成を有することが好ましい。
きい電流密度で行われる電気めっきによって成長させら
れた構成を有することが好ましい。
【００１６】また、本発明は上記の目的を達成するた
め、絶縁性基板の表面及び裏面にＣｕ箔を設け、一方の
Ｃｕ箔の所定の位置に所定の直径の貫通穴を、他方のＣ
ｕ箔の所定の位置に対応する位置に所定の直径より小な
る直径の貫通穴をそれぞれ形成し、絶縁性基板の所定の
位置に対応する位置に所定の直径のビアホールを形成
し、Ｃｕ箔の一方を電気めっき用の電極として電気Ｃｕ
めっきを行って、ビアホール内にＣｕめっき層を成長さ
せることにより表面及び裏面のＣｕ箔を接続し、表面及
び裏面のＣｕ箔を所定のパターンに成形して、絶縁性基
板の表面及び裏面に配線パターンを形成するようにした
２層配線基板の製造方法を提供するものである。
め、絶縁性基板の表面及び裏面にＣｕ箔を設け、一方の
Ｃｕ箔の所定の位置に所定の直径の貫通穴を、他方のＣ
ｕ箔の所定の位置に対応する位置に所定の直径より小な
る直径の貫通穴をそれぞれ形成し、絶縁性基板の所定の
位置に対応する位置に所定の直径のビアホールを形成
し、Ｃｕ箔の一方を電気めっき用の電極として電気Ｃｕ
めっきを行って、ビアホール内にＣｕめっき層を成長さ
せることにより表面及び裏面のＣｕ箔を接続し、表面及
び裏面のＣｕ箔を所定のパターンに成形して、絶縁性基
板の表面及び裏面に配線パターンを形成するようにした
２層配線基板の製造方法を提供するものである。
【００１７】更に本発明は上記の目的を達成するため、
絶縁性基板の表面及び裏面にＣｕ箔を設け、一方のＣｕ
箔の所定の位置に所定の直径の貫通穴を、他方のＣｕ箔
の所定の位置に対応する位置に所定の直径より小なる直
径の貫通穴をそれぞれ形成し、絶縁性基板の所定の位置
に対応する位置に所定の直径のビアホールを形成し、表
面及び裏面のＣｕ箔を所定のパターンに成形して、絶縁
性基板の表面及び裏面に配線パターンを形成し、表面及
び裏面の配線パターンの一方を電気めっき用の電極とし
て電気Ｃｕめっきを行って、ビアホール内にＣｕめっき
層を成長させることにより表面及び裏面の配線パターン
を接続するようにした２層配線基板の製造方法を提供す
るものである。
絶縁性基板の表面及び裏面にＣｕ箔を設け、一方のＣｕ
箔の所定の位置に所定の直径の貫通穴を、他方のＣｕ箔
の所定の位置に対応する位置に所定の直径より小なる直
径の貫通穴をそれぞれ形成し、絶縁性基板の所定の位置
に対応する位置に所定の直径のビアホールを形成し、表
面及び裏面のＣｕ箔を所定のパターンに成形して、絶縁
性基板の表面及び裏面に配線パターンを形成し、表面及
び裏面の配線パターンの一方を電気めっき用の電極とし
て電気Ｃｕめっきを行って、ビアホール内にＣｕめっき
層を成長させることにより表面及び裏面の配線パターン
を接続するようにした２層配線基板の製造方法を提供す
るものである。
【００１８】
【発明の実施の形態】以下、本発明の２層配線基板、及
びその製造方法を添付図面を参照しながら詳細に説明す
る。
びその製造方法を添付図面を参照しながら詳細に説明す
る。
【００１９】図１は、本発明の第１の実施の形態として
ＴＣＰ用２層配線ＴＡＢテープを示す。この２層配線Ｔ
ＡＢテープは、デバイスホール１Ａ、及びブラインドビ
アホール１Ｂが形成されたポリイミドテープ１と、ポリ
イミドテープ１の一面に形成されたＣｕ箔から成る信号
用配線パターン２Ａと、ポリイミドテープ１の他面に形
成されたＣｕ箔から成る電源・グランド用配線パターン
３Ａと、ブラインドビアホール１Ｂ内に形成され、信号
用配線パターン２Ａと電源・グランド用配線パターン３
Ａを電気的に接続するＣｕめっき層１５と、信号用配線
パターン２Ａ、及び電源・グランド用配線パターン３Ａ
の所定の領域に施され、各パターン間を保護、絶縁する
ソルダーレジスト４Ａ、４Ｂと、ブラインドビアホール
１Ｂの底である信号用配線パターン２Ａに形成された貫
通穴１７より構成され、信号用配線パターン２Ａのイン
ナリードにバンプ５を介してＩＣチップ６を接続するこ
とにより半導体装置とされる。
ＴＣＰ用２層配線ＴＡＢテープを示す。この２層配線Ｔ
ＡＢテープは、デバイスホール１Ａ、及びブラインドビ
アホール１Ｂが形成されたポリイミドテープ１と、ポリ
イミドテープ１の一面に形成されたＣｕ箔から成る信号
用配線パターン２Ａと、ポリイミドテープ１の他面に形
成されたＣｕ箔から成る電源・グランド用配線パターン
３Ａと、ブラインドビアホール１Ｂ内に形成され、信号
用配線パターン２Ａと電源・グランド用配線パターン３
Ａを電気的に接続するＣｕめっき層１５と、信号用配線
パターン２Ａ、及び電源・グランド用配線パターン３Ａ
の所定の領域に施され、各パターン間を保護、絶縁する
ソルダーレジスト４Ａ、４Ｂと、ブラインドビアホール
１Ｂの底である信号用配線パターン２Ａに形成された貫
通穴１７より構成され、信号用配線パターン２Ａのイン
ナリードにバンプ５を介してＩＣチップ６を接続するこ
とにより半導体装置とされる。
【００２０】ポリイミドテープ１は、２０〜７５μｍの
厚さを有し、ブラインドビアホール１Ｂは３０〜５００
μｍの直径を有している。
厚さを有し、ブラインドビアホール１Ｂは３０〜５００
μｍの直径を有している。
【００２１】信号用配線パターン２Ａと電源・グランド
用配線パターン３Ａは、２〜２５μｍ以下の厚さと１０
０μｍ以下の配線間ピッチを有し、貫通穴１７は２０μ
ｍ以上の直径を有している。
用配線パターン３Ａは、２〜２５μｍ以下の厚さと１０
０μｍ以下の配線間ピッチを有し、貫通穴１７は２０μ
ｍ以上の直径を有している。
【００２２】図２は、上記２層配線ＴＡＢテープのブラ
インドビア１Ｂを示し、ブラインドビアホール１Ｂの底
を構成する信号用配線パターン２Ａに貫通穴１７が形成
され、信号用配線パターン２Ａと電源・グランド用配線
パターン３Ａが、信号用配線パターン２Ａを陰極として
使用したビルドアップ法による電気Ｃｕめっきによって
ブラインドビアホール１Ｂ内に成長したＣｕめっき層１
５によって接続されている。電気Ｃｕめっきは、例え
ば、表１に示す光沢Ｃｕと無光沢Ｃｕを用い、３Ａ／ｄ
ｍｍより大きい電流密度で行う。
インドビア１Ｂを示し、ブラインドビアホール１Ｂの底
を構成する信号用配線パターン２Ａに貫通穴１７が形成
され、信号用配線パターン２Ａと電源・グランド用配線
パターン３Ａが、信号用配線パターン２Ａを陰極として
使用したビルドアップ法による電気Ｃｕめっきによって
ブラインドビアホール１Ｂ内に成長したＣｕめっき層１
５によって接続されている。電気Ｃｕめっきは、例え
ば、表１に示す光沢Ｃｕと無光沢Ｃｕを用い、３Ａ／ｄ
ｍｍより大きい電流密度で行う。
【表１】
【００２３】以上の構成において、２層配線ＴＡＢテー
プを製造する場合には、まず、図３の(a) に示すよう
に、厚さ２０〜７５μｍのポリイミドテープ１の１面に
厚さ２５μｍ以下のＣｕ箔２を有した２層ＣＣＬ（Copp
er Clad Laminate）材を準備し、そのポリイミドテープ
１のＣｕ箔２と反対側の面に、厚さ２５μｍ以下のＣｕ
箔３をラミネートする。
プを製造する場合には、まず、図３の(a) に示すよう
に、厚さ２０〜７５μｍのポリイミドテープ１の１面に
厚さ２５μｍ以下のＣｕ箔２を有した２層ＣＣＬ（Copp
er Clad Laminate）材を準備し、そのポリイミドテープ
１のＣｕ箔２と反対側の面に、厚さ２５μｍ以下のＣｕ
箔３をラミネートする。
【００２４】次に、図３の(b) に示すように、Ｃｕ箔３
のデバイスホール形成位置に所定の面積の穴３Ｃを、ま
た、ブラインドビアホール形成位置に直径３０〜５００
μｍの穴３Ｄをそれぞれフォトアプリケーションとエッ
チングで形成する。
のデバイスホール形成位置に所定の面積の穴３Ｃを、ま
た、ブラインドビアホール形成位置に直径３０〜５００
μｍの穴３Ｄをそれぞれフォトアプリケーションとエッ
チングで形成する。
【００２５】続いて、図３の(c) に示すように、Ｃｕ箔
２のブラインドビアホールの底になる位置に直径２０μ
ｍ以上の貫通穴１７を形成する。
２のブラインドビアホールの底になる位置に直径２０μ
ｍ以上の貫通穴１７を形成する。
【００２６】更に、図３の(d) に示すように、Ｃｕ箔３
をマスクとして、ポリイミドテープ１の穴３Ｃ、３Ｄか
ら露出した部分にレーザ加工を行い、デバイスホール１
Ａ、及びブラインドビアホール１Ｂを形成する。
をマスクとして、ポリイミドテープ１の穴３Ｃ、３Ｄか
ら露出した部分にレーザ加工を行い、デバイスホール１
Ａ、及びブラインドビアホール１Ｂを形成する。
【００２７】この後、図３の(e) に示すように、ブライ
ンドビアホール１Ｂの周囲の所定の領域を残すようにＣ
ｕ箔３の所定の領域にソルダーレジスト４Ｂを塗布す
る。
ンドビアホール１Ｂの周囲の所定の領域を残すようにＣ
ｕ箔３の所定の領域にソルダーレジスト４Ｂを塗布す
る。
【００２８】そして、図４の(a) に示すように、陽極１
４が配置されたＣｕめっき液内においてＣｕ箔２を陰極
としたビルドアップ法による電気Ｃｕめっき処理を行っ
てブラインドビアホール１Ｂ内にＣｕめっき層１５を成
長させ、Ｃｕ箔２とＣｕ箔３を接続する。
４が配置されたＣｕめっき液内においてＣｕ箔２を陰極
としたビルドアップ法による電気Ｃｕめっき処理を行っ
てブラインドビアホール１Ｂ内にＣｕめっき層１５を成
長させ、Ｃｕ箔２とＣｕ箔３を接続する。
【００２９】最後に、図４の(b) に示すように、Ｃｕ箔
２、３にフォトアプリケーションとエッチングを施し
て、１００μｍ以下の配線間ピッチの信号用配線パター
ン２Ａ、及び電源・グランド用配線パターン３Ａをそれ
ぞれ形成した後、図１に示すように、信号用配線パター
ン２Ａ上の所定の領域にソルダーレジスト４Ａを塗布す
る。
２、３にフォトアプリケーションとエッチングを施し
て、１００μｍ以下の配線間ピッチの信号用配線パター
ン２Ａ、及び電源・グランド用配線パターン３Ａをそれ
ぞれ形成した後、図１に示すように、信号用配線パター
ン２Ａ上の所定の領域にソルダーレジスト４Ａを塗布す
る。
【００３０】このような２層配線ＴＡＢテープによる
と、ブラインドビアホール１Ｂの底に貫通穴１７が形成
されているため、電気Ｃｕめっき処理におけるブライン
ドビアホール１Ｂ内のＣｕめっき液の流れが良く、ブラ
インドビアホール１Ｂの内壁にＣｕめっきが確実に積み
上げられる。このため、構成の複雑化による生産性の低
下を招くことなく接続部の信頼性を向上させることがで
きる。
と、ブラインドビアホール１Ｂの底に貫通穴１７が形成
されているため、電気Ｃｕめっき処理におけるブライン
ドビアホール１Ｂ内のＣｕめっき液の流れが良く、ブラ
インドビアホール１Ｂの内壁にＣｕめっきが確実に積み
上げられる。このため、構成の複雑化による生産性の低
下を招くことなく接続部の信頼性を向上させることがで
きる。
【００３１】第１の実施の形態において、Ｃｕ箔２、３
の厚さを２５μｍ以下にする理由は、配線パターン間の
ピッチが８０μｍまではＣｕ箔の厚さが３５μｍまでエ
ッチング可能であったが、配線パターン間のピッチを８
０μｍ以下にして微細化を図ろうとすると、Ｃｕ箔２、
３の厚さが２５μｍ以下でないとエッチングできなくな
るからである。また、ポリイミドテープ１の厚さを２０
〜７５μｍにする理由は、ポリイミドキャスティング製
法の制限のためには７５μｍ以下の厚さが望ましく、電
気絶縁性とテープ搬送の強さを確保するため最小２０μ
ｍの厚さが必要になるからである。更に、ブラインドビ
アホール１Ｂの直径を３０〜５００μｍにする理由は、
配線パターンの微細化に対応するためである。更にま
た、電気Ｃｕめっきを３Ａ／ｄｍｍより大きい電流密度
で行う理由は、信号用配線パターン２Ａと電源・グラン
ド用配線パターン３Ａの導通を確実に確保するためであ
る。即ち、３Ａ／ｄｍｍより大きい電流密度で行うと、
ブラインドビアホール１Ｂの内壁が無処理状態、つま
り、導電膜の形成を行わなくても、信号用配線パターン
２Ａと電源・グランド用配線パターン３ＡにわたってＣ
ｕめっきを成長させることができる。更にまた、貫通穴
１７の直径を２０μｍ以上にする理由は、これ以上でな
いとＣｕめっき液の流れを良好にする効果が得られない
からである。
の厚さを２５μｍ以下にする理由は、配線パターン間の
ピッチが８０μｍまではＣｕ箔の厚さが３５μｍまでエ
ッチング可能であったが、配線パターン間のピッチを８
０μｍ以下にして微細化を図ろうとすると、Ｃｕ箔２、
３の厚さが２５μｍ以下でないとエッチングできなくな
るからである。また、ポリイミドテープ１の厚さを２０
〜７５μｍにする理由は、ポリイミドキャスティング製
法の制限のためには７５μｍ以下の厚さが望ましく、電
気絶縁性とテープ搬送の強さを確保するため最小２０μ
ｍの厚さが必要になるからである。更に、ブラインドビ
アホール１Ｂの直径を３０〜５００μｍにする理由は、
配線パターンの微細化に対応するためである。更にま
た、電気Ｃｕめっきを３Ａ／ｄｍｍより大きい電流密度
で行う理由は、信号用配線パターン２Ａと電源・グラン
ド用配線パターン３Ａの導通を確実に確保するためであ
る。即ち、３Ａ／ｄｍｍより大きい電流密度で行うと、
ブラインドビアホール１Ｂの内壁が無処理状態、つま
り、導電膜の形成を行わなくても、信号用配線パターン
２Ａと電源・グランド用配線パターン３ＡにわたってＣ
ｕめっきを成長させることができる。更にまた、貫通穴
１７の直径を２０μｍ以上にする理由は、これ以上でな
いとＣｕめっき液の流れを良好にする効果が得られない
からである。
【００３２】図５は、本発明の第２の実施の形態に係る
２層配線ＴＡＢテープを示す。この２層配線ＴＡＢテー
プは、ブラインドビアホール１Ｂの底を構成する信号用
配線パターン２Ａに貫通穴１７が形成され、信号用配線
パターン２Ａと電源・グランド用配線パターン３Ａがブ
ラインドビアホール１Ｂに電気Ｃｕめっきによって成長
させられたＣｕめっき層１５によって接続されている。
ポリイミドテープ１にはデバイスホールがなく、信号用
配線パターン２Ａ上にバンプ６を介してＩＣチップが搭
載される。このような２層配線ＴＡＢテープでは、第１
の実施の形態と同様な効果を得ることができる他、デバ
イスホールがないため、構成の簡素化を図ることができ
る。
２層配線ＴＡＢテープを示す。この２層配線ＴＡＢテー
プは、ブラインドビアホール１Ｂの底を構成する信号用
配線パターン２Ａに貫通穴１７が形成され、信号用配線
パターン２Ａと電源・グランド用配線パターン３Ａがブ
ラインドビアホール１Ｂに電気Ｃｕめっきによって成長
させられたＣｕめっき層１５によって接続されている。
ポリイミドテープ１にはデバイスホールがなく、信号用
配線パターン２Ａ上にバンプ６を介してＩＣチップが搭
載される。このような２層配線ＴＡＢテープでは、第１
の実施の形態と同様な効果を得ることができる他、デバ
イスホールがないため、構成の簡素化を図ることができ
る。
【００３３】なお、以上の実施の形態では、接着剤を使
用しないでポリイミドテープにＣｕ箔を設けたＣｕ貼り
材を用いたが、接着剤ありのものを用いても良い。
用しないでポリイミドテープにＣｕ箔を設けたＣｕ貼り
材を用いたが、接着剤ありのものを用いても良い。
【００３４】
【実施例１】厚さ５０μｍのポリイミドテープの一面に
厚さ１８μｍのＣｕ箔が設けられた２層ＣＣＬ材のポリ
イミドテープの他面に、厚さ２５μｍのＣｕ箔を設け
て、厚さ１８μｍのＣｕ箔のインナーリード側と入力リ
ード側のブラインドビアホール形成位置に直径３０μｍ
の穴をそれぞれ６４個ずつ、また、デバイスホール形成
位置に６ｍｍ角の穴をフォトアプリケーションとエッチ
ングによってそれぞれ形成した。次に、厚さ２５μｍの
Ｃｕ箔のインナーリード側と入力リード側のブラインド
ビアホールの底になる位置に直径２０μｍの穴をフォト
アプリケーションとエッチングによってにそれぞれ６４
個形成した。更に、厚さ１８μｍのＣｕ箔をマスクとし
てレーザ加工を行い、ポリイミドテープのインナーリー
ド側と入力リード側に直径３０μｍのブラインドビアホ
ールをそれぞれ６４個、また、中央に６ｍｍ角のデバイ
スホールをそれぞれ形成した。そして、ブラインドビア
ホールの周囲直径１３０μｍを残してソルダーレジスト
を厚さ１５μｍで塗布した。次に、厚さ２５μｍのＣｕ
箔を陰極として、光沢Ｃｕを用いてビルドアップ法で電
流密度３Ａ／ｄｍｍで電気Ｃｕめっきを行い、ブライン
ドビアホール内に７μｍのＣｕめっき層を成長させ、両
Ｃｕ箔を導通させた。この後、厚さ２５μｍのＣｕ箔か
ら配線間ピッチが８０μｍのインナーリードと入力リー
ドを有する信号配線層を、また、厚さ１８μｍのＣｕ箔
から角形の電源・グランド層をそれぞれフォトアプリケ
ーションとエッチングによって作成した。最後に、信号
配線層上の所定の領域にソルダーレジストを厚さ１５μ
ｍで塗布した。
厚さ１８μｍのＣｕ箔が設けられた２層ＣＣＬ材のポリ
イミドテープの他面に、厚さ２５μｍのＣｕ箔を設け
て、厚さ１８μｍのＣｕ箔のインナーリード側と入力リ
ード側のブラインドビアホール形成位置に直径３０μｍ
の穴をそれぞれ６４個ずつ、また、デバイスホール形成
位置に６ｍｍ角の穴をフォトアプリケーションとエッチ
ングによってそれぞれ形成した。次に、厚さ２５μｍの
Ｃｕ箔のインナーリード側と入力リード側のブラインド
ビアホールの底になる位置に直径２０μｍの穴をフォト
アプリケーションとエッチングによってにそれぞれ６４
個形成した。更に、厚さ１８μｍのＣｕ箔をマスクとし
てレーザ加工を行い、ポリイミドテープのインナーリー
ド側と入力リード側に直径３０μｍのブラインドビアホ
ールをそれぞれ６４個、また、中央に６ｍｍ角のデバイ
スホールをそれぞれ形成した。そして、ブラインドビア
ホールの周囲直径１３０μｍを残してソルダーレジスト
を厚さ１５μｍで塗布した。次に、厚さ２５μｍのＣｕ
箔を陰極として、光沢Ｃｕを用いてビルドアップ法で電
流密度３Ａ／ｄｍｍで電気Ｃｕめっきを行い、ブライン
ドビアホール内に７μｍのＣｕめっき層を成長させ、両
Ｃｕ箔を導通させた。この後、厚さ２５μｍのＣｕ箔か
ら配線間ピッチが８０μｍのインナーリードと入力リー
ドを有する信号配線層を、また、厚さ１８μｍのＣｕ箔
から角形の電源・グランド層をそれぞれフォトアプリケ
ーションとエッチングによって作成した。最後に、信号
配線層上の所定の領域にソルダーレジストを厚さ１５μ
ｍで塗布した。
【００３５】ここで、２層配線の導通部の信頼性を評価
するために、−５５℃×３０分と１５０℃×３０分を１
サイクルとした温度サイクル試験を１０００サイクル実
施して、導通抵抗の変化を２００、５００、１０００サ
イクルごとに測定したところ、抵抗の増加もなく、２層
配線の導通部、つまり、Ｃｕめっき層の熱ストレスによ
る信頼性が得られていることが判った。また、８５℃、
湿度８５％でＤＣバイアス５０Ｖでのマイグレーション
試験を１０００時間実施したところ、２層配線の導通
部、つまり、Ｃｕめっき層の導通破壊もなく、２層配線
層の絶縁破壊はないことが判った。
するために、−５５℃×３０分と１５０℃×３０分を１
サイクルとした温度サイクル試験を１０００サイクル実
施して、導通抵抗の変化を２００、５００、１０００サ
イクルごとに測定したところ、抵抗の増加もなく、２層
配線の導通部、つまり、Ｃｕめっき層の熱ストレスによ
る信頼性が得られていることが判った。また、８５℃、
湿度８５％でＤＣバイアス５０Ｖでのマイグレーション
試験を１０００時間実施したところ、２層配線の導通
部、つまり、Ｃｕめっき層の導通破壊もなく、２層配線
層の絶縁破壊はないことが判った。
【００３６】
【実施例２】厚さ５０μｍのポリイミドテープの両面に
厚さ１８μｍのＣｕ箔がラミネートされた３層ＣＣＬ材
の一方のＣｕ箔のインナーリード側と入力リード側のブ
ラインドビアホール形成位置に直径５０μｍの穴をフォ
トアプリケーションとエッチングによってそれぞれ６４
個形成した。次に、他方のＣｕ箔のインナーリード側と
入力リード側のブラインドビアホールの底になる位置に
直径３０μｍの穴をフォトアプリケーションとエッチン
グによってにそれぞれ６４個形成した。更に、直径５０
μｍの穴を有するＣｕ箔層をマスクとしてレーザ加工を
行い、ポリイミドテープのインナーリード側と入力リー
ド側に直径５０μｍのブラインドビアホールをそれぞれ
６４個形成した。そして、直径３０μｍの穴を有するＣ
ｕ箔から配線間ピッチが８０μｍのインナーリードと入
力リードを有する信号配線層を、また、直径５０μｍの
穴を有するＣｕ箔から角形の電源・グランド層をそれぞ
れフォトアプリケーションとエッチングによって作成し
た。次に、ブラインドビアホールの周囲直径１３０μｍ
を残してソルダーレジストを厚さ１５μｍで塗布した。
また、信号配線層上のフリップチップ接続するリード以
外にソルダーレジストを厚さ１５μｍで塗布した。最後
に光沢Ｃｕめっきを用いてビルドアップ法で電流密度３
Ａ／ｄｍｍで電気Ｃｕめっきを行い、ブラインドビアホ
ール内に７μｍのＣｕめっき層を成長させ、２層配線を
導通させた。
厚さ１８μｍのＣｕ箔がラミネートされた３層ＣＣＬ材
の一方のＣｕ箔のインナーリード側と入力リード側のブ
ラインドビアホール形成位置に直径５０μｍの穴をフォ
トアプリケーションとエッチングによってそれぞれ６４
個形成した。次に、他方のＣｕ箔のインナーリード側と
入力リード側のブラインドビアホールの底になる位置に
直径３０μｍの穴をフォトアプリケーションとエッチン
グによってにそれぞれ６４個形成した。更に、直径５０
μｍの穴を有するＣｕ箔層をマスクとしてレーザ加工を
行い、ポリイミドテープのインナーリード側と入力リー
ド側に直径５０μｍのブラインドビアホールをそれぞれ
６４個形成した。そして、直径３０μｍの穴を有するＣ
ｕ箔から配線間ピッチが８０μｍのインナーリードと入
力リードを有する信号配線層を、また、直径５０μｍの
穴を有するＣｕ箔から角形の電源・グランド層をそれぞ
れフォトアプリケーションとエッチングによって作成し
た。次に、ブラインドビアホールの周囲直径１３０μｍ
を残してソルダーレジストを厚さ１５μｍで塗布した。
また、信号配線層上のフリップチップ接続するリード以
外にソルダーレジストを厚さ１５μｍで塗布した。最後
に光沢Ｃｕめっきを用いてビルドアップ法で電流密度３
Ａ／ｄｍｍで電気Ｃｕめっきを行い、ブラインドビアホ
ール内に７μｍのＣｕめっき層を成長させ、２層配線を
導通させた。
【００３７】ここで、２層配線の導通部の信頼性を評価
するために、−５５℃×３０分と１５０℃×３０分を１
サイクルとした温度サイクル試験を１０００サイクル実
施して、導通抵抗の変化を２００、５００、１０００サ
イクルごとに測定したところ、抵抗の増加もなく、２層
配線の導通部、つまり、Ｃｕめっき層の熱ストレスによ
る信頼性が得られていることが判った。また、８５℃、
湿度８５％でＤＣバイアス５０Ｖでのマイグレーション
試験を１０００時間実施したところ、２層配線の導通
部、つまり、Ｃｕめっき層の導通破壊もなく、２層配線
層の絶縁破壊はないことが判った。
するために、−５５℃×３０分と１５０℃×３０分を１
サイクルとした温度サイクル試験を１０００サイクル実
施して、導通抵抗の変化を２００、５００、１０００サ
イクルごとに測定したところ、抵抗の増加もなく、２層
配線の導通部、つまり、Ｃｕめっき層の熱ストレスによ
る信頼性が得られていることが判った。また、８５℃、
湿度８５％でＤＣバイアス５０Ｖでのマイグレーション
試験を１０００時間実施したところ、２層配線の導通
部、つまり、Ｃｕめっき層の導通破壊もなく、２層配線
層の絶縁破壊はないことが判った。
【００３８】
【発明の効果】以上説明したように、本発明の２層配線
基板、及びその製造方法によると、絶縁性基板の表面及
び裏面の配線パターンにビアホールに通じる貫通穴を形
成し、絶縁性基板の表面及び裏面の配線パターンをビア
ホール内に成長したＣｕめっき層によって接続したた
め、構成の複雑化による生産性の低下を招くことなく接
続部の信頼性を向上させることができる。
基板、及びその製造方法によると、絶縁性基板の表面及
び裏面の配線パターンにビアホールに通じる貫通穴を形
成し、絶縁性基板の表面及び裏面の配線パターンをビア
ホール内に成長したＣｕめっき層によって接続したた
め、構成の複雑化による生産性の低下を招くことなく接
続部の信頼性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示す断面図。
【図２】第１の実施の形態におけるブラインドビアホー
ルの断面図。
ルの断面図。
【図３】第１の実施の形態における製造工程を示す断面
図。
図。
【図４】第１の実施の形態における製造工程を示す断面
図。
図。
【図５】本発明の第２の実施の形態を示す断面図。
【図６】従来の２層配線ＴＡＢテープを示す断面図。
【図７】従来の２層配線ＴＡＢテープにおけるブライン
ドビアホールの断面図。
ドビアホールの断面図。
【図８】従来の２層配線基板の２層配線の導通構造を示
す断面図。
す断面図。
【図９】従来の２層配線基板の２層配線の導通構造を示
す断面図。
す断面図。
【図１０】提案されている２層配線基板の２層配線の導
通構造を示す断面図。
通構造を示す断面図。
１ ポリイミドテープ １Ａ デバイスホール １Ｂ ブラインドビアホール ２ Ｃｕ箔 ２Ａ 信号用配線パターン ３ Ｃｕ箔 ３Ａ 電源・グランド用配線パターン ３Ｂ Ｃｕ蒸着層 ３Ｃ、３Ｄ 穴 ４、４Ａ、４Ｂ ソルダーレジスト ５ バンプ ６ ＩＣチップ ７ 絶縁性基板 ８、９ 配線パターン １０ カーボンブラック １１ Ｃｕめっき層 １２ ＭｎＯ2 層 １３ 導電性ポリマー １４ 陽極 １５ Ｃｕめっき層 １６ 気泡 １７ 貫通穴
フロントページの続き (72)発明者 松尾 耕三 千葉県流山市江戸川台東１丁目201番地 東海電子工業株式会社内
Claims (7)
- 【請求項１】 絶縁性基板の表面、及び裏面の配線パタ
ーンを、前記絶縁性基板に形成されたビアホールを介し
て接続した２層配線基板において、 前記表面の配線パターンと前記裏面の配線パターンは、
前記ビアホールに通じる貫通穴を有し、前記ビアホール
内に成長したＣｕめっき層によって接続されていること
を特徴とする２層配線基板。 - 【請求項２】 前記表面の配線パターンは、前記ビアホ
ールをブラインド状に閉塞する信号配線層であり、 前記表面の配線パターンの前記貫通穴は、前記Ｃｕめっ
き層の形成前に前記信号配線層に形成される構成の請求
項１記載の２層配線基板。 - 【請求項３】 前記Ｃｕめっき層は、前記表面の配線パ
ターンを電極の１つとして使用する電気めっきによって
構成され、 前記絶縁性基板は、厚さ７５μｍ以下のポリイミドテー
プによって構成され、 前記ビアホールは、３０〜５００μｍの直径を有し、 前記表面の配線パターンと前記裏面の配線パターンは、
２５μｍ以下の厚さと１００μｍ以下の配線間ピッチを
有すると共に一方がデバイスホールに突出し、且つ、表
面にソルダレジスト被覆層が施された構成を有する請求
項１記載の２層配線基板。 - 【請求項４】 前記Ｃｕめっき層は、前記表面の配線パ
ターンを電極の１つとして使用する電気めっきによって
構成され、 前記絶縁性基板は、厚さ７５μｍ以下のポリイミドテー
プによって構成され、 前記ビアホールは、３０〜５００μｍの直径を有し、 前記表面の配線パターンと前記裏面の配線パターンは、
２５μｍ以下の厚さと１００μｍ以下の配線間ピッチを
有すると共に、デバイス搭載領域を除く領域の表面にソ
ルダレジスト被覆層が施された構成を有する請求項１記
載の２層配線基板。 - 【請求項５】 前記Ｃｕめっき層は、３Ａ／ｄｍｍより
大きい電流密度で行われる前記電気めっきによって成長
させられた構成を有する請求項３、或いは３記載の２層
配線基板。 - 【請求項６】 絶縁性基板の表面及び裏面にＣｕ箔を設
け、 一方の前記Ｃｕ箔の所定の位置に所定の直径の貫通穴
を、他方の前記Ｃｕ箔の前記所定の位置に対応する位置
に前記所定の直径より小なる直径の貫通穴をそれぞれ形
成し、 前記絶縁性基板の前記所定の位置に対応する位置に前記
所定の直径のビアホールを形成し、 前記Ｃｕ箔の一方を電気めっき用の電極として電気Ｃｕ
めっきを行って、前記ビアホール内にＣｕめっき層を成
長させることにより前記表面及び裏面のＣｕ箔を接続
し、 前記表面及び裏面のＣｕ箔を所定のパターンに成形し
て、前記絶縁性基板の表面及び裏面に配線パターンを形
成することを特徴とする２層配線基板の製造方法。 - 【請求項７】 絶縁性基板の表面及び裏面にＣｕ箔を設
け、 一方の前記Ｃｕ箔の所定の位置に所定の直径の貫通穴
を、他方の前記Ｃｕ箔の前記所定の位置に対応する位置
に前記所定の直径より小なる直径の貫通穴をそれぞれ形
成し、 前記絶縁性基板の前記所定の位置に対応する位置に前記
所定の直径のビアホールを形成し、 前記表面及び裏面のＣｕ箔を所定のパターンに成形し
て、前記絶縁性基板の表面及び裏面に配線パターンを形
成し、 前記表面及び裏面の配線パターンの一方を電気めっき用
の電極として電気Ｃｕめっきを行って、前記ビアホール
内にＣｕめっき層を成長させることにより前記表面及び
裏面の配線パターンを接続することを特徴とする２層配
線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01276797A JP3709035B2 (ja) | 1997-01-27 | 1997-01-27 | ２層配線基板、及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01276797A JP3709035B2 (ja) | 1997-01-27 | 1997-01-27 | ２層配線基板、及びその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005182691A Division JP4119907B2 (ja) | 2005-06-22 | 2005-06-22 | ２層配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10209593A true JPH10209593A (ja) | 1998-08-07 |
| JP3709035B2 JP3709035B2 (ja) | 2005-10-19 |
Family
ID=11814560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01276797A Expired - Fee Related JP3709035B2 (ja) | 1997-01-27 | 1997-01-27 | ２層配線基板、及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3709035B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002134908A (ja) * | 2000-10-30 | 2002-05-10 | Ibiden Co Ltd | プリント基板の製造方法 |
| JP2011134890A (ja) * | 2009-12-24 | 2011-07-07 | Shinko Electric Ind Co Ltd | 多層配線基板、多層配線基板の製造方法、及びヴィアフィル方法 |
-
1997
- 1997-01-27 JP JP01276797A patent/JP3709035B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002134908A (ja) * | 2000-10-30 | 2002-05-10 | Ibiden Co Ltd | プリント基板の製造方法 |
| JP2011134890A (ja) * | 2009-12-24 | 2011-07-07 | Shinko Electric Ind Co Ltd | 多層配線基板、多層配線基板の製造方法、及びヴィアフィル方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3709035B2 (ja) | 2005-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4993148A (en) | Method of manufacturing a circuit board | |
| US4997517A (en) | Multi-metal layer interconnect tape for tape automated bonding | |
| US6328201B1 (en) | Multilayer wiring substrate and method for producing the same | |
| JP2002313996A (ja) | 半導体パッケージ用基板およびその製造方法 | |
| JPH11238959A (ja) | 回路板 | |
| US6278185B1 (en) | Semi-additive process (SAP) architecture for organic leadless grid array packages | |
| US3850711A (en) | Method of forming printed circuit | |
| JPH0614592B2 (ja) | 多層プリント配線板の製造方法 | |
| JPH10209593A (ja) | ２層配線基板、及びその製造方法 | |
| JP3733644B2 (ja) | ２層配線基板及びその製造方法 | |
| JPS60257191A (ja) | プリント配線板 | |
| JP4520665B2 (ja) | プリント配線板及びその製造方法並びに部品実装構造 | |
| JPH1079568A (ja) | プリント配線板の製造方法 | |
| JPH10125817A (ja) | ２層配線基板 | |
| JPH11102937A (ja) | 両面配線ｔａｂ用テープ | |
| JP4119907B2 (ja) | ２層配線基板 | |
| KR101162506B1 (ko) | 반도체 패키지 제조용 인쇄회로기판 및 그 제조 방법 | |
| JPH1051094A (ja) | プリント配線板及びその製造方法 | |
| JPH1070365A (ja) | 多層回路基板の製造方法 | |
| KR100468195B1 (ko) | 다층 인쇄 회로 기판을 제조하는 방법 | |
| JP2795475B2 (ja) | プリント配線板及びその製造方法 | |
| JPS63260198A (ja) | 多層回路板の製造方法 | |
| JP2681205B2 (ja) | 膜素子付プリント配線板 | |
| JP3315066B2 (ja) | 半導体用バンプ付き基板およびその製造方法 | |
| JP2002057243A (ja) | 半導体チップ搭載用基板とその製造方法、および半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 19970130 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20010322 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050125 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050325 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050426 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050622 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050802 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050805 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |