JPH11238959A - 回路板 - Google Patents
回路板Info
- Publication number
- JPH11238959A JPH11238959A JP10037029A JP3702998A JPH11238959A JP H11238959 A JPH11238959 A JP H11238959A JP 10037029 A JP10037029 A JP 10037029A JP 3702998 A JP3702998 A JP 3702998A JP H11238959 A JPH11238959 A JP H11238959A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- circuit board
- circuit
- thin film
- cover
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10234—Metallic balls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
- Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 絶縁層の上に導体回路が設置され、該導体回
路の上にカバレーが設置され、該カバレーを貫通して上
記導体回路と導通する端子が設置されて成る回路板にお
いて、回路板に実装される電子部品の端子と回路板の端
子の接続に高い信頼性を得る。 【解決手段】 カバレー表面と端子表面の段差を３μm
以下にする。また、端子が導体回路の上に電解金属めっ
きを行って形成される。
路の上にカバレーが設置され、該カバレーを貫通して上
記導体回路と導通する端子が設置されて成る回路板にお
いて、回路板に実装される電子部品の端子と回路板の端
子の接続に高い信頼性を得る。 【解決手段】 カバレー表面と端子表面の段差を３μm
以下にする。また、端子が導体回路の上に電解金属めっ
きを行って形成される。
Description
【０００１】
【発明の属する技術分野】本発明は絶縁層の上に導体回
路が設置され、該導体回路の上にカバレーが設置され、
該カバレーを貫通して上記導体回路と導通する端子が設
置されて成る回路板に関する。
路が設置され、該導体回路の上にカバレーが設置され、
該カバレーを貫通して上記導体回路と導通する端子が設
置されて成る回路板に関する。
【０００２】
【従来の技術】近年、電子機器の高速化、高機能化に伴
い、半導体素子や磁気ヘッドなどの電子部品を搭載する
回路板には種々な形状の微細加工が要求され、その加工
精度が、電子機器の信頼性を左右すると言っても過言で
はない。
い、半導体素子や磁気ヘッドなどの電子部品を搭載する
回路板には種々な形状の微細加工が要求され、その加工
精度が、電子機器の信頼性を左右すると言っても過言で
はない。
【０００３】回路板には電子部品を接続するための端子
が設置されており、端子の表面は銅、ニッケル、金等か
ら成る。従来の回路板の端子は、例えば、導体回路表面
に所定の電解金属めっき処理をした後、その上に貫通孔
を有するカバレーを設置することにより形成した。即
ち、その端子部分は、例えば、図４に示すように、カバ
レーの貫通孔（３３）から露出した上記金属めっき表面
が端子表面となる構造となっている。図４においては、
端子（８）の表面は電解金めっき薄膜から成る。そし
て、このような回路板に実装される電子部品の端子と回
路板の端子は、通常、金属ボールによって接続される。
が設置されており、端子の表面は銅、ニッケル、金等か
ら成る。従来の回路板の端子は、例えば、導体回路表面
に所定の電解金属めっき処理をした後、その上に貫通孔
を有するカバレーを設置することにより形成した。即
ち、その端子部分は、例えば、図４に示すように、カバ
レーの貫通孔（３３）から露出した上記金属めっき表面
が端子表面となる構造となっている。図４においては、
端子（８）の表面は電解金めっき薄膜から成る。そし
て、このような回路板に実装される電子部品の端子と回
路板の端子は、通常、金属ボールによって接続される。
【０００４】
【発明が解決しようとする課題】しかしながら、図４に
示した従来の回路板の端子部分では、カバレー表面と端
子表面（導体回路表面）に、通常、カバレーの厚みに相
当する４μm 以上の段差（３０）があり、図５に示すよ
うに、その段差（３０）が原因で、上記金属ボール（３
４）による電子部品の端子（３２）と回路板の端子
（８）の接続に不良を生じる。即ち、図５において、金
属ボール（３４）は回路板の端子（８）と接触している
が、電子部品の端子（３２）とは接触していない。
示した従来の回路板の端子部分では、カバレー表面と端
子表面（導体回路表面）に、通常、カバレーの厚みに相
当する４μm 以上の段差（３０）があり、図５に示すよ
うに、その段差（３０）が原因で、上記金属ボール（３
４）による電子部品の端子（３２）と回路板の端子
（８）の接続に不良を生じる。即ち、図５において、金
属ボール（３４）は回路板の端子（８）と接触している
が、電子部品の端子（３２）とは接触していない。
【０００５】本発明は以上のような問題を解決するため
になされたものであって、回路板に実装される電子部品
の端子と回路板の端子の接続に高い信頼性が得られる回
路板を提供することを目的とする。
になされたものであって、回路板に実装される電子部品
の端子と回路板の端子の接続に高い信頼性が得られる回
路板を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明による回路板は、
絶縁層の上に導体回路が設置され、該導体回路の上にカ
バレーが設置され、該カバレーを貫通して上記導体回路
と導通する端子が設置されて成る回路板において、カバ
レー表面と端子表面の段差が３μm 以下であることを特
徴とする。
絶縁層の上に導体回路が設置され、該導体回路の上にカ
バレーが設置され、該カバレーを貫通して上記導体回路
と導通する端子が設置されて成る回路板において、カバ
レー表面と端子表面の段差が３μm 以下であることを特
徴とする。
【０００７】
【発明の実施の形態】本発明の回路板は、図１に示した
ように、絶縁層（２）の上に導体回路（１）が設置さ
れ、該導体回路の上にカバレー（３）が設置され、該カ
バレーを貫通して上記導体回路と導通する端子（４）が
設置されて成る回路板であって、カバレー表面と端子表
面の段差（３０）が極めて小さいものである。
ように、絶縁層（２）の上に導体回路（１）が設置さ
れ、該導体回路の上にカバレー（３）が設置され、該カ
バレーを貫通して上記導体回路と導通する端子（４）が
設置されて成る回路板であって、カバレー表面と端子表
面の段差（３０）が極めて小さいものである。
【０００８】本発明において、該段差は３μm 以下であ
るが、２μm 以下であることがより好ましく、理想的に
は１μm 以下であるのが良い。
るが、２μm 以下であることがより好ましく、理想的に
は１μm 以下であるのが良い。
【０００９】そして、本発明の回路板に実装される電子
部品の端子と回路板の端子は、図２に示したように、金
属ボール（３４）によって接続される。図２において、
金属ボール（３４）は電子部品の端子（３２）と回路板
の端子（４）の両方に接している。
部品の端子と回路板の端子は、図２に示したように、金
属ボール（３４）によって接続される。図２において、
金属ボール（３４）は電子部品の端子（３２）と回路板
の端子（４）の両方に接している。
【００１０】金属ボールの材質としては、半田、金等が
挙げられるが特に、金が好ましい。金ボールによる端子
の接続は、通常、ゴールドボールボンディング法で行う
ことができる。即ち、金線の先端を回路板及び電子部品
の端子部分に接触させると同時に金線の先端に局部的な
高熱をかけて金を溶融し、金ボールを形成させ両端子間
に金ボールを付着させ両端子を接続することができる。
挙げられるが特に、金が好ましい。金ボールによる端子
の接続は、通常、ゴールドボールボンディング法で行う
ことができる。即ち、金線の先端を回路板及び電子部品
の端子部分に接触させると同時に金線の先端に局部的な
高熱をかけて金を溶融し、金ボールを形成させ両端子間
に金ボールを付着させ両端子を接続することができる。
【００１１】本発明の回路板は、図２に示したような、
回路板の端子表面と電子部品の端子表面が垂直の関係に
ある場合に、特に好ましく用いられる。
回路板の端子表面と電子部品の端子表面が垂直の関係に
ある場合に、特に好ましく用いられる。
【００１２】本発明の回路板は、少なくとも絶縁層の上
に導体回路が設置されている構成を有するものであり、
図３のように絶縁層（２）の下に金属基材（５）が設置
されているもの等を含む。
に導体回路が設置されている構成を有するものであり、
図３のように絶縁層（２）の下に金属基材（５）が設置
されているもの等を含む。
【００１３】本発明において、導体回路の材質として
は、銅、アルミ、タングステン等が挙げられるが、通
常、銅が用いられる。また、導体回路の厚みは、通常、
１〜５０μm である。
は、銅、アルミ、タングステン等が挙げられるが、通
常、銅が用いられる。また、導体回路の厚みは、通常、
１〜５０μm である。
【００１４】本発明において、絶縁層の材質としては、
ポリイミド樹脂、ポリエステル樹脂、エポキシ樹脂等が
挙げられるが、ポリイミド樹脂が好ましい。また、絶縁
層の厚みは、通常、３〜５０μm である。
ポリイミド樹脂、ポリエステル樹脂、エポキシ樹脂等が
挙げられるが、ポリイミド樹脂が好ましい。また、絶縁
層の厚みは、通常、３〜５０μm である。
【００１５】本発明において、カバレーの材質として
は、ポリイミド樹脂、ポリエステル樹脂、エポキシ樹脂
等が挙げられるが、ポリイミド樹脂が好ましい。また、
カバレーの厚みは、通常、１〜２５μm 、好ましくは、
５〜２５μm である。なお、カバレーと前記絶縁層と
は、材質あるいは厚みが同じであっても異なっていても
良い。
は、ポリイミド樹脂、ポリエステル樹脂、エポキシ樹脂
等が挙げられるが、ポリイミド樹脂が好ましい。また、
カバレーの厚みは、通常、１〜２５μm 、好ましくは、
５〜２５μm である。なお、カバレーと前記絶縁層と
は、材質あるいは厚みが同じであっても異なっていても
良い。
【００１６】本発明において、図３に示したように、絶
縁層（２）の下に金属基材（５）を設置する場合、その
金属基材の材質としてはステンレス、リン青銅、銅等が
挙げられるが、ステンレスが好ましい。また、金属基材
の厚みは、通常、５〜５０μm である。
縁層（２）の下に金属基材（５）を設置する場合、その
金属基材の材質としてはステンレス、リン青銅、銅等が
挙げられるが、ステンレスが好ましい。また、金属基材
の厚みは、通常、５〜５０μm である。
【００１７】次に、本発明の回路板の製造方法につい
て、図３に示したような、絶縁層（２）の下に金属基材
（５）が設置された回路板を例にして説明する。なお、
ここで、説明をより具体的にするため、図３において、
導体回路（１）は銅、絶縁層（２）及びカバレー（３）
はポリイミド樹脂、金属基材（５）はステンレス基材か
ら成るものとするが、本発明の回路板の製造方法はこれ
らになんら限定されるものではない。
て、図３に示したような、絶縁層（２）の下に金属基材
（５）が設置された回路板を例にして説明する。なお、
ここで、説明をより具体的にするため、図３において、
導体回路（１）は銅、絶縁層（２）及びカバレー（３）
はポリイミド樹脂、金属基材（５）はステンレス基材か
ら成るものとするが、本発明の回路板の製造方法はこれ
らになんら限定されるものではない。
【００１８】まず、図６に示すように、予め任意の形状
に加工したステンレス基材（５）の上に絶縁層（２）と
してポリイミド樹脂の被膜を形成する。ポリイミド樹脂
は熱硬化性ポリイミド樹脂でも感光性ポリイミド樹脂で
もよいが絶縁層をパターン形成する場合は、感光性ポリ
イミド樹脂の方が好ましい。
に加工したステンレス基材（５）の上に絶縁層（２）と
してポリイミド樹脂の被膜を形成する。ポリイミド樹脂
は熱硬化性ポリイミド樹脂でも感光性ポリイミド樹脂で
もよいが絶縁層をパターン形成する場合は、感光性ポリ
イミド樹脂の方が好ましい。
【００１９】感光性ポリイミド樹脂を用いて、パターン
化した絶縁層を形成するには、感光性ポリイミド樹脂前
駆体をまず、上記ステンレス基材の全面に塗布した後、
所定のフォトマスクを介して露光し、現像すれば良い。
化した絶縁層を形成するには、感光性ポリイミド樹脂前
駆体をまず、上記ステンレス基材の全面に塗布した後、
所定のフォトマスクを介して露光し、現像すれば良い。
【００２０】次に、図７に示すように、絶縁層の上に、
スパッタリングによりクロム薄膜（９）と銅薄膜（１
０）を順次形成する。
スパッタリングによりクロム薄膜（９）と銅薄膜（１
０）を順次形成する。
【００２１】そして、図８に示すように、銅薄膜（１
０）の上に電解銅めっきを行って銅から成る導体回路パ
ターン（１）を形成する。このような導体回路パターン
は、まず、導体回路パターンと逆パターンのレジストを
上記銅薄膜の上に形成した後で、露出した銅薄膜の上
に、電解銅めっきを行い、レジストを除去することによ
って形成することができる。レジスト除去後、導体回路
パターン部以外の不必要な上記銅薄膜及びクロム薄膜を
化学エッチングにて除去し、図８に示すような銅薄膜
（１０）の上に導体回路パターン（１）が形成された状
態となる。
０）の上に電解銅めっきを行って銅から成る導体回路パ
ターン（１）を形成する。このような導体回路パターン
は、まず、導体回路パターンと逆パターンのレジストを
上記銅薄膜の上に形成した後で、露出した銅薄膜の上
に、電解銅めっきを行い、レジストを除去することによ
って形成することができる。レジスト除去後、導体回路
パターン部以外の不必要な上記銅薄膜及びクロム薄膜を
化学エッチングにて除去し、図８に示すような銅薄膜
（１０）の上に導体回路パターン（１）が形成された状
態となる。
【００２２】なお、銅導体層及び銅薄膜の化学エッチン
グはアルカリエッチングによることが好ましく、クロム
薄膜の化学エッチングには、例えば、フェリシアン化カ
リウム系のエッチング液や過マンガン酸カリウム、メタ
ケイ酸ナトリウム系等エッチング液が用いられる。
グはアルカリエッチングによることが好ましく、クロム
薄膜の化学エッチングには、例えば、フェリシアン化カ
リウム系のエッチング液や過マンガン酸カリウム、メタ
ケイ酸ナトリウム系等エッチング液が用いられる。
【００２３】そして、図９に示すように、導体回路のパ
ターンの上に、無電解ニッケルめっきを行って、導体回
路の絶縁層に接していない表面を無電解ニッケル薄膜
（２１）によって被覆する。この無電解ニッケルめっき
薄膜（２１）は、導体回路のイオンマイグレーションを
防止する効果がある。
ターンの上に、無電解ニッケルめっきを行って、導体回
路の絶縁層に接していない表面を無電解ニッケル薄膜
（２１）によって被覆する。この無電解ニッケルめっき
薄膜（２１）は、導体回路のイオンマイグレーションを
防止する効果がある。
【００２４】そして、図１０に示すように導体回路のパ
ターンの上に、カバレー（３）として、ポリイミド樹脂
層を、導体回路パターン（１）の上面及び側面を覆い、
かつ、端子を設置する部分に貫通孔（３３）を設けるよ
うに形成する。
ターンの上に、カバレー（３）として、ポリイミド樹脂
層を、導体回路パターン（１）の上面及び側面を覆い、
かつ、端子を設置する部分に貫通孔（３３）を設けるよ
うに形成する。
【００２５】上記カバレーとして用いるポリイミド樹脂
は熱硬化性ポリイミド樹脂でも感光性ポリイミド樹脂で
もよいが、カバレーをパターン形成する場合は、感光性
ポリイミド樹脂の方が好ましい。
は熱硬化性ポリイミド樹脂でも感光性ポリイミド樹脂で
もよいが、カバレーをパターン形成する場合は、感光性
ポリイミド樹脂の方が好ましい。
【００２６】感光性ポリイミド樹脂を用いて、パターン
化したカバレーを形成するには、前記の絶縁層をパター
ン形成する方法に準じて行えば良い。
化したカバレーを形成するには、前記の絶縁層をパター
ン形成する方法に準じて行えば良い。
【００２７】次いで、上記貫通孔（３３）に露出してい
る、上記無電解ニッケルめっき薄膜（２１）を剥離した
後、電解ニッケルめっきと電解金めっきを順次に行っ
て、電解ニッケルめっき薄膜（６）と電解金めっき薄膜
（７）を積層することにより、カバレー表面と端子表面
の段差が３μm 以下になるように端子を形成し、図１１
に示すような本発明の回路板を得ることができる。電解
めっき金属薄膜の厚み（端子の高さ）は電解めっき時間
を制御することによって調整することができる。なお、
図３と図１１は同じ構造の回路板を示すものであるが、
図３においては、前記スパンタリングにより形成された
クロム薄膜（９）と銅薄膜（１０）及び導体回路を被覆
した無電解ニッケルめっき薄膜（２１）は図示しておら
ず、また、電解ニッケルめっき薄膜（６）と電解金めっ
き薄膜（７）を合わせて端子（４）として図示してい
る。
る、上記無電解ニッケルめっき薄膜（２１）を剥離した
後、電解ニッケルめっきと電解金めっきを順次に行っ
て、電解ニッケルめっき薄膜（６）と電解金めっき薄膜
（７）を積層することにより、カバレー表面と端子表面
の段差が３μm 以下になるように端子を形成し、図１１
に示すような本発明の回路板を得ることができる。電解
めっき金属薄膜の厚み（端子の高さ）は電解めっき時間
を制御することによって調整することができる。なお、
図３と図１１は同じ構造の回路板を示すものであるが、
図３においては、前記スパンタリングにより形成された
クロム薄膜（９）と銅薄膜（１０）及び導体回路を被覆
した無電解ニッケルめっき薄膜（２１）は図示しておら
ず、また、電解ニッケルめっき薄膜（６）と電解金めっ
き薄膜（７）を合わせて端子（４）として図示してい
る。
【００２８】本発明の回路板において、導体回路パター
ンの配線幅は、通常、５〜５０μmである。なお、本発
明において、配線幅とは、無電解めっきにより導体回路
表面に形成された金属薄膜の厚みも含むものとする。
ンの配線幅は、通常、５〜５０μmである。なお、本発
明において、配線幅とは、無電解めっきにより導体回路
表面に形成された金属薄膜の厚みも含むものとする。
【００２９】また、導体回路パターンの配線間隔は、通
常、５〜５０μm である。なお、本発明において、配線
間隔とは、上記金属薄膜が形成される前の導体回路の配
線間隔ではなく、上記金属薄膜が形成された導体回路を
配線とした場合の配線間隔を意味する。
常、５〜５０μm である。なお、本発明において、配線
間隔とは、上記金属薄膜が形成される前の導体回路の配
線間隔ではなく、上記金属薄膜が形成された導体回路を
配線とした場合の配線間隔を意味する。
【００３０】本発明の回路板はリジッドな回路板でもよ
いし、フレキシブル回路板でもよい。また、本発明の回
路板はハードディスク装置等の磁気ディスク装置に用い
られる図１２に示すような回路付きサスペンション基
板、あるいは、半導体実装用ヒートスプレッダー付き回
路板等に用いることができる。なお、図１２に示した端
子（１５）は、図１１に示した端子と同様の構成であ
り、カバレー表面と端子表面の段差が３μm 以下であ
る。
いし、フレキシブル回路板でもよい。また、本発明の回
路板はハードディスク装置等の磁気ディスク装置に用い
られる図１２に示すような回路付きサスペンション基
板、あるいは、半導体実装用ヒートスプレッダー付き回
路板等に用いることができる。なお、図１２に示した端
子（１５）は、図１１に示した端子と同様の構成であ
り、カバレー表面と端子表面の段差が３μm 以下であ
る。
【００３１】
【実施例】以下に実施例及び比較例を挙げて本発明を説
明するが、本発明は実施例により何ら限定されるもので
はない。
明するが、本発明は実施例により何ら限定されるもので
はない。
【００３２】（実施例１）ｐ−フェニレンジアミン０．
７０２ｋｇ（６．５モル）と3,4,3',4' −ビフェニルテ
トラカルボン酸二無水物１．６２４ｋｇ（５．５モル）
と2,2 −ビス（3,4 −ジカルボキシフェニル）ヘキサフ
ルオロプロパン０．４４４ｋｇ（１．０モル）（酸無水
物合計量６．５モル）とをジメチルアセトアミド１９．
７２ｋｇに溶解させ、室温で７２時間攪拌した。この
後、７５℃に昇温し、粘度が５０００センチポイズに達
したとき、加熱を止め、室温まで放置、冷却した。次い
で、これに、４−ｏ−ニトロフェニル−３，５−ジメト
キシカルボニル−２，６−ジメチル−１，４−ジヒドロ
ピリジン０．９６３３ｋｇ（２．７８モル）、４−ｏ−
ニトロフェニル−３，５−ジアセチル−１，４−ジヒド
ロピリジン０．６４２２ｋｇ（２．０４モル）及びイミ
ダゾール０．１６１ｋｇ（２．３６モル）を加えて、感
光性ポリイミド樹脂前駆体の溶液を調整した。
７０２ｋｇ（６．５モル）と3,4,3',4' −ビフェニルテ
トラカルボン酸二無水物１．６２４ｋｇ（５．５モル）
と2,2 −ビス（3,4 −ジカルボキシフェニル）ヘキサフ
ルオロプロパン０．４４４ｋｇ（１．０モル）（酸無水
物合計量６．５モル）とをジメチルアセトアミド１９．
７２ｋｇに溶解させ、室温で７２時間攪拌した。この
後、７５℃に昇温し、粘度が５０００センチポイズに達
したとき、加熱を止め、室温まで放置、冷却した。次い
で、これに、４−ｏ−ニトロフェニル−３，５−ジメト
キシカルボニル−２，６−ジメチル−１，４−ジヒドロ
ピリジン０．９６３３ｋｇ（２．７８モル）、４−ｏ−
ニトロフェニル−３，５−ジアセチル−１，４−ジヒド
ロピリジン０．６４２２ｋｇ（２．０４モル）及びイミ
ダゾール０．１６１ｋｇ（２．３６モル）を加えて、感
光性ポリイミド樹脂前駆体の溶液を調整した。
【００３３】所定の形状に予め加工した厚み２５μm の
ステンレス（ＳＵＳ３０４）基材上に上記感光性ポリイ
ミド樹脂前駆体の溶液を塗布した後、１２０℃で２分間
加熱乾燥して、感光性ポリイミド樹脂前駆体の被膜を形
成した。次いで、マスクを介して、露光量７００ｍＪ／
ｃｍ2 にて紫外線照射し、１６０℃で３分間加熱した
後、現像処理して、ネガ型画像を形成し、更に、０．０
１ｔｏｒｒの真空下、４００℃に加熱して、パターン化
したポリイミド樹脂から成る絶縁層（膜厚１０μｍ）を
形成した。
ステンレス（ＳＵＳ３０４）基材上に上記感光性ポリイ
ミド樹脂前駆体の溶液を塗布した後、１２０℃で２分間
加熱乾燥して、感光性ポリイミド樹脂前駆体の被膜を形
成した。次いで、マスクを介して、露光量７００ｍＪ／
ｃｍ2 にて紫外線照射し、１６０℃で３分間加熱した
後、現像処理して、ネガ型画像を形成し、更に、０．０
１ｔｏｒｒの真空下、４００℃に加熱して、パターン化
したポリイミド樹脂から成る絶縁層（膜厚１０μｍ）を
形成した。
【００３４】次に、このような絶縁層を形成したステン
レス基材の全面上に連続スパッタリング処理によってク
ロムと銅をそれぞれ５００オングストローム及び１００
０オングストロームの膜厚で薄膜形成した。銅薄膜の表
面抵抗は０．２〜０．４Ω／□であった。
レス基材の全面上に連続スパッタリング処理によってク
ロムと銅をそれぞれ５００オングストローム及び１００
０オングストロームの膜厚で薄膜形成した。銅薄膜の表
面抵抗は０．２〜０．４Ω／□であった。
【００３５】この後、常法に従って、市販のドライフィ
ルムラミネートを１１０℃で銅薄膜上にラミネートした
後、露光量８０ｍＪ／ｃｍ2 にてこれを露光・現像さ
せ、目的とする導体回路パターンの逆パターンとなるレ
ジストを形成した。
ルムラミネートを１１０℃で銅薄膜上にラミネートした
後、露光量８０ｍＪ／ｃｍ2 にてこれを露光・現像さ
せ、目的とする導体回路パターンの逆パターンとなるレ
ジストを形成した。
【００３６】次いで、ステンレス基材の裏面に軽粘着シ
ートをめっきマスクとして粘着した後、露出した銅薄膜
の上に硫酸銅電解めっきを行って、膜厚１０μm の銅め
っきから成る導体回路パターンを形成し、この後、レジ
ストを除去した。
ートをめっきマスクとして粘着した後、露出した銅薄膜
の上に硫酸銅電解めっきを行って、膜厚１０μm の銅め
っきから成る導体回路パターンを形成し、この後、レジ
ストを除去した。
【００３７】次いで、導体回路パターン部以外の不必要
な前記銅薄膜及びクロム薄膜をフェリシアン化カリウム
と水酸化ナトリウムの混合水溶液に３０℃で順次浸漬
し、除去した。
な前記銅薄膜及びクロム薄膜をフェリシアン化カリウム
と水酸化ナトリウムの混合水溶液に３０℃で順次浸漬
し、除去した。
【００３８】この後、通常の無電解めっきを施し、膜厚
０．１μｍのニッケル薄膜を、導体回路の絶縁層に接し
ていない全表面と露出しているステンレス基材の表面に
形成した。
０．１μｍのニッケル薄膜を、導体回路の絶縁層に接し
ていない全表面と露出しているステンレス基材の表面に
形成した。
【００３９】次いで、ステンレス基材上の導体回路パタ
ーンの上に、前記絶縁層のパターン形成と同様にして、
上記感光性ポリイミド樹脂前駆体を用いて、ポリイミド
樹脂から成る厚みが３μm のカバレーを、端子を設置す
る部分に貫通孔を設けるようにして形成した。
ーンの上に、前記絶縁層のパターン形成と同様にして、
上記感光性ポリイミド樹脂前駆体を用いて、ポリイミド
樹脂から成る厚みが３μm のカバレーを、端子を設置す
る部分に貫通孔を設けるようにして形成した。
【００４０】そして、基材を硝酸系剥離剤に室温で浸漬
して、上記貫通孔に露出している上記無電解ニッケルめ
っき薄膜及び導体回路部以外の不必要な部分の前記無電
解ニッケルめっき薄膜を剥離した。
して、上記貫通孔に露出している上記無電解ニッケルめ
っき薄膜及び導体回路部以外の不必要な部分の前記無電
解ニッケルめっき薄膜を剥離した。
【００４１】この後、貫通孔即ち端子部に電解ニッケル
めっきと電解金めっきを順次に行って、カバレー表面と
端子表面の段差が３μm 以下になるように端子を形成し
図１１に示したような回路板を得た。なお、図１１は回
路板の要部を示すものであり、導体回路の配線形状は示
されていないが、本実施例においては、４本の配線が設
置されており、配線幅は４０μm 、配線間隔は３０μm
とした。
めっきと電解金めっきを順次に行って、カバレー表面と
端子表面の段差が３μm 以下になるように端子を形成し
図１１に示したような回路板を得た。なお、図１１は回
路板の要部を示すものであり、導体回路の配線形状は示
されていないが、本実施例においては、４本の配線が設
置されており、配線幅は４０μm 、配線間隔は３０μm
とした。
【００４２】（実施例２）実施例１に準じて、図１２に
示したようなハードディスク装置の回路付きサスペンシ
ョン基板を作製した。
示したようなハードディスク装置の回路付きサスペンシ
ョン基板を作製した。
【００４３】（比較例１）実施例１において、導体回路
パターンの上に無電解ニッケルめっきをする代わりに、
電解ニッケルめっき及び電解金めっきを順次行い、電解
ニッケルめっき薄膜及び電解金めっき薄膜を積層した。
パターンの上に無電解ニッケルめっきをする代わりに、
電解ニッケルめっき及び電解金めっきを順次行い、電解
ニッケルめっき薄膜及び電解金めっき薄膜を積層した。
【００４４】次いで、電解金めっき薄膜の上に、実施例
１と同様にして、ポリイミド樹脂から成る厚みが５μm
のカバレーを、端子となる部分に貫通孔を設けるように
して形成し、端子を形成した。即ち、その貫通孔から露
出した電解金めっき薄膜が端子表面となる図４に示すよ
うな回路板を得た。
１と同様にして、ポリイミド樹脂から成る厚みが５μm
のカバレーを、端子となる部分に貫通孔を設けるように
して形成し、端子を形成した。即ち、その貫通孔から露
出した電解金めっき薄膜が端子表面となる図４に示すよ
うな回路板を得た。
【００４５】（比較例２）比較例１に準じて、図１２に
示したようなハードディスク装置の回路付きサスペンシ
ョン基板を作製した。
示したようなハードディスク装置の回路付きサスペンシ
ョン基板を作製した。
【００４６】（比較実験）実施例１、比較例１の回路板
及び実施例２、比較例２の回路付きサスペンション基
板、それぞれ１００枚に、所定の電子部品を搭載し、ゴ
ールドボールボンディング法により端子の接続処理を行
った。（実施例２及び比較例２の回路付きサスペンショ
ン基板には磁気抵抗素子を搭載した。） その結果、実施例１の回路基板及び実施例２の回路付き
サスペンション基板では、回路板の端子、回路付きサス
ペンション基板の端子、及び電子部品の端子に確実に金
ボールが接触しており、１００枚すべてに接続不良は無
かったのに対し、比較例１の回路基板では電子部品の端
子に金ボールが接触していない接触不良が１００枚中２
枚発生し、比較例２の回路付きサスペンション基板で
は、磁気抵抗素子の端子に金ボールが接触していない接
触不良が１００枚中２枚発生した。
及び実施例２、比較例２の回路付きサスペンション基
板、それぞれ１００枚に、所定の電子部品を搭載し、ゴ
ールドボールボンディング法により端子の接続処理を行
った。（実施例２及び比較例２の回路付きサスペンショ
ン基板には磁気抵抗素子を搭載した。） その結果、実施例１の回路基板及び実施例２の回路付き
サスペンション基板では、回路板の端子、回路付きサス
ペンション基板の端子、及び電子部品の端子に確実に金
ボールが接触しており、１００枚すべてに接続不良は無
かったのに対し、比較例１の回路基板では電子部品の端
子に金ボールが接触していない接触不良が１００枚中２
枚発生し、比較例２の回路付きサスペンション基板で
は、磁気抵抗素子の端子に金ボールが接触していない接
触不良が１００枚中２枚発生した。
【００４７】
【発明の効果】本発明の回路基板は、絶縁層の上に導体
回路が設置され、該導体回路の上にカバレーが設置さ
れ、該カバレーを貫通して上記導体回路と導通する端子
が設置されて成る回路板であって、カバレー表面と端子
表面の段差が２μm 以下であるため、回路板に実装され
る電子部品の端子と回路板の端子の接続に高い信頼性が
得られる。
回路が設置され、該導体回路の上にカバレーが設置さ
れ、該カバレーを貫通して上記導体回路と導通する端子
が設置されて成る回路板であって、カバレー表面と端子
表面の段差が２μm 以下であるため、回路板に実装され
る電子部品の端子と回路板の端子の接続に高い信頼性が
得られる。
【図面の簡単な説明】
【図１】 本発明の回路板の一例の要部を示す断面図で
ある。
ある。
【図２】 本発明の回路板の端子と電子部品の端子の接
続状態を示す断面図である。
続状態を示す断面図である。
【図３】 本発明の回路板の一例の要部を示す断面図で
ある。
ある。
【図４】 従来の回路板の一例の要部を示す断面図であ
る。
る。
【図５】 従来の回路板の端子と電子部品の端子の接続
状態を示す断面図である。
状態を示す断面図である。
【図６】、
【図７】、
【図８】、
【図９】、
【図１０】、
【図１１】 本発明の回路板の製造工程を示す、各工程
における回路板の断面図である。
における回路板の断面図である。
【図１２】 回路付きサスペンション基板の一例を示す
斜視図である。
斜視図である。
１ 導体回路 ２ 絶縁層 ３ カバレー ４ 本発明の回路板の端子 ５ 金属基材 ６ 電解ニッケルめっき薄膜 ７ 電解金めっき薄膜 ８ 従来の回路板の端子 １１ 回路付きサスペンション基板 １２ ステンレス基材 １３ 回路パターン １４ ジンバル １５及び１６ 端子 ３０ カバレー表面と端子表面の段差 ３１ 電子部品 ３２ 電子部品の端子 ３４ 金属ボール
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１１年２月１０日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正内容】
【０００６】
【課題を解決するための手段】本発明による回路板は、
絶縁層の上に導体回路が設置され、該導体回路の上にカ
バレーが設置され、該カバレーを貫通して上記導体回路
と導通する端子が設置されて成る回路板において、端子
表面がカバレー表面より下にあって、カバレー表面と端
子表面の段差が３μm以下であることを特徴とする。
絶縁層の上に導体回路が設置され、該導体回路の上にカ
バレーが設置され、該カバレーを貫通して上記導体回路
と導通する端子が設置されて成る回路板において、端子
表面がカバレー表面より下にあって、カバレー表面と端
子表面の段差が３μm以下であることを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正内容】
【０００７】
【発明の実施の形態】本発明の回路板は、図１に示した
ように、絶縁層（２）の上に導体回路（１）が設置さ
れ、該導体回路の上にカバレー（３）が設置され、該カ
バレーを貫通して上記導体回路と導通する端子（４）が
設置されて成る回路板であって、端子表面がカバレー表
面より下にあり、カバレー表面と端子表面の段差（３
０）が極めて小さいものである。
ように、絶縁層（２）の上に導体回路（１）が設置さ
れ、該導体回路の上にカバレー（３）が設置され、該カ
バレーを貫通して上記導体回路と導通する端子（４）が
設置されて成る回路板であって、端子表面がカバレー表
面より下にあり、カバレー表面と端子表面の段差（３
０）が極めて小さいものである。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正内容】
【００２７】次いで、上記貫通孔（３３）に露出してい
る、上記無電解ニッケルめっき薄膜（２１）を剥離した
後、電解ニッケルめっきと電解金めっきを順次に行っ
て、電解ニッケルめっき薄膜（６）と電解金めっき薄膜
（７）を積層することにより、端子表面がカバレー表面
より下にあって、カバレー表面と端子表面の段差が３μ
m以下になるように端子を形成し、図１１に示すような
本発明の回路板を得ることができる。電解めっき金属薄
膜の厚み（端子の高さ）は電解めっき時間を制御するこ
とによって調整することができる。なお、図３と図１１
は同じ構造の回路板を示すものであるが、図３において
は、前記スパンタリングにより形成されたクロム薄膜
（９）と銅薄膜（１０）及び導体回路を被覆した無電解
ニッケルめっき薄膜（２１）は図示しておらず、また、
電解ニッケルめっき薄膜（６）と電解金めっき薄膜
（７）を合わせて端子（４）として図示している。
る、上記無電解ニッケルめっき薄膜（２１）を剥離した
後、電解ニッケルめっきと電解金めっきを順次に行っ
て、電解ニッケルめっき薄膜（６）と電解金めっき薄膜
（７）を積層することにより、端子表面がカバレー表面
より下にあって、カバレー表面と端子表面の段差が３μ
m以下になるように端子を形成し、図１１に示すような
本発明の回路板を得ることができる。電解めっき金属薄
膜の厚み（端子の高さ）は電解めっき時間を制御するこ
とによって調整することができる。なお、図３と図１１
は同じ構造の回路板を示すものであるが、図３において
は、前記スパンタリングにより形成されたクロム薄膜
（９）と銅薄膜（１０）及び導体回路を被覆した無電解
ニッケルめっき薄膜（２１）は図示しておらず、また、
電解ニッケルめっき薄膜（６）と電解金めっき薄膜
（７）を合わせて端子（４）として図示している。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正内容】
【００３０】本発明の回路板はリジッドな回路板でもよ
いし、フレキシブル回路板でもよい。また、本発明の回
路板はハードディスク装置等の磁気ディスク装置に用い
られる図１２に示すような回路付きサスペンション基
板、あるいは、半導体実装用ヒートスプレッダー付き回
路板等に用いることができる。なお、図１２に示した端
子（１５）は、図１１に示した端子と同様の構成であ
り、端子表面がカバレー表面より下にあって、カバレー
表面と端子表面の段差が３μm以下である。
いし、フレキシブル回路板でもよい。また、本発明の回
路板はハードディスク装置等の磁気ディスク装置に用い
られる図１２に示すような回路付きサスペンション基
板、あるいは、半導体実装用ヒートスプレッダー付き回
路板等に用いることができる。なお、図１２に示した端
子（１５）は、図１１に示した端子と同様の構成であ
り、端子表面がカバレー表面より下にあって、カバレー
表面と端子表面の段差が３μm以下である。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正内容】
【００４１】この後、貫通孔即ち端子部に電解ニッケル
めっきと電解金めっきを順次に行って、端子表面がカバ
レー表面より下にあって、カバレー表面と端子表面の段
差が３μm以下になるように端子を形成し図１１に示し
たような回路板を得た。なお、図１１は回路板の要部を
示すものであり、導体回路の配線形状は示されていない
が、本実施例においては、４本の配線が設置されてお
り、配線幅は４０μm、配線間隔は３０μmとした。
めっきと電解金めっきを順次に行って、端子表面がカバ
レー表面より下にあって、カバレー表面と端子表面の段
差が３μm以下になるように端子を形成し図１１に示し
たような回路板を得た。なお、図１１は回路板の要部を
示すものであり、導体回路の配線形状は示されていない
が、本実施例においては、４本の配線が設置されてお
り、配線幅は４０μm、配線間隔は３０μmとした。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００４７
【補正方法】変更
【補正内容】
【００４７】
【発明の効果】本発明の回路基板は、絶縁層の上に導体
回路が設置され、該導体回路の上にカバレーが設置さ
れ、該カバレーを貫通して上記導体回路と導通する端子
が設置されて成る回路板であって、端子表面がカバレー
表面より下にあり、カバレー表面と端子表面の段差が３
μm以下であるため、回路板に実装される電子部品の端
子と回路板の端子の接続に高い信頼性が得られる。
回路が設置され、該導体回路の上にカバレーが設置さ
れ、該カバレーを貫通して上記導体回路と導通する端子
が設置されて成る回路板であって、端子表面がカバレー
表面より下にあり、カバレー表面と端子表面の段差が３
μm以下であるため、回路板に実装される電子部品の端
子と回路板の端子の接続に高い信頼性が得られる。
【手続補正８】
【補正対象書類名】図面
【補正対象項目名】図１１
【補正方法】変更
【補正内容】
【図１１】
Claims (2)
- 【請求項１】 絶縁層の上に導体回路が設置され、該導
体回路の上にカバレーが設置され、該カバレーを貫通し
て上記導体回路と導通する端子が設置されて成る回路板
において、カバレー表面と端子表面の段差が３μm 以下
であることを特徴とする回路板。 - 【請求項２】 端子が導体回路の上に電解金属めっきを
行って形成されたものである請求項１に記載の回路板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03702998A JP3226489B2 (ja) | 1998-02-19 | 1998-02-19 | 回路付きサスペンション基板 |
| US09/227,267 US6198052B1 (en) | 1998-02-19 | 1999-01-08 | Circuit board with terminal accommodating level differences |
| CN99102221.1A CN1225950C (zh) | 1998-02-19 | 1999-02-15 | 电路板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03702998A JP3226489B2 (ja) | 1998-02-19 | 1998-02-19 | 回路付きサスペンション基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11238959A true JPH11238959A (ja) | 1999-08-31 |
| JP3226489B2 JP3226489B2 (ja) | 2001-11-05 |
Family
ID=12486223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03702998A Expired - Lifetime JP3226489B2 (ja) | 1998-02-19 | 1998-02-19 | 回路付きサスペンション基板 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6198052B1 (ja) |
| JP (1) | JP3226489B2 (ja) |
| CN (1) | CN1225950C (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012104210A (ja) * | 2010-10-12 | 2012-05-31 | Nitto Denko Corp | 回路付サスペンション基板およびその製造方法 |
| JP2012221539A (ja) * | 2011-04-13 | 2012-11-12 | Dainippon Printing Co Ltd | サスペンション用基板、サスペンション、素子付サスペンション、ハードディスクドライブおよびサスペンション用基板の製造方法 |
| JP2012238357A (ja) * | 2011-05-11 | 2012-12-06 | Dainippon Printing Co Ltd | サスペンション用基板、サスペンション、素子付サスペンションおよびハードディスクドライブ |
| JP2013041647A (ja) * | 2011-08-17 | 2013-02-28 | Dainippon Printing Co Ltd | サスペンション用基板 |
| JP2013065364A (ja) * | 2011-09-15 | 2013-04-11 | Dainippon Printing Co Ltd | サスペンション用基板、サスペンション、素子付サスペンション、ハードディスクドライブ、およびサスペンション用基板の製造方法 |
| JP2016149180A (ja) * | 2016-04-15 | 2016-08-18 | 大日本印刷株式会社 | サスペンション用基板、サスペンション、素子付サスペンションおよびハードディスクドライブ |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3935309B2 (ja) * | 2000-06-08 | 2007-06-20 | 日東電工株式会社 | 配線回路基板およびその製造方法 |
| JP2002124756A (ja) * | 2000-10-18 | 2002-04-26 | Nitto Denko Corp | 回路基板および回路基板の端子部の接続構造 |
| US6462950B1 (en) * | 2000-11-29 | 2002-10-08 | Nokia Mobile Phones Ltd. | Stacked power amplifier module |
| US6351386B1 (en) * | 2001-03-13 | 2002-02-26 | Motorola, Inc. | Component shim for mounting a component on a heat spreader |
| JP4097636B2 (ja) * | 2004-08-05 | 2008-06-11 | 日東電工株式会社 | 配線回路基板前駆構造物集合シート及び該シートを用いた配線回路基板の製造方法 |
| JP4351129B2 (ja) * | 2004-09-01 | 2009-10-28 | 日東電工株式会社 | 配線回路基板 |
| JP4187757B2 (ja) * | 2006-06-22 | 2008-11-26 | 日東電工株式会社 | 配線回路基板 |
| JP4308862B2 (ja) * | 2007-03-05 | 2009-08-05 | 日東電工株式会社 | 配線回路基板およびその製造方法 |
| CN103589253B (zh) * | 2012-08-13 | 2016-04-06 | 深圳微步信息股份有限公司 | 涂覆有三防漆的主机板 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3968193A (en) * | 1971-08-27 | 1976-07-06 | International Business Machines Corporation | Firing process for forming a multilayer glass-metal module |
| US4847136A (en) * | 1988-03-21 | 1989-07-11 | Hughes Aircraft Company | Thermal expansion mismatch forgivable printed wiring board for ceramic leadless chip carrier |
| US4979074A (en) * | 1989-06-12 | 1990-12-18 | Flavors Technology | Printed circuit board heat sink |
| US5305519A (en) * | 1991-10-24 | 1994-04-26 | Kawasaki Steel Corporation | Multilevel interconnect structure and method of manufacturing the same |
| JP3349166B2 (ja) | 1992-01-24 | 2002-11-20 | 古河電気工業株式会社 | 回路基板 |
| US5329423A (en) * | 1993-04-13 | 1994-07-12 | Scholz Kenneth D | Compressive bump-and-socket interconnection scheme for integrated circuits |
| US5600103A (en) * | 1993-04-16 | 1997-02-04 | Kabushiki Kaisha Toshiba | Circuit devices and fabrication method of the same |
| JPH073663A (ja) | 1993-06-16 | 1995-01-06 | Unitika Ltd | ポロシャツ製品の均染方法 |
| JPH09298255A (ja) * | 1996-05-01 | 1997-11-18 | Shinko Electric Ind Co Ltd | セラミック回路基板及びこれを用いた半導体装置 |
| US6005777A (en) * | 1998-11-10 | 1999-12-21 | Cts Corporation | Ball grid array capacitor |
-
1998
- 1998-02-19 JP JP03702998A patent/JP3226489B2/ja not_active Expired - Lifetime
-
1999
- 1999-01-08 US US09/227,267 patent/US6198052B1/en not_active Expired - Lifetime
- 1999-02-15 CN CN99102221.1A patent/CN1225950C/zh not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012104210A (ja) * | 2010-10-12 | 2012-05-31 | Nitto Denko Corp | 回路付サスペンション基板およびその製造方法 |
| JP2012221539A (ja) * | 2011-04-13 | 2012-11-12 | Dainippon Printing Co Ltd | サスペンション用基板、サスペンション、素子付サスペンション、ハードディスクドライブおよびサスペンション用基板の製造方法 |
| JP2012238357A (ja) * | 2011-05-11 | 2012-12-06 | Dainippon Printing Co Ltd | サスペンション用基板、サスペンション、素子付サスペンションおよびハードディスクドライブ |
| JP2013041647A (ja) * | 2011-08-17 | 2013-02-28 | Dainippon Printing Co Ltd | サスペンション用基板 |
| JP2013065364A (ja) * | 2011-09-15 | 2013-04-11 | Dainippon Printing Co Ltd | サスペンション用基板、サスペンション、素子付サスペンション、ハードディスクドライブ、およびサスペンション用基板の製造方法 |
| JP2016149180A (ja) * | 2016-04-15 | 2016-08-18 | 大日本印刷株式会社 | サスペンション用基板、サスペンション、素子付サスペンションおよびハードディスクドライブ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3226489B2 (ja) | 2001-11-05 |
| CN1236290A (zh) | 1999-11-24 |
| US6198052B1 (en) | 2001-03-06 |
| CN1225950C (zh) | 2005-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5374469A (en) | Flexible printed substrate | |
| US7405479B2 (en) | Wired circuit board | |
| US6904674B2 (en) | Process for manufacturing a printed wiring board | |
| JP3226489B2 (ja) | 回路付きサスペンション基板 | |
| JP2002124756A (ja) | 回路基板および回路基板の端子部の接続構造 | |
| US6977349B2 (en) | Method for manufacturing wiring circuit boards with bumps and method for forming bumps | |
| JP3339422B2 (ja) | 配線基板及びその製造方法 | |
| US4968398A (en) | Process for the electrolytic removal of polyimide resins | |
| JPH11233906A (ja) | 回路板 | |
| JP4190632B2 (ja) | プリント配線基板 | |
| JPH04144190A (ja) | 配線基板およびその製造方法 | |
| JP2002151622A (ja) | 半導体回路部品及びその製造方法 | |
| JPH11233905A (ja) | 回路板 | |
| JP2000294933A (ja) | 多層回路基板及びその製造方法 | |
| JPH05235522A (ja) | ポリイミド膜の形成方法 | |
| JP2001007250A (ja) | パッケージ基板 | |
| JPH1167900A (ja) | 多層配線基板の製造方法 | |
| JPS584999A (ja) | プリント配線板の製造法 | |
| JP2000091719A (ja) | 絶縁被膜付き部材とそれを用いた配線基板、及び絶縁被膜付き部材の製造方法と配線基板の製造方法 | |
| JP2002076582A (ja) | 部品搭載基板及びその製造方法 | |
| JPH08186357A (ja) | プリント配線板及びその製造方法 | |
| JP2779853B2 (ja) | インナーリードと電子部品との接続中間体の製造方法 | |
| JPH03255691A (ja) | プリント配線板 | |
| JPS6285496A (ja) | 回路基板の製造方法 | |
| JP2724351B2 (ja) | 電波遮蔽プリント配線板の製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130831 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160831 Year of fee payment: 15 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |