KR101162506B1 - 반도체 패키지 제조용 인쇄회로기판 및 그 제조 방법 - Google Patents

Abstract

본 발명은 반도체 패키지 제조용 인쇄회로기판 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 알루미늄 메탈층을 아노다이징 처리하여 다층 구조로 제조되는 새로운 타입의 반도체 패키지 제조용 인쇄회로기판 및 그 제조 방법에 관한 것이다.
즉, 본 발명은 베이스 수지층의 표면에 알루미늄 박막층으로 이루어진 전도성회로패턴을 형성하는 동시에 알루미늄 박막층의 원하는 부위에 아노다이징(anodizing) 처리를 하여 절연성의 알루미나층을 형성시키고, 또한 전도성회로패턴 및 알루미나층의 위쪽에 평탄화를 위한 또 다른 알루미나층을 솔더마스크층 대신에 형성시키는 등 새로운 구조의 반도체 패키지 제조용 인쇄회로기판 및 그 제조 방법을 제공하고자 한 것이다.

Description

반도체 패키지 제조용 인쇄회로기판 및 그 제조 방법{Printed circuit board and Method for manufacturing the same}

본 발명은 반도체 패키지 제조용 인쇄회로기판 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 알루미늄 메탈층을 아노다이징 처리하여 다층 구조로 제조되는 새로운 타입의 반도체 패키지 제조용 인쇄회로기판 및 그 제조 방법에 관한 것이다.

일반적으로, 반도체 패키지는 리드프레임, 인쇄회로기판, 회로필름 등 다양한 형태의 기판을 이용하여 제조되고 있으며, 기판에 반도체 칩을 부착하고, 반도체 칩과 기판간을 도전성 연결수단(금속와이어, 범프 등)을 이용하여 전기적 신호 교환 가능하게 연결한 후, 반도체 칩과 도전성 연결수단 등을 몰딩 컴파운드 수지로 봉지시킨 구조로 제조되고 있다.

반도체 패키지를 제조하기 위한 종래의 인쇄회로기판에 대한 구성을 첨부한 도 7을 참조로 살펴보면 다음과 같다.

종래 기판(100)의 구성을 보면, 비아홀(102)이 관통 형성된 구조로서 기판의 코어 역할을 하는 베이스 수지층(104)과, 베이스 수지층(104)의 상하면에 형성되고 전도성회로패턴(106)과, 전도성회로패턴(106)의 일부를 제외하고 베이스 수지층(104)의 표면에 도포되는 절연성의 솔더마스크층(108)을 포함하여 구성된다.

이때, 상기 베이스 수지층(104)의 상하면에 형성된 전도성회로패턴(106)은 비아홀(102)을 통하여 서로 도전 가능한 상태가 된다.

또한, 솔더마스크층(108)으로 도포되지 않은 전도성회로패턴(106) 부분은 반도체 칩과의 전기적 신호 입출력을 위한 도전성연결수단(금속와이어, 범프, 솔더볼 등)이 도전 가능하게 연결되는 부분으로서, 산화 방지를 위하여 금속패드로서 니켈/금 합금층(110)으로 코팅된다.

그러나, 종래의 기판은 베이스 수지층을 비롯하여, 솔더마스크층이 고분자 재질로 되어 있기 때문에 제조 공정중 핸들링 시 잘 휘어지는 특성을 가지며, 이로 인하여 동박으로 된 전도성회로패턴이 쉽게 탈락되는 등의 단점이 있다.

또한, 반도체 칩을 탑재하기 위한 도전성연결수단(금속와이어, 범프, 솔더볼 등)이 융착되도록 부분으로서, 솔더마스크층으로 도포되지 않은 전도성회로패턴 부분이 솔더마스크층의 두께 만큼 요홈 형태로 노출되어 있기 때문에, 요홈내에 기포 등이 트랩되어, 반도체 칩과 기판 간의 계면 박리 요인이 되는 단점이 있다.

또한, 종래의 기판은 전도성회로패턴을 제외하고, 베이스 수지층 및 솔더마스크층이 열전도율이 떨어지는 고분자 재질로 되어 있기 때문에 반도체 칩에서 발생되는 열을 효과적으로 방출시키지 못하는 단점이 있다.

본 발명은 상기와 같은 종래의 제반 문제점을 감안하여 안출한 것으로서, 베이스 수지층의 표면에 알루미늄 박막층으로 이루어진 전도성회로패턴을 형성하는 동시에 알루미늄 박막층의 원하는 부위에 아노다이징(anodizing) 처리를 하여 절연성의 알루미나층을 형성시키고, 또한 전도성회로패턴 및 알루미나층의 위쪽에 평탄화를 위한 또 다른 알루미나층을 솔더마스크층 대신에 형성시키는 등 새로운 구조의 반도체 패키지 제조용 인쇄회로기판 및 그 제조 방법을 제공하는데 그 목적이 있다.

상기한 목적을 달성하기 위한 본 발명의 일 구현예는: 비아홀을 갖는 코어층과; 상기 코어층의 표면에 형성되는 박막층으로서, 전도성 회로패턴이 될 영역과, 이 전도성 회로패턴을 제외한 나머지 영역에 아노다이징 처리에 의하여 형성된 절연성의 제1알루미나층으로 이루어진 알루미늄 박막층과; 상기 알루미늄 박막층의 전도성 회로패턴중 입출력단자가 연결되는 부분에 코팅되는 금속패드와; 상기 금속패드를 제외한 알루미늄 박막층 및 제1알루미나층의 표면에 형성되는 최종 절연층; 으로 구성된 것을 특징으로 하는 반도체 패키지 제조용 인쇄회로기판를 제공한다.

본 발명의 일 구현예에서, 상기 최종 절연층은 금속패드와 동일 두께를 이루면서 알루미늄 박막층 및 제1알루미나층의 표면에 형성되는 제2알루미나층으로 구성된 것을 특징으로 한다.

또는, 상기 최종 절연층은 금속패드를 제외한 알루미늄 박막층 및 제1알루미나층의 표면에 도포되는 솔더마스크층으로 구성된 것을 특징으로 한다.

본 발명의 일 구현예에서, 상기 코어층은 비아홀을 갖는 단층 구조의 베이스 수지층으로 채택된 것임을 특징으로 한다.

또는, 상기 코어층은: 제1비아홀을 갖는 베이스 수지층과; 베이스 수지층의 상하면에 제1비아홀을 통해 도전 가능하게 코팅되는 동박층과; 동박층을 포함하는 베이스 수지층의 상하면에 형성되는 고분자 절연층과; 고분자 절연층에 관통 형성되어 동박층과 알루미늄 박막층의 전도성회로패턴간을 연결하는 제2비아홀; 을 포함하는 다층 구조로 채택된 것임을 특징으로 한다.

상기한 목적을 달성하기 위한 본 발명의 다른 구현예는: 한쪽 표면중 원하는 부위에 아노다이징 처리를 하여 제1알루미나층을 형성시킨 한 쌍의 알루미늄 판 구비 단계와; 상기 한 쌍의 알루미늄 판을 비아홀을 갖는 코어층의 상하면에 각각 라미네이트시키되, 제1알루미나층이 코어층과 밀착되도록 라미네이트시키는 단계와; 상기 각 알루미늄 판의 이면을 제1알루미나층과 동일 두께가 되도록 그라인딩 또는 에칭을 하여 전도성회로패턴이 되는 알루미늄 박막층으로 형성시키는 단계와; 상기 전도성회로패턴의 면적중, 금속패드가 형성될 부분에 마스크를 부착하는 단계와; 상기 마스크로 덮어진 부분을 제외한 전도성회로패턴 및 제1알루미나층 표면에 알루미늄을 아노다이징 처리하여 구비된 제2알루미나층을 형성하는 단계와; 상기 마스크를 제거하는 동시에 제거된 부분에 입출력단자가 융착되는 금속패드를 형성하는 단계; 를 포함하는 것을 특징으로 하는 반도체 패키지 제조용 인쇄회로기판 제조 방법을 제공한다.

본 발명의 다른 구현예에서, 상기 제1알루미나층이 형성된 알루미늄 판 구비 단계는: 일정 두께의 알루미늄 판을 제공하는 과정과; 상기 알루미늄 판의 일표면에서 원하는 부분에 마스크를 부착하는 과정과; 상기 마스크가 부착된 표면을 제외한 나머지 표면에 대하여 아노다이징 처리를 실시하여 제1알루미나층이 형성되도록 한 과정과; 마스크를 떼어내는 과정; 으로 이루어지는 것을 특징으로 한다.

상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공한다.

본 발명에 따르면, 베이스 수지층의 표면에 알루미늄 박막층을 형성하고, 알루미늄 박막층의 표면중 원하는 부분에 아노다이징(anodizing) 처리를 하여 절연성의 알루미나층를 형성하여, 아노다이징 처리되지 않은 알루미늄 박막층 부분은 전도성패턴으로 형성되도록 함으로써, 단단한 특성의 알루미나가 포함되어 기판의 강직도(stiffness)를 향상시킬 수 있다.

또한, 기존의 솔더마스크층 대신에 기판의 상면 표면에 알루미나층을 절연 및 평탄화를 위하여 더 형성함으로써, 기존에 솔더마스크층으로 도포되지 않은 요홈 구조의 전도성회로패턴 부분에 도전성 연결수단이 융착될 때 요홈내에 기포 등이 트랩되는 현상을 방지할 수 있다.

특히, 열방출 특성이 좋은 알루미나가 기판의 표면 전체에 분포됨에 따라, 반도체 칩에서 발생되어 전달되는 열을 매우 효과적으로 방출시킬 수 있다.

도 1은 본 발명의 제1실시예에 따른 인쇄회로기판을 나타내는 단면도,
도 2는 본 발명의 제2실시예에 따른 인쇄회로기판을 나타내는 단면도,
도 3은 본 발명의 제3실시예에 따른 인쇄회로기판을 나타내는 단면도,
도 4는 본 발명의 제4실시예에 따른 인쇄회로기판을 나타내는 단면도,
도 5 및 도 6은 본 발명의 제1실시예에 따른 인쇄회로기판 제조 방법을 순차적으로 나타내는 단면도,
도 7은 종래의 인쇄회로기판 구조를 나타내는 단면도.

이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.

통상적으로, 아노다이징 처리 공법은 알루미늄 금속 표면을 전기,화학적 방법을 이용하여 알루미나 세라믹으로 변화시켜 주는 공법으로서, 이 공법을 적용하게 되면 알루미늄 금속 자체가 산화되어 알루미나 세라믹으로 변화되며, 변화된 알루미나 세라믹표면은 전기절연성이 뛰어난 상태가 된다.

본 발명은 위와 같은 아노다이징 처리 공법을 이용한 인쇄회로기판을 제공하고자 한 것으로서, 알루미늄 재질을 이용하여 전기적 신호가 흐르는 전도성회로패턴을 구성하는 동시에 전도성회로패턴 이외의 영역을 아노다이징 처리하여 기존의 솔더마스크층을 대신할 수 있는 절연성의 알루미나층으로 형성시키는 등 새로운 구조의 인쇄회로기판을 제공하고자 한 것이다.

본 발명의 제1실시예에 따른 인쇄회로기판을 첨부한 도 1,5,6을 참조로 설명하면 다음과 같다.

제1실시예에 따른 인쇄회로기판의 코어층(10)은 통상의 방법에 의하여 도전성 비아홀(12)이 상하로 관통 형성된 단층 구조의 베이스 수지층(32)으로 채택된다.

특히, 상기 코어층(10)의 표면 즉, 베이스 수지층(32)의 상하 표면에 알루미늄 박막층(20)이 형성되는데, 이 알루미늄 박막층(20)의 전체 면적중 전도성 회로패턴(22)이 될 영역을 제외한 나머지 영역에 아노다이징 처리에 의하여 절연성의 제1알루미나층(24)이 형성된다.

이를 위해, 먼저 일정 두께의 알루미늄 판(21)의 일표면에서 원하는 부분에 마스크(37)를 부착하는 과정과, 마스크(37)가 부착된 표면을 제외한 나머지 표면에 대하여 아노다이징 처리를 실시하여 제1알루미나층(24)이 형성되도록 한 과정과, 마스크(37)를 떼어내는 과정을 통하여, 한쪽 표면중 원하는 부위에 위와 같이 아노다이징 처리를 하여 제1알루미나층(24)을 형성시킨 한 쌍의 알루미늄 판(21)을 구비한다.

이렇게 구비된 한 쌍의 알루미늄 판(21)을 비아홀(12)을 갖는 베이스 수지층(32)의 상하면에 각각 라미네이트시키되, 제1알루미나층(24)이 베이스 수지층(32)과 밀착되도록 라미네이트시키는 다음, 베이스 수지층(32)에 라미네이트된 상부 및 하부의 알루미늄 판(21)의 이면을 제1알루미나층(24)과 동일 두께가 되도록 그라인딩 또는 에칭을 함으로써, 알루미늄 박막층(20)이 형성되고, 이 알루미늄 박막층(20)의 절연성 제1알루미나층(24)을 제외한 나머지 부분이 전도성회로패턴(22)이 된다.

다음으로, 상기 알루미늄 박막층(20)의 전도성 회로패턴(22)중 입출력단자가 연결되는 부분에 산화방지를 위한 금속패드(26)가 형성되고, 이 금속패드(26)를 제외한 알루미늄 박막층(20) 및 제1알루미나층(24)의 표면에 최종 절연층으로서 제2알루미나층(28)이 형성된다.

즉, 상기 전도성회로패턴(22)의 면적중, 금속패드(26)가 형성될 부분에 마스크(36)를 부착하고, 이 마스크(36)로 덮어진 부분을 제외한 전도성회로패턴(22) 및 제1알루미나층(24) 표면에 제2알루미나층(28)을 형성하되, 이 제2알루미나층(28)은 알루미늄을 아노다이징 처리하여 미리 구비된 것을 부착하게 되며, 이어서 상기 마스크(36)를 제거하는 동시에 제거된 부분에 입출력단자가 융착되는 금속패드(26)를 형성하게 된다.

여기서, 본 발명의 제2실시예에 따른 인쇄회로기판을 첨부한 도 2를 참조로 설명하면 다음과 같다.

본 발명의 제2실시예에 따른 인쇄회로기판은 베이스 수지층(32)의 상하 표면에 알루미늄 박막층(20)이 형성되고, 이 알루미늄 박막층(20)의 전체 면적중 전도성 회로패턴(22)이 될 영역을 제외한 나머지 영역에 아노다이징 처리에 의하여 절연성의 제1알루미나층(24)이 형성된 점, 그리고 알루미늄 박막층(20)의 전도성 회로패턴(22)중 입출력단자가 연결되는 부분에 산화방지를 위한 금속패드(26)가 형성된 점에서 제1실시예와 동일한 구성을 이루고, 단지 금속패드(26)를 제외한 알루미늄 박막층(20) 및 제1알루미나층(24)의 표면에 최종 절연층으로서 알루미나층이 아닌 솔더마스크층(30)을 도포하여 형성한 점에서 차이가 있다.

여기서, 본 발명의 제3실시예에 따른 인쇄회로기판을 첨부한 도 3를 참조로 설명하면 다음과 같다.

본 발명의 제3실시예에 따른 인쇄회로기판은 제1실시예와 비교하여 코어층 구조가 다른 점에 특징이 있다.

즉, 본 발명의 제3실시예에 따른 인쇄회로기판은 제1비아홀(31)이 상하로 관통 형성된 베이스 수지층(32)을 비롯하여, 베이스 수지층(32)의 상하면에 제1비아홀(31)을 통해 도전 가능하게 코팅되는 동박층(33)과, 동박층(33)을 포함하는 베이스 수지층(32)의 상하면에 형성되는 고분자 절연층(34)과, 고분자 절연층(34)에 관통 형성되어 동박층(33)과 알루미늄 박막층(20)의 전도성회로패턴(22)간을 연결하는 제2비아홀(35) 등을 포함하는 다층 구조로 채택된 코어층을 이용한 점에 특징이 있다.

이렇게 구비된 다층 구조 코어층의 구성중 고분자 절연층(34)의 상하 표면에 알루미늄 박막층(20)이 형성되며, 이 알루미늄 박막층(20)의 전체 면적중 원하는 부분은 전도성 회로패턴(22)이 되고, 나머지 영역은 아노다이징 처리에 의하여 절연성의 제1알루미나층(24)이 형성된다.

이후, 제1실시예와 같이 상기 전도성회로패턴(22)의 면적중, 금속패드(26)가 형성될 부분에 마스크(36)를 부착하고, 이 마스크(36)로 덮어진 부분을 제외한 전도성회로패턴(22) 및 제1알루미나층(24) 표면에 제2알루미나층(28)을 형성하되, 이 제2알루미나층(28)은 알루미늄을 아노다이징 처리하여 미리 구비된 것을 부착하게 되며, 이어서 상기 마스크(36)를 제거하는 동시에 제거된 부분에 입출력단자가 융착되는 금속패드(26)를 형성하게 된다.

여기서, 본 발명의 제4실시예에 따른 인쇄회로기판을 첨부한 도 4를 참조로 설명하면 다음과 같다.

본 발명의 제4실시예에 따른 인쇄회로기판은 제1비아홀(31)이 상하로 관통 형성된 베이스 수지층(32)을 비롯하여, 베이스 수지층(32)의 상하면에 제1비아홀(31)을 통해 도전 가능하게 코팅되는 동박층(33)과, 동박층(33)을 포함하는 베이스 수지층(32)의 상하면에 형성되는 고분자 절연층(34)과, 고분자 절연층(34)에 관통 형성되어 동박층(33)과 알루미늄 박막층(20)의 전도성회로패턴(22)간을 연결하는 제2비아홀(35) 등을 포함하는 다층 구조로 채택된 코어층을 이용한 점, 다층 구조 코어층의 구성중 고분자 절연층(34)의 상하 표면에 형성되는 알루미늄 박막층(20)의 전체 면적중 원하는 부분은 전도성 회로패턴(22)이 되고, 나머지 영역은 아노다이징 처리에 의하여 절연성의 제1알루미나층(24)이 형성되는 점에서 제3실시예와 동일하게 구성된다.

단지, 상기 전도성 회로패턴(22)중 금속패드(26)가 코팅되는 부분을 제외한 표면과, 1알루미나층(24)의 표면에 걸쳐 최종 절연층으로서 알루미나층이 아닌 솔더마스크층(30)을 도포한 점에서 차이가 있다.

10 : 코어층 12 : 비아홀
20 : 알루미늄 박막층 21 : 알루미늄 판
22 : 전도성 회로패턴 24 : 제1알루미나층
26 : 금속패드 28 : 제2알루미나층
30 : 솔더마스크층 31 : 제1비아홀
32 : 베이스 수지층 33 : 동박층
34 : 고분자 절연층 35 : 제2비아홀
36, 37 : 마스크

Claims (7)

1. 비아홀(12)을 갖는 코어층(10);
   상기 코어층(10)의 표면에 형성되는 박막층으로서, 전도성 회로패턴(22)이 될 영역과, 이 전도성 회로패턴(22)이 될 영역을 제외한 나머지 영역에 아노다이징 처리에 의하여 형성된 절연성의 제1알루미나층(24)으로 이루어진 알루미늄 박막층(20)과;
   상기 알루미늄 박막층(20)의 전도성 회로패턴(22)중 입출력단자가 연결되는 부분에 코팅되는 금속패드(26)와;
   상기 금속패드(26)를 제외한 알루미늄 박막층(20) 및 제1알루미나층(24)의 표면에 형성되는 최종 절연층;
   으로 구성된 것을 특징으로 하는 반도체 패키지 제조용 인쇄회로기판.
   
2. 청구항 1에 있어서,
   상기 최종 절연층은 금속패드(26)와 동일 두께를 이루면서 알루미늄 박막층(20) 및 제1알루미나층(24)의 표면에 형성되는 제2알루미나층(28)으로 구성된 것을 특징으로 하는 반도체 패키지 제조용 인쇄회로기판.
   
3. 청구항 1에 있어서,
   상기 최종 절연층은 금속패드(26)를 제외한 알루미늄 박막층(20) 및 제1알루미나층(24)의 표면에 도포되는 솔더마스크층(30)으로 구성된 것을 특징으로 하는 반도체 패키지 제조용 인쇄회로기판.
   
4. 청구항 1에 있어서,
   상기 코어층(10)은 비아홀(12)을 갖는 단층 구조의 베이스 수지층(32)으로 채택된 것임을 특징으로 하는 반도체 패키지 제조용 인쇄회로기판.
   
5. 청구항 1에 있어서,
   상기 코어층(10)은:
   제1비아홀(31)을 갖는 베이스 수지층(32)과;
   베이스 수지층(32)의 상하면에 제1비아홀(31)을 통해 도전 가능하게 코팅되는 동박층(33)과;
   동박층(33)을 포함하는 베이스 수지층(32)의 상하면에 형성되는 고분자 절연층(34)과;
   고분자 절연층(34)에 관통 형성되어 동박층(33)과 알루미늄 박막층(20)의 전도성회로패턴(22)간을 연결하는 제2비아홀(35);
   을 포함하는 다층 구조로 채택된 것임을 특징으로 하는 반도체 패키지 제조용 인쇄회로기판.
   
6. 한쪽 표면중 원하는 부위에 아노다이징 처리를 하여 제1알루미나층(24)을 형성시킨 한 쌍의 알루미늄 판(21) 구비 단계와;
   상기 한 쌍의 알루미늄 판(21)을 비아홀(12)을 갖는 코어층(10)의 상하면에 각각 라미네이트시키되, 제1알루미나층(24)이 코어층(10)과 밀착되도록 라미네이트시키는 단계와;
   상기 각 알루미늄 판(21)의 이면을 제1알루미나층(24)과 동일 두께가 되도록 그라인딩 또는 에칭을 하여 전도성회로패턴(22)이 되는 알루미늄 박막층(20)으로 형성시키는 단계와;
   상기 전도성회로패턴(22)의 면적중, 금속패드(26)가 형성될 부분에 마스크(36)를 부착하는 단계와;
   상기 마스크(36)로 덮어진 부분을 제외한 전도성회로패턴(22) 및 제1알루미나층(24) 표면에 알루미늄을 아노다이징 처리하여 구비된 제2알루미나층(28)을 형성하는 단계와;
   상기 마스크(36)를 제거하는 동시에 제거된 부분에 입출력단자가 융착되는 금속패드(26)를 형성하는 단계;
   를 포함하는 것을 특징으로 하는 반도체 패키지 제조용 인쇄회로기판 제조 방법.
   
7. 청구항 6에 있어서,
   상기 제1알루미나층(24)이 형성된 알루미늄 판(21) 구비 단계는:
   일정 두께의 알루미늄 판(21)을 제공하는 과정과;
   상기 알루미늄 판(21)의 일표면에서 원하는 부분에 마스크(37)를 부착하는 과정과;
   상기 마스크(37)가 부착된 표면을 제외한 나머지 표면에 대하여 아노다이징 처리를 실시하여 제1알루미나층(24)이 형성되도록 한 과정과;
   마스크(37)를 떼어내는 과정;
   으로 이루어지는 것을 특징으로 하는 반도체 패키지 제조용 인쇄회로기판 제조 방법.

Images