JP4598940B2 - プリント基板の製造方法 - Google Patents

プリント基板の製造方法 Download PDF

Info

Publication number
JP4598940B2
JP4598940B2 JP2000330772A JP2000330772A JP4598940B2 JP 4598940 B2 JP4598940 B2 JP 4598940B2 JP 2000330772 A JP2000330772 A JP 2000330772A JP 2000330772 A JP2000330772 A JP 2000330772A JP 4598940 B2 JP4598940 B2 JP 4598940B2
Authority
JP
Japan
Prior art keywords
copper foil
circuit board
printed circuit
copper
clad laminate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000330772A
Other languages
English (en)
Other versions
JP2002134908A (ja
Inventor
昌徳 玉木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2000330772A priority Critical patent/JP4598940B2/ja
Publication of JP2002134908A publication Critical patent/JP2002134908A/ja
Application granted granted Critical
Publication of JP4598940B2 publication Critical patent/JP4598940B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、プリント基板の製造方法に関するものである。
【0002】
【従来の技術】
多層回路基板を製造するための基礎技術として、プリント基板の絶縁層に貫通形成したビアホールに導電性材料を充填して、プリント基板の両側の回路を電気的に接続する方法が知られている。この際、ビアホールに導電性材料を充填する方法として、例えば電気メッキ法を使用することができる。これは、ビアホールを形成させた片面銅張積層板をメッキ液に浸漬し、銅箔を一方の電極として使用してビアホール内にメッキ金属を析出させることにより、ビアホール内の充填を行うものである。
【0003】
ところで、上述のように電気メッキを行う際には、銅箔にメッキ液が付着するのを防止する必要がある。このため、図4のように銅箔101の表面に全面に例えばPET(ポリエチレンテレフタラート)製の保護フィルム102を貼り付けて保護していた。
【0004】
【発明が解決しようとする課題】
ところが、銅箔101の表面101Aに保護フィルム102を貼り付けるのみでは、銅箔101の側面101Bが露出してしまい、メッキ液によって汚染されるおそれがあった。そこで、保護フィルム102の端部102Aを折り返して銅箔101の側面101Bを覆うことにより、保護を図っていた。しかしながら、このように保護フィルム102を折り返す作業は工程の複雑化を招き、作業性の向上に限界があった。特に、メッキすべき面積が微小なプリント基板の場合、側面101Bが露出していると、その面積が全メッキ面積の大部分を占めることになりかねない。しかも、このような側面101Bは、メッキが進むにつれて、そのメッキ面積が徐々に大きくなるという、管理しづらい不安定なものであった。
【0005】
本発明は、上記した事情に鑑みてなされたものであり、その目的は、ビアホール充填の際に導体層を簡便かつ確実に保護することができるプリント基板の製造方法を提供することにある。
【0006】
【課題を解決するための手段】
上記の課題を解決するために請求項1の発明に係るプリント基板の製造方法は、絶縁層の表裏両面のうち一面側に銅箔貼り付けたプリント基板の前記絶縁層を貫通して前記銅箔に達するビアホール内に電気メッキによりメッキ導体を充填するプリント基板の製造方法であって、前記銅箔の周縁部をエッチングによりロの字状に除去し、前記プリント基板において前記銅箔側の全面に前記絶縁層と同じ大きさの保護フィルムを貼り付けることによって前記銅箔の表面および側面を覆うとともに前記銅箔と直流電源を接続するための導通テープの一端部を前記銅箔に接触させた状態で電気メッキを行うことを特徴とする。
【0008】
【発明の作用、および発明の効果】
請求項1の発明によれば、導体層の周縁部を除去し、この導体層の表面および側面を覆うように保護層を形成させた状態で電気メッキを行う。これにより、保護層の端部を折り返すことなく導体層の表面および側面を覆うことができ、導体層を簡便かつ確実に保護することができる。
【0009】
請求項2の発明によれば、導体層の周縁部をエッチングにより除去する。これにより、周縁部の除去を簡便に行うことができ、工程を簡略化できる。
【0010】
【発明の実施の形態】
以下、本発明を具現化した一実施形態について、図1〜図3を参照しつつ詳細に説明する。
【0011】
本実施形態のプリント基板1の出発材料は、両面銅張積層板2である。両面銅張積層板2は、例えば板状のガラス布エポキシ樹脂により形成される340mm×255mmの絶縁性基板4(本発明の絶縁層に該当する)の両面に、全面に銅箔5(本発明の導体層に該当する)が貼りつけられた周知の構造である(図1A)。
【0012】
まず、この両面銅張積層板2の一面側(図1において上面側)の銅箔5を全面除去して片面銅張積層板3とする。同時に、他面側(図1において下面側)の銅箔5の周縁部について、例えば各辺から10mm程度内側までの範囲をロの字状に除去する。銅箔5の除去は、例えば周知のフォトエッチング法により行うことができる。具体的には、両面銅張積層板2の銅箔5上に、例えば感光性のドライフィルムを貼り付け、フォトマスクフィルムを重ねて露光する。これを現像することにより、銅箔5を残すべき部分にエッチングレジストを形成させる。次いで、この両面銅張積層板2をエッチング液中に浸漬し、銅箔5においてエッチングレジストに保護されていない部分を溶解させて除去する。その後、エッチングレジストを除去することにより、下面側の銅箔5の周縁部が除去された片面銅張積層板3が形成される(図1B)。
【0013】
この片面銅張積層板3において絶縁性基板4の所定の位置に、銅箔5とは反対側の面(図1において上面側)からレーザ照射を行い、絶縁性基板4の厚さ方向に貫通して銅箔5に達するビアホール6を形成させる(図1C)。レーザ加工は、例えばパルス発振型炭酸ガスレーザ加工装置によって行うことが可能であり、その場合には、パルスエネルギ−が2.0mJ〜10.0mJ、パルス幅が1μs〜100μs、パルス間隔が0.5ms以上、ショット数が3〜50という条件で形成することが望ましい。
【0014】
その後、形成されたビアホール6の内部に残留する樹脂を取り除くためのデスミア処理を行う。デスミア処理は、例えば過マンガン酸カリウム処理、酸素プラズマ処理、コロナ放電処理等によって行うことができる。
【0015】
次に、片面銅張積層板3において銅箔5側の面に全面にポリエチレンテレフタラート製の保護フィルム7(本発明の保護層に該当する)を貼り付ける(図1D)。ここで、銅箔5は周縁部が除去されているので、絶縁性基板4と同じ大きさの保護フィルム7を貼り付けることによって、保護フィルム7を折り返すことなく銅箔5の表面5Aおよび側面5Bを完全に覆うことができる。また、電気メッキの際に銅箔5と直流電源17を接続するための導通テープ18の一端部を銅箔5に接触させ、他端部を銅箔5と保護フィルム7との間から延出させておく。
【0016】
次に、銅箔5を一方の電極として使用した電気メッキ法により、メッキ導体8を形成させる。電気メッキ装置11の概略を図3に示した。片面銅張積層板3と補強板12とを重ね合わせて、クリップ13により挟み付ける。この片面銅張積層板3とメッキ電極14とを、メッキ液15を満たした容器16中に浸漬し、直流電源17により銅箔5とメッキ電極14との間に直流電圧を印加する。すると、ビアホール6の底部に露出している銅箔5上にメッキ金属が析出して、メッキ導体8が形成される(図1E)。
【0017】
次いで、ビアホール6内のメッキ導体8に重ねるようにして、バンプメッキにより例えばはんだ等の低融点材料からなる導電性バンプ9を形成させる。導電性バンプ9は、絶縁性基板4の上面から僅かに突出されるように充填される(図2F)。
【0018】
最後に、銅箔5をエッチングして所定の導体回路10を形成することにより、プリント基板1が完成する(図2G)。
【0019】
以上のように本実施形態によれば、銅箔5の周縁部をエッチングによりロの字状に除去した片面銅張積層板3を形成させ、この銅箔5の表面5Aおよび側面5Bを覆うように保護フィルム7を貼り付けた状態で電気メッキを行う。これにより、保護フィルム7の端部を折り返すことなく、銅箔5の表面5Aおよび側面5Bを確実に保護することができる。また、製造工程を簡略化できる。
【0020】
なお、本発明の技術的範囲は、上記した実施形態によって限定されるものではなく、例えば以下のようなものも本発明の技術的範囲に含まれる。その他、本発明の技術的範囲は、均等の範囲にまで及ぶものである。
(1)本実施形態においては、プリント基板1の出発材料として両面銅張積層板2を用いているが、本発明によればプリント基板の出発材料は本実施形態の限りではなく、片面銅張積層板であってもよい。
)本実施形態においては、ドライフィルムを露光・現像することによりエッチングレジストを形成させているが、本発明によればエッチングレジストの形成方法は本実施形態の限りではなく、例えば感光性樹脂を塗布、乾燥後、露光・現像することにより形成させてもよく、耐エッチング性インクをスクリーン印刷することによって形成させてもよい。
【図面の簡単な説明】
【図1】本実施形態におけるプリント基板の製造工程を示す断面図−1
(A)両面銅張積層板の断面図
(B)両面銅張積層板の銅箔をエッチングした断面図
(C)片面銅張積層板にビアホールを形成させた断面図
(D)片面銅張積層板銅箔側に保護フィルムを貼りつけた断面図
(E)ビアホールにメッキ導体を形成させた断面図
【図2】本実施形態におけるプリント基板の製造工程を示す断面図−2
(F)メッキ導体上に導電性バンプを形成させた断面図
(G)本実施形態のプリント基板の断面図
【図3】本実施形態の電気メッキ装置の断面図
【図4】従来の片面銅張積層板に保護フィルムを貼りつけた断面図
【符号の説明】
1…プリント基板
4…絶縁性基板(絶縁層)
5…銅箔(導体層)
5A…表面
5B…側面
6…ビアホール
7…保護フィルム(保護層)
8…メッキ導体

Claims (1)

  1. 絶縁層の表裏両面のうち一面側に銅箔貼り付けたプリント基板の前記絶縁層を貫通して前記銅箔に達するビアホール内に電気メッキによりメッキ導体を充填するプリント基板の製造方法であって、
    前記銅箔の周縁部をエッチングによりロの字状に除去し、前記プリント基板において前記銅箔側の全面に前記絶縁層と同じ大きさの保護フィルムを貼り付けることによって前記銅箔の表面および側面を覆うとともに前記銅箔と直流電源を接続するための導通テープの一端部を前記銅箔に接触させた状態で電気メッキを行うことを特徴とするプリント基板の製造方法。
JP2000330772A 2000-10-30 2000-10-30 プリント基板の製造方法 Expired - Fee Related JP4598940B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000330772A JP4598940B2 (ja) 2000-10-30 2000-10-30 プリント基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000330772A JP4598940B2 (ja) 2000-10-30 2000-10-30 プリント基板の製造方法

Publications (2)

Publication Number Publication Date
JP2002134908A JP2002134908A (ja) 2002-05-10
JP4598940B2 true JP4598940B2 (ja) 2010-12-15

Family

ID=18807233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000330772A Expired - Fee Related JP4598940B2 (ja) 2000-10-30 2000-10-30 プリント基板の製造方法

Country Status (1)

Country Link
JP (1) JP4598940B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4564343B2 (ja) 2004-11-24 2010-10-20 大日本印刷株式会社 導電材充填スルーホール基板の製造方法
JP5227753B2 (ja) * 2008-02-12 2013-07-03 日東電工株式会社 配線回路基板の製造方法
JP5175779B2 (ja) * 2008-04-18 2013-04-03 日東電工株式会社 配線回路基板の製造方法
JP6273148B2 (ja) * 2012-01-27 2018-01-31 東洋アルミニウム株式会社 回路基板及びその製造方法
CN109743840B (zh) * 2018-12-28 2021-05-25 广州兴森快捷电路科技有限公司 无芯基板及其封装方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000151047A (ja) * 1998-11-05 2000-05-30 Sony Chem Corp 両面フレキシブル配線板及びその製造方法
JP2000294923A (ja) * 1999-02-01 2000-10-20 Jgc Corp セラミック基板への金属充填方法および金属充填セラミック基板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2913891B2 (ja) * 1990-12-04 1999-06-28 三菱電機株式会社 多層配線基板
JP3709035B2 (ja) * 1997-01-27 2005-10-19 日立電線株式会社 2層配線基板、及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000151047A (ja) * 1998-11-05 2000-05-30 Sony Chem Corp 両面フレキシブル配線板及びその製造方法
JP2000294923A (ja) * 1999-02-01 2000-10-20 Jgc Corp セラミック基板への金属充填方法および金属充填セラミック基板

Also Published As

Publication number Publication date
JP2002134908A (ja) 2002-05-10

Similar Documents

Publication Publication Date Title
JPH0423485A (ja) プリント配線板とその製造法
US20040124003A1 (en) Double-sided printed circuit board without via holes and method of fabricating the same
JPH0590756A (ja) リジツドフレキ基板の製造方法
KR101896555B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
JP4598940B2 (ja) プリント基板の製造方法
JPH0693552B2 (ja) シールド型可撓性回路基板及びその製造法
KR20020050720A (ko) 다층 플렉시블 배선판의 제조 방법
JP4244414B2 (ja) 多層プリント配線板の製造方法
JPH01290289A (ja) 導体パターン形成方法
JP3306495B2 (ja) フレックスリジット配線板の製造方法
JPH10173337A (ja) プリント基板の製造方法
JP2009188154A (ja) プリント配線板及びその製造方法
JP2006156576A (ja) リジッドフレックス多層プリント配線板の製造方法
JPH10321970A (ja) プリント配線板およびその製造方法
JP2001284809A (ja) 多層回路基板および、その製造方法
JP3818124B2 (ja) 半導体集積回路装置およびその製造方法
JPH11126951A (ja) 印刷回路基板およびその製造方法
EP4072252A1 (en) Method for manufacturing a sheet with double-sided structured conducting layers for electronic applications
KR100805450B1 (ko) 에칭에 의한 가이드 바를 이용한 결합구조를 형성하는복합형 인쇄회로기판 및 그 결합방법
JP2024036231A (ja) 配線基板
JP3077255B2 (ja) 配線板とその製造方法
JP3678562B2 (ja) プリント配線板及びその製造方法
JP3002307B2 (ja) 回路部品試験用可撓性回路基板の製造法
JP2003001475A (ja) レーザー加工定盤およびフィルムキャリアの製造方法
JPH10229143A (ja) 複合リードフレーム

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070911

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090909

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090909

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100811

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100921

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100927

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees