JP2024036231A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2024036231A
JP2024036231A JP2022141049A JP2022141049A JP2024036231A JP 2024036231 A JP2024036231 A JP 2024036231A JP 2022141049 A JP2022141049 A JP 2022141049A JP 2022141049 A JP2022141049 A JP 2022141049A JP 2024036231 A JP2024036231 A JP 2024036231A
Authority
JP
Japan
Prior art keywords
wiring board
solder resist
recess
chip
chip component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022141049A
Other languages
English (en)
Inventor
大介 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2022141049A priority Critical patent/JP2024036231A/ja
Publication of JP2024036231A publication Critical patent/JP2024036231A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】チップ部品の下面と基板の間のフラックスの残渣を除去することが困難であり、その対策が求められている。【解決手段】配線基板10は、複数のパッド14を有する導電層20と、前記導電層20を覆い、前記複数のパッド14に対応する複数の開口部13Aを有するソルダーレジスト層11と、前記複数の開口部13Aに含まれ、前記ソルダーレジスト層11の上面に重ねられるチップ部品100の1対の電極102を前記パッド14に半田接続するために複数のチップ接続用開口部13と、を備え、前記ソルダーレジスト層11の上面のうち前記チップ部品100と重なる領域17を陥没させて形成される凹部12を備える。【選択図】図1

Description

本開示は、配線基板に関する。
半田を用いてチップ部品を実装する配線基板が知られている(例えば、特許文献1参照)。このような配線基板においては、半田付け後に残ったフラックスは洗浄液で除去される。
特開2011-147982号公報(段落[0047]~[0056])
しかし、上述した従来の配線基板においては、チップ部品の下面と基板の間のフラックスの残渣を除去することが困難であり、その対策が求められている。
上記課題を解決するためになされた請求項1の発明は、複数のパッドを有する導電層と、前記導電層を覆い、前記複数のパッドに対応する複数の開口部を有するソルダーレジスト層と、前記複数の開口部に含まれ、前記ソルダーレジスト層の上面に重ねられるチップ部品の1対の電極を前記パッドに半田接続するために複数のチップ接続用開口部と、を備える配線基板であって、前記ソルダーレジスト層の上面のうち前記チップ部品と重なる領域を陥没させて形成される凹部を備える。
本開示に係る配線基板及びチップ部品の断面図 配線基板及びチップ部品の斜視図 配線基板の凹部の斜視図 凹部及びチップ接続用開口部の形成工程 チップ部品の実装工程
以下、図1から図5を参照して、本開示の一実施形態に係る配線基板10について説明する。配線基板10は、例えば、導電層20と絶縁層22とを複数積層した多層配線基板であって、その最外層にはソルダーレジスト層11が積層されている。ソルダーレジスト層11には、導電層20に形成される複数のパッド14に対応した複数の開口部が備えられ、それら複数の開口部のうちの一部が、チップ部品100を実装するためのチップ接続用開口部13になっている。
図3(A)に示されるようにチップ接続用開口部13は、例えば正面視矩形状の開口であって、長手方向が対向するように一対並べられる。チップ接続用開口部13からはパッド14が露出している。
図2に示すように、チップ接続用開口部13に重ねられるチップ部品100は、例えばセラミックコンデンサであって、一方向に延びる直方体をなし、その長手方向の両端部が金属で覆われた一対の電極102になっている。なお、チップ部品100は、2つ以上の電極が備えられるチップ部品であればどんなものでもよく、例えば、抵抗、ダイオード、コイル等であってもよい。
また、チップ部品100の短手方向の幅は、同方向におけるチップ接続用開口部13の開口幅よりも大きくなっている。つまり、チップ部品100が実装された際、電極102の端部がソルダーレジスト層11の上面に支持されるようになっている。
そして、一対のチップ接続用開口部13の間には、チップ部品100と重なる領域を陥没させて形成される凹部12が備えられる。凹部12は、例えば角溝状をなして、チップ部品100の長手方向と直交する方向に延びる。凹部12は、チップ部品100と重なる領域の外側まで連続しており、一対あるいは複数対のチップ接続用開口部13の間にまたがって形成されている。また、凹部底面12Aはパッド14の上面よりも高く、チップ接続用開口部13と隣り合う部分は開放部12Bになっている(図3(A))。
詳しくは後述するが、チップ部品100は図1に示すように、電極102がチップ接続用開口部13に重ねられて半田41Aによって接続される。そして、チップ部品100の下面と凹部底面12Aとの間に隙間が形成される。
本実施形態の配線基板10の製造方法は、例えば、以下の通りである。なお、配線基板10の製造方法のうち、ソルダーレジスト層11の下側のパッド14を含んだ導電層20の形成までは公知な方法で製造されるため、そこまでの説明は割愛し、チップ接続用開口部13の形成以降の製造方法について図4を参照しつつ説明する。
(1)配線基板10Aの導電層20の上面に、フィルムタイプのソルダーレジスト11Aが真空ラミネーターによって張り付けられた後、積層プレス機で加圧される(図4のA参照)。ソルダーレジスト11Aは、例えば、紫外線が照射された部分が溶解する所謂ポジ型レジストが使用される。
(2)ソルダーレジスト11Aの上面に、複数の開口部のパターン31が形成されたフィルム30が重ねられる。この時、チップ部品100を接続するための一対のパッド14に対応する位置には、チップ接続用開口部13を含む複数の開口部と同形状のパターン31が重なる。そして、フィルム30を通して紫外線が照射されると、パターン31と重ならない部分のソルダーレジスト11Aが硬化する。これにより、ソルダーレジスト層11が形成される(図4のB参照)。
(3)フィルム30を剥離して、現像液でソルダーレジスト11Aの溶解部分を洗い流すと、パターン31と重なっていたソルダーレジスト11Aが除去され、チップ接続用開口部13が形成される(図4のC参照)。
なお、ソルダーレジスト層11を積層した後に、レーザー照射によってチップ接続用開口部13が形成されてもよいが、上述の方法であれば、導体パターンの間隔が狭い配線であっても対応できるため、より好適である。
(4)ソルダーレジスト層11のうち、一対のチップ接続用開口部13に挟まれた領域17がレーザー照射によって除去され、凹部12が形成される(図4のD参照)。
なお、(2)の工程において、紫外線が照射される際の露光量を調整して、開口部13と凹部12とが同時に形成されてもよい。また、ソルダーレジスト11Aとして、紫外線が照射された部分が硬化するネガ型レジストが使用されてもよい。
配線基板10の製造方法の説明は以上である。ここで、チップ接続用開口部13から露出したパッド14上に、電極102が重ねられ、半田41Aによって接続されることで、チップ部品100が配線基板10上に実装される。チップ部品100の具体的な実装工程は、例えば以下のとおりである。
(1)配線基板10の上面にメタルマスク40が重ねられる。メタルマスク40にはチップ接続用開口部13に対応する開口を含む複数の開口13Aが備えられている(図5のA参照)。
(2)配線基板10が半田印刷機にセットされ、メタルマスク40上に、クリーム半田41が乗せられる。スキージ42がメタルマスク40の上面に当接した状態で、一端から他端へと動かされると、複数の開口部13Aにクリーム半田41が充填される(図5のB参照)。
(3)配線基板10からメタルマスク40が取り外された後、配線基板10がチップマウンタ―内に移され、クリーム半田41が印刷された場所にチップ部品100が乗せられる(図5のC参照)。
(4)配線基板10がリフロー炉に移され、クリーム半田41が加熱されると、粒状の半田が溶融するとともにフラックスが気化し、チップ部品100が沈み込んで半田41Aと接合される(図5のD参照)。
そして配線基板10が洗浄機に移され、スプレーによって洗浄液が吹き付けられる。洗浄液によってフラックス残渣が除去され、純水によって洗浄液が洗い流された後、温風で乾燥させられ、チップ部品100の実装工程が終了する。
本実施形態の配線基板10の実装工程の説明は以上である。本実施形態の配線基板10では凹部12により、チップ部品100とソルダーレジスト層11との間に隙間が形成されることで、両者間を洗浄液が通過しやすくなり、フラックスの残渣が洗浄により除去されやすくなる。さらに、洗浄液だけでなく、乾燥工程の温風も隙間を通り抜けやすくなっているため、より細部まで乾燥させることができる。
また、凹部12によって隙間を確保することで、チップ部品100実装後の配線基板10を薄くすることが可能になる。
[他の実施形態]
(1)本実施形態の凹部12は角溝状になっているが、凹部開口縁12Bから凹部底面12Aにむかって下る傾斜面が備えられる構成になっていてもよい。もしくは、凹部底面12Aが弧状に窪む形状になっていてもよい。
(2)図1(B),図3(B)のように凹部12に開放部12Bを設けない構成になっていてもよい。この構成であれば、凹部12とチップ接続用開口部13との境目に形成される電極当接部16によって、チップ部品100が支持されるため、リフロー工程を経て半田が溶融し、チップ部品100が沈み込んだ後でも、確実に隙間を維持することができる。
(3)凹部12は矩形状でなくてもよく、楕円形状などになっていてもよい。また、チップ接続用開口部13の形状も、円形状などどのような形状になっていてもよい。
(4)3つの電極が、本体部の両端とその中央部分に配置されているようなチップ部品100Aに本実施形態の技術が適用されてもよい。これであれば、電極の間に2つの凹部12Dが形成される。また、電極は3つ以上備えられているものであってもよい。
(5)凹部12はチップ部品100と重なる領域の内側に収まる大きさになっていてもよい。これであれば、凹部12の領域を狭くすることができ、導体パターンのファイン化が可能になる。
(6)本実施形態の配線基板10は多層配線基板であったが、片面配線基板であってもよいし、両面基板であってもよい。片面配線基板であれば、チップ部品100と重なる領域を貫通し、凹部12として開口部を設けてもよい。
(7)本開示では半田付けはリフロー方式によって行われたが、フロー方式によって行われてもよい。その場合は、チップ部品100と凹部12の中央とをボンドで仮止めして行う。これであっても、チップ部品100と凹部底面12Aとの間に隙間が確保されるため、洗浄工程で洗浄液や温風が通過しやすくなる。
(8)本開示の洗浄工程はスプレー方式で行われたが、洗浄液に浸して噴流や超音波を当てて洗浄する方法であってもよい。
<付記>
以下、上記実施形態から抽出される特徴群について、必要に応じて効果等を示しつつ説明する。
[特徴1]
複数のパッドを有する導電層と、
前記導電層を覆い、前記複数のパッドに対応する複数の開口部を有するソルダーレジスト層と、
前記複数の開口部に含まれ、前記ソルダーレジスト層の上面に重ねられるチップ部品の1対の電極を前記パッドに半田接続するための複数のチップ接続用開口部とを備える配線基板であって、
前記パッドのうち、前記チップ接続用開口部内の半田付着面の一部から前記ソルダーレジスト層の外側まで突出し、前記チップ部品の前記電極と当接し得る電極当接部を備える。
これによれば、ソルダーレジスト層の外面から突出する電極当接部によってチップ部品が支持され、チップ部品とソルダーレジスト層との隙間が確保され、両者間のフラックスの残渣が洗浄により除去されやすくなる。
[特徴2]
特徴1に記載の配線基板であって、前記電極当接部は前記チップ接続用開口部の略中央に配置される。
これによれば、チップ接続用開口部が半田で満たされやすくなり、チップ部品とパッドとの電気的接続が安定する。
[特徴3]
特徴1に記載の配線基板であって、前記電極当接部は前記チップ接続用開口部に充填される半田によって全体を覆われる。
これによれば、チップ部品とパッドとの電気的接続が安定する。
[特徴4]
特徴1~3に記載の配線基板であって、前記電極が前記電極当接部に当接して、前記チップ部品と前記ソルダーレジスト層の表面との間に隙間を有する状態に実装されるチップ部品を備える。
これによれば、隙間をフラックスの洗浄液が通過しやすくなるため、フラックスの残渣が除去される。
なお、本明細書及び図面には、特許請求の範囲に含まれる技術の具体例が開示されているが、特許請求の範囲に記載の技術は、これら具体例に限定されるものではなく、具体例を様々に変形、変更したものも含み、また、具体例から一部を単独で取り出したものも含む。
10 配線基板
11 ソルダーレジスト層
12 凹部
13 チップ接続用開口部
14 パッド
16 電極当接部
17 領域
20 導電層
41A 半田
100 チップ部品
102 電極

Claims (6)

  1. 複数のパッドを有する導電層と、
    前記導電層を覆い、前記複数のパッドに対応する複数の開口部を有するソルダーレジスト層と、
    前記複数の開口部に含まれ、前記ソルダーレジスト層の上面に重ねられるチップ部品の1対の電極を前記パッドに半田接続するために複数のチップ接続用開口部と、を備える配線基板であって、
    前記ソルダーレジスト層の上面のうち前記チップ部品と重なる領域を陥没させて形成される凹部を備える。
  2. 請求項1に記載の配線基板であって、
    前記凹部は、前記領域の外側まで連続している。
  3. 請求項2に記載の配線基板であって、
    前記凹部は、前記複数対のチップ接続用開口部の間を通過する溝状になっている。
  4. 請求項1に記載の配線基板であって、
    前記凹部は、対をなす前記チップ接続用開口部の間に、それら前記チップ接続用開口部から離して形成され、
    前記ソルダーレジスト層のうち対をなす前記チップ接続用開口部と前記凹部との間は、前記チップ部品の前記1対の電極と当接し得る電極当接部になっている。
  5. 請求項1に記載の配線基板であって、
    前記ソルダーレジスト層の上面から前記凹部の底面にむかって下る傾斜部が形成される。
  6. 請求項4または5に記載の配線基板であって、前記電極が前記電極当接部に当接して、前記チップ部品と前記ソルダーレジスト層の表面との間に隙間を有する状態に実装されるチップ部品を備える。
JP2022141049A 2022-09-05 2022-09-05 配線基板 Pending JP2024036231A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022141049A JP2024036231A (ja) 2022-09-05 2022-09-05 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022141049A JP2024036231A (ja) 2022-09-05 2022-09-05 配線基板

Publications (1)

Publication Number Publication Date
JP2024036231A true JP2024036231A (ja) 2024-03-15

Family

ID=90198307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022141049A Pending JP2024036231A (ja) 2022-09-05 2022-09-05 配線基板

Country Status (1)

Country Link
JP (1) JP2024036231A (ja)

Similar Documents

Publication Publication Date Title
TWI663898B (zh) 可撓性印刷電路板之製造方法
JP5077324B2 (ja) 配線基板
JP2008300636A (ja) プリント配線板及びその製造方法、並びに、このプリント配線板を用いた電子部品収容基板及びその製造方法
KR20140044034A (ko) 인쇄회로기판 및 그의 제조 방법
US9859221B2 (en) Multilayer wiring board with built-in electronic component
JP4553466B2 (ja) プリント回路基板
KR101512277B1 (ko) 배선판
KR101219905B1 (ko) 인쇄회로기판 및 그의 제조 방법
US20050101136A1 (en) Etching method and method of manufacturing circuit device using the same
US20110132651A1 (en) Circuit board and method of manufacturing the same
JP3907845B2 (ja) 半導体装置
KR100693140B1 (ko) 인쇄회로기판의 제조방법
JP2024036231A (ja) 配線基板
JP4863076B2 (ja) 配線基板及びその製造方法
JP2007067147A (ja) プリント配線基板およびその製造方法
JP2024036232A (ja) 配線基板
JP2005032931A (ja) 回路基板、回路基板の製造方法及び電子回路装置
JP4598940B2 (ja) プリント基板の製造方法
JP4553950B2 (ja) 印刷回路基板及びその製造方法
JP2005268416A (ja) プリント配線基板およびその製造方法
JP2004327605A (ja) プリント基板の接続構造
TW201320285A (zh) 內埋元件之多層基板的製造方法
KR101154352B1 (ko) 임베디드 인쇄회로기판용 부재 및 그 제조 방법 및 임베디드 인쇄회로기판용 부재를 이용한 임베디드 인쇄회로기판 제조 방법
JP2006269466A (ja) プリント回路基板およびその製造方法
JP2006120738A (ja) セラミック多層基板およびその製造方法