KR100693140B1 - 인쇄회로기판의 제조방법 - Google Patents

Abstract

본 발명은 인쇄회로기판에 관한 것이다. 본 발명에서는 인쇄회로기판(90)을 형성함에 있어서 볼이나 와이어가 본딩되는 본딩패드(46,46')에 금도금층(48,48')을 형성함에 있어 도금을 위한 전원의 공급을 회로패턴의 형성을 위한 제2 금속박막층(40')이나 원단(20)의 분리를 용이하게 하기 위한 이형재(60')를 이용한다. 따라서 인쇄회로기판 상에 형성되는 회로패턴의 밀집도를 높일 수 있으며, 인쇄회로기판(90)의 제작중에만 사용되는 타이바를 제거할 수 있게 되어 인쇄회로기판이 사용될 때, 고주파에서의 반송파의 영향을 줄이는 등 인쇄회로기판의 성능을 높일 수 있다.

인쇄회로기판, 제조

Description

인쇄회로기판의 제조방법{Making method of PCB}

도 1은 일반적인 다층 인쇄회로기판의 내부 구성을 보인 단면도.

도 2는 종래 기술에 의한 인쇄회로기판의 상면일부를 보인 평면도.

도 3은 본 발명 실시예의 제조방법중 제1 금속박막층에 회로패턴을 형성하는 것을 보인 작업순서도.

도 4는 본 발명 실시예의 제조방법중 제2 금속박막층에 회로패턴을 형성하는 것을 보인 작업순서도.

* 도면의 주요 부분에 대한 부호의 설명 *

20: 원단 30: 절연층

32: 블라인드 비어 홀 40: 제1 금속박막층

40': 제2 금속박막층 42: 도금층

46,46': 본딩패드 48,48': 금도금층

50,50': 캐리어 60: 이형재

70,70',70": 포토리지스트 72,72',72": 윈도우

80:포토솔더리지스트 90: 인쇄회로기판

본 발명은 인쇄회로기판에 관한 것으로, 더욱 상세하게는 와이어 본딩이나 솔더볼 본딩의 접착력을 높이기 위한 금도금을 수행함에 있어서 전원을 공급하는 타이바를 형성하지 않아도 되므로 회로패턴의 밀집도를 높일 수 있게 되는 인쇄회로기판의 제조방법에 관한 것이다.

도 1에는 종래 기술에 의한 다층 인쇄회로기판의 단면도가 도시되어 있다. 이에 따르면, 인쇄회로기판(10)은 수지계통으로 형성되는 절연층(12)에 금속박막층(14)을 교대로 적층하여 이루어진다. 여기서, 상기와 같이 절연층(12)과 금속박막층(14)을 차례로 적층시키는 방법에는 말 그대로 절연층(12)과 금속박막층(14)을 차례로 적층시키는 방법과 구리박막(구리박막층)이 코팅된 수지재(절연층)들 사이에 프리프레그(prepreg)를 개재하여 형성하는 방법이 있다.

다음으로, 상기 교대로 적층된 금속박막층(14) 사이의 전기적 접속을 위해 인쇄회로기판(10)을 상하로 관통하는 관통홀(16)을 천공하고, 무전해 및 전기도금법을 이용하여 상기 관통홀(16)의 내벽에 내측도금층(16a)과 인쇄회로기판(10) 최상면과 최하면에 외측도금층(16b)을 형성한다.

상기와 같이 형성된 내측도금층(16a)은 상기 금속박막층(14)들 및 외측도금층(16b) 사이의 전기적인 접속을 수행하게 된다. 여기서 상기 금속박막층(14,16b)은 현상, 노광, 에칭등의 공정을 거쳐 회로패턴, 볼패드, 본딩패드 등을 형성하게 된다.

한편, 도 2에는 인쇄회로기판(10)의 최상층의 구성을 도시하고 있는데, 이에 따르면, 상기 통공(16)의 둘레에는 상기 내측도금층(16a)에 의해 형성되는 랜드(16L)가 구비된다. 그리고 인쇄회로기판(10)에 실장되는 반도체와의 접속을 위한 와이어(Wire)본딩패드(18)가 최상층의 금속박막층(14)과 외측도금층(16b)으로 형성된다.

다음으로 상기 본딩패드(18)와 랜드(16L)를 연결하도록 상기 금속박막층(14)과 외측도금층(16b)으로 회로패턴(19)이 형성되고, 상기 랜드(16L)에 연결되어 인쇄회로기판(10)의 제조공정중에 상기 본딩패드(18)에 금도금을 하기 위한 전원을 제공하는 타이바(20)가 형성된다. 상기 타이바(20)는 단품의 인쇄회로기판의 가장자리측으로 연장형성된다.

이와 같은 구성을 가지는 종래 기술에 의한 인쇄회로기판의 제조공정은 다음과 같다.

먼저, 내부에 구비되는 절연층(12)에 형성되는 금속박막층(14)을 만들고 이에 회로패턴(19)을 형성하는 인너레이어(inner layer) 형성단계를 수행한다. 그리고, 이와 같은 층을 다단으로 형성하고 각각의 단에는 각각 회로패턴(19)를 형성한다. 상기 회로패턴(19)의 형성에는 노광, 현상, 에칭 등의 공정이 사용될 수 있다.

그리고 원하는 만큼의 적층이 이루어지고 나면 드릴이나 레이저를 사용하여 상기 관통홀(16)을 천공하게 된다. 이와 같이 관통홀(16)을 형성하고 나면, 상기 관통홀(16)의 내부와 인쇄회로기판(10)의 상면과 하면을 형성하는 부분을 도금하고, 이에 회로패턴(19), 본딩패드(18), 볼패드(Ball pad) 및 타이바(20) 등의 부분을 형성하는 아웃레이어(out layer) 형성단계를 수행한다.

상기와 같이 회로패턴(19) 등을 형성하고 나면, 이들 사이의 절연을 위해 솔더리지스트를 도포하는 PSR공정을 수행하게 된다. 상기 솔더리지스트를 도포함에 있어서는 물론 도포되는 표면의 정면가공이 먼저 이루어지고, 그 후 인쇄, 가건조, 노광, 현상, 경화 등의 공정을 거치게 된다.

다음으로, 상기 본딩패드(18) 등에는 실장되는 칩을 금재료의 와이어(gold wire)를 사용하여 회로패턴에 연결할 때, 전기적 접속이 확실하게 되도록 전해금도금을 하게 되는데, 상기 타이바(20)가 상기 본딩패드(18)의 금도금시에 전원을 공급하는 역할을 하게 된다.

이와 같이 금도금이 마쳐지면 알칼리에칭, 라우팅작업 등을 거쳐 제품을 완성하고, 제품테스트를 거쳐 완성품을 만들어 낸다.

그러나 상기한 바와 같은 구성을 가지는 종래의 인쇄회로기판에는 다음과 같은 문제점이 있다.

인쇄회로기판(10)에서 상기 타이바(20)부분은 상기 본딩패드(18)에의 금도금을 위해서 사용되고 실제로 완성된 제품의 단계에서는 전혀 사용되지 않는 부분이다. 따라서, 상기 타이바(20)는 인쇄회로기판(10)에서 불필요하게 공간을 차지하게 되어 회로패턴의 밀집도를 떨어뜨리게 되는 문제점이 있다.

그리고 상기 타이바(20)가 있으므로 해서, 관통홀(16)의 랜드(16L)와 본딩패드(18) 사이의 신호전달에서 노이즈가 생기게 되고, 신호전달시간이 길어지게 되는 등의 인쇄회로기판(10)의 성능을 떨어뜨리는 문제점이 있다.

따라서 본 발명의 목적은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 인쇄회로기판의 기능과 상관없는 부분을 제거하여 인쇄회로기판의 성능을 극대화하는 것이다.

본 발명의 다른 목적은 인쇄회로기판에 형성되는 회로패턴의 밀집도를 높여주는 것이다.

본 발명의 또 다른 목적은 인쇄회로기판을 사용하여 형성되는 제품의 신뢰성을 높여주는 것이다.

상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명은 절연층의 양면에 제1 및 제2 금속박막층을 구비하는 원단을 상기 제2 금속박막층의 사이에 캐리어를 형성하여 서로 접착하는 패널공정과, 상기 캐리어를 사이에 두고 접착된 원단의 제1금속박막층에 상기 제2금속박막층과 전기적으로 연결되는 회로패턴을 형성하는 회로패턴공정과, 상기 회로패턴의 본딩패드에 상기 제2금속박막층을 통해 전원을 공급하여 금도금을 수행하는 금도금공정을 포함하여 구성된다.

본 발명의 다른 특징에 따르면, 본 발명은 절연층의 양면에 제1 및 제2 금속박막층을 구비하는 원단을 상기 제1금속박막층의 사이에 캐리어를 형성하고, 상기 캐리어와 제1 금속박막층의 사이에 금속재질의 이형재를 위치시켜 서로 접착하는 패널공정과, 상기 제2금속박막층에 상기 제1금속박막층과 전기적으로 연결되는 회로패턴을 형성하는 회로패턴공정과, 상기 회로패턴의 본딩패드에 상기 금속재질의 이형재를 통해 전원을 공급하여 금도금을 수행하는 금도금공정을 포함하여 구성된 다.

상기 제1금속박막층에는 미리 상기 제2금속박막층과 전기적으로 연결되는 회로패턴이 형성된다.

상기 이형재는 연성의 금속재질이고 상기 캐리어는 프리프레그로 형성되는 것으로, 상기 원단의 접착을 위해 경화되기 전에 진공과 압력에 의해 녹으면서 상기 이형재가 상기 제1금속박막층 측에 형성된 회로패턴의 표면구조와 대응되는 구조로 된다.

이와 같은 구성을 가지는 본 발명에 의하면 솔더볼이나 와이어의 본딩을 위한 본딩패드 상에 금도금을 수행하기 위한 별도의 구조를 형성하지 않아도 되므로 회로패턴의 밀집도를 높일 수 있고, 노이즈의 영향을 최소화할 수 있어 인쇄회로기판의 동작신뢰도가 높아지는 이점도 있다.

이하 상기한 바와 같은 본 발명에 의한 인쇄회로기판의 제조방법의 바람직한 실시예를 첨부된 도면을 참고하여 상세하게 설명하기로 한다.

본 발명에서는 절연층(30)을 사이에 두고 제1 및 제2 금속박막층(40,40')이 구비된 원단(20)을 2장 적층하여 인쇄회로기판(90)의 제조공정을 진행하게 된다.즉 도 3a에는 상기 원단(20)을 두장 겹쳐서 부착시킨 것이 도시되어 있다. 즉, 상기 제2금속박막층(40')이 서로 마주보도록 캐리어(50)로 원단(20)을 접착시켜 패널화 한다. 이때 상기 캐리어(50)는 예를 들어 상기 원단(20)이 플랙시블한 경우에 원단(20)을 지지하여 회로패턴을 형성하는 과정이 용이하게 이루어지도록 한다. 이와 같은 캐리어(50)로는 프리프레그가 사용될 수 있다. 이와 같은 과정을 패널공정 이라고 부르기로 한다.

여기서 상기 원단(20)의 제2 금속박막층(40')과 캐리어(50)의 사이에는 이형재(60)가 설치된다. 이는 상기 제1금속박막층(40)에의 회로패턴 형성공정을 마친 후, 상기 캐리어(50)와 제2금속박막층(40')을 용이하게 분리할 수 있도록 하기 위함이다. 이와 같은 이형재(60)로는 동박판등의 금속박판이 사용될 수 있는데, 이는 아래에서 설명될 금도금과정에서 전원을 공급하는 역할을 하도록 하기 위함이다.

특히, 본 발명에서는 이형재로써 연성의 동박판을 사용하는데, 상기 캐리어(50)로 사용된 프리프레그가 가경화상태에서 경화상태로 천이시에 프리프레그가 상기 동박판을 원단측으로 가압하게 되어, 상기 동박판은 상기 원단(20)의 제 2금속박막층(40')과 밀착접촉하게 된다. 상기 제 2금속박막층(40')의 표면에 요철 등이 있는 경우에도 상기 연성의 동박판은 상기 박막층(40')의 표면형태와 동일하게 변형되며 밀착접촉하여, 전원공급에 유리하게 된다.

그리고 상기 이형재(60)는 상기 제2금속박막층(40') 전체에 대응되는 위치에 설치되는 것은 아니며, 가장자리를 둘러서는 캐리어(50)가 직접 제2 금속박막층(40')과 접촉되도록 한다.

다음으로 상기 캐리어(50)를 사이에 두고 원단(20)이 겹쳐진 패널의 가장자리에 가이드공(52)을 천공한다. 상기 가이드공(52)은 노광, 그리고 다음번의 패널공정 및 도금공정에서의 기준점 역할을 한다. 이와 같은 상태가 도 3b에 도시되어 있다.

그리고 상기 패널 상하면에 있는 원단(20)의 제1금속박막층(40)에 블라인드 비어 홀을 형성하기 위한 공정을 진행한다. 먼저 포토리지스트(70)를 상기 제1금속박막층(40)에 도포한다. 이와 같은 포토리지스트(70)는 이후의 노광, 현상 및 에칭공정을 위해 도포되는 것으로 회로패턴의 설계에 따라 소정의 위치에 윈도우(72)를 구비한다. 이와 같은 포토리지스트(70)는 상기 패널의 양면에 도포된다. 이와 같은 상태가 도 3c에 도시되어 있다.

상기 포토리지스트(70)가 도포되어 있는 패널의 상하면에 각각 노광을 하고 현상을 한 후, 에칭공정을 진행한다. 즉 상기 윈도우(72) 부분에 노출되어 있는 금속박막층(40)을 제거하는 것이다. 이와 같이 윈도우(72) 부분의 금속박막층(40)이 제거된 상태가 도 3d에 도시되어 있다. 물론 상기 금속박막층(40)을 제거하는 방법은 반드시 에칭공정을 사용하여야 하는 것은 아니며, 경우에 따라서는 레이저 등 다른 방법을 이용할 수도 있다.

다음으로는 상기 금속박막층(40)이 제거된 부분에 블라인드 비어 홀(32)을 형성하는 공정을 진행한다. 상기 블라인드 비어 홀(32)은 상기 패널의 양면 모두에 각각 형성된다. 이와 같이 블라인드 비어 홀(32)을 천공한 후에는 패널의 양면에 남아 있는 포토리지스트(70)를 제거하게 된다. 도 3e에는 블라인드 비어 홀(32)이 천공되고 포토리지스트(70)가 제거된 상태의 패널이 도시되어 있다. 이때의 블라인드 비어 홀(32)은 상기 제2금속박막층(40')의 하면이 노출되도록 천공하여야 한다.

상기 포토리지스트(70)를 제거한 후에는 노출되어 있는 상기 금속박막층(40)과 블라인드 비어 홀(32)의 내부에 도금층(42)을 형성한다. 상기 도금층(42)은 상기 제2금속박막층(40')과 상기 블라인드 비어홀(32)을 통해 전기적으로 연결된다. 이와 같은 상태가 도 3f에 도시되어 있다.

그리고는 상기 도금층(42)과 금속박막층(40)에 회로패턴을 형성하기 위한 공정이 진행된다. 먼저 상기 도금층(42) 상에 포토리지스트(70')를 도포한다. 물론 회로패턴의 설계에 따라서 적절한 위치에 윈도우(72')가 형성된다. 이와 같은 포토리지스트(70')는 이후의 노광, 현상 및 에칭 등의 공정을 위한 것이다. 도 3g에 포토리지스트(70')가 도금층(42) 상에 입혀져 있는 것이 도시되어 있다.

다음으로는 상기 패널의 양면에 노광, 현상 및 에칭공정을 진행한다. 이와 같은 공정을 통해 상기 윈도우(72')에 해당되는 부분의 도금층(42)과 금속박막층(40)이 제거되고, 상기 포토리지스트(70')가 제거되면, 원하는 회로패턴이 형성된다. 이와 같은 상태가 도 3h에 도시되어 있다.

상기와 같이 회로패턴이 완성된 후에는 이들 사이의 절연특성을 향상시키기고 회로의 손상(인접 회로패턴과의 도통 등)을 막기 위해 포토솔더리지스트(Photo Solder Resist)(80)를 도 3i에서와 같이 패널 양면의 회로패턴을 덮도록 도포한다. 그리고 현상과 큐어링(curing)공정을 통해, 예를 들어 와이어 본딩이나 솔더볼 본딩을 위한 본딩패드(46)를 형성한다.(도 3j 참고)

그리고는 상기 본딩패드(46)에 금도금공정을 수행한다. 이는 칩을 실장하여 패키징하는 공정에서 와이어나 솔더볼의 본딩력을 강화하기 위한 공정이다. 이와 같이 본딩패드(46)에 금도금층(48)이 형성된 상태가 도 3k에 도시되어 있다.

여기서 상기 금도금층(48)을 형성하기 위해서는 상기 도금층(42) 및 제1금속박막층(40)으로 형성된 회로패턴에 전원을 공급하여야 한다. 이때 상기 형성된 회 로패턴은 각각 상기 블라인드 비어홀(32)과 1:1 대응되게 형성되는 것이 일반적이다. 그리고 상기 블라인드 비어홀(32)은 그 내면에 형성된 상기 도금층(42)에 의해 상기 제2금속박막층(40')과 전기적으로 연결되어 있다. 따라서 상기 회로패턴에 금도금을 수행하기 위한 전원은 상기 제2금속박막층(40')을 통해 전달된다.

상기와 같이 하여 상기 원단(20)의 일면, 즉 제1금속박막층(40) 상에 회로패턴을 완성하고 나면, 상기 제2금속박막층(40')의 부분에 회로패턴을 형성하기 위한 공정이 진행된다.

먼저, 캐리어(50) 부분을 절단하여 상기 원단(20)을 분리한다. 이때, 상기 이형재(60)의 존재에 의해 상기 제2금속박막층(40)과 캐리어(50)사이가 보다 용이하게 분리된다.

도 4a에 도시된 바와 같이 상기 캐리어(50)를 가로방향으로 절단하여 양측의 원단(20)을 분리한 후, 회로패턴이 형성된 원단(20)의 면을 서로 마주보게 다시 캐리어(50')를 사용하여 접착한다. 이와 같이 하면 상기 제2금속박막층(40')이 상하면으로 노출되도록 패널이 형성된다. 이때 이미 형성된 회로패턴과 상기 캐리어(50')의 사이에는 역시 이형재(60')가 위치된다. 상기 이형재(60')는 금속박막을 사용하는데, 바람직하기로는 연성인 구리박막이 사용된다.(도 4b 참고)

여기서 상기 구리박막을 연성인 것을 사용하는 이유는 다음과 같다. 즉, 프리프레그인 캐리어(50')로 원단(20)을 접착할 때, 상기 프리프레그가 경화하기 전에 진공과 압력에 의해 녹으면서 상하의 구리박막인 이형재(60')를 밀어 상하의 원단의 표면에 대응되는 상태로 변형되면서 상하면 사이의 회로패턴이 전기적으로 연 결되도록 하는 것이다. 이와 같이 함에 의해 금도금을 위한 회로패턴 측에 전원을 공급할 수 있도록 하는 것이다.

다음으로 상기 제2금속박막층(40') 상에 회로패턴의 형성을 위한 포토리지스트(70")를 도포한다. 이때 회로패턴의 설계에 따라 필요한 위치에 윈도우(72")를 형성한다. 이와 같은 상태가 도 4c에 도시되어 있다.

그리고는 상기 포토리지스트(70")가 도포되어 있는 패널의 양면에 노광, 현상 및 에칭공정을 수행한다. 이와 같이 하여 상기 윈도우(72")부분을 제거하면 도 4d에 도시된 바와 같이 된다. 에칭공정을 마친 후에는 상기 포토리지시트(70")를 제거한다. 이와 같이 되면 상기 제2금속박막층(40')에 회로패턴의 형성이 완성된다.(도 4e 참조)

다음으로는 회로패턴의 절연을 위해 포토솔더리지스트(80')를, 도 4f에 도시된 바와 같이, 도포하게 된다. 그리고 현상과 큐어링(curing)공정을 통해, 예를 들어 와이어 본딩이나 솔더볼의 본딩을 위한 본딩패드(46')를 형성한다.(도 4g 참고)

그리고는 상기 본딩패드(46')에 금도금공정을 수행한다. 이는 칩을 실장하여 패키징하는 공정에서 와이어 및 솔더볼의 본딩력을 강화하기 위한 공정이다. 이와 같이 본딩패드(46')에 금도금층(48')이 형성된 상태가 도 4h에 도시되어 있다. 이때 상기 금도금층(48')을 형성함에 있어서는 상기 이형재(60')인 구리박막을 통해 전원이 공급된다.

마지막으로 상기 캐리어(50')를 제거하여 분리하면 각각의 원단(20)이 인쇄회로기판(90)으로 완성된다. 이와 같은 상태가 도 4i에 도시되어 있다.

한편, 본 발명의 공정에서 상기 제2금속박막층(40')에 회로패턴을 형성함에 있어서는 별도의 도금공정을 수행하지 않고, 원래의 두께의 금속박막층(40')을 에칭공정을 통해 회로패턴으로 형성하였다.

위에서 상세히 설명한 바와 같은 본 발명에 의한 인쇄회로기판의 제조방법에 의하면, 볼패드나 본딩패드의 금도금을 위한 전원을 공급하기 위해서 별도의 구조를 인쇄회로기판 상에 형성하지 않는다. 제조과정중의 금속박막층이나 이형재를 이용하여 형성된 볼패드나 본딩패드 등에 전원을 공급하여 금도금을 수행한다.

따라서, 인쇄회기판에 불필요한 구조물이 형성되지 않아 상대적으로 회로패턴의 밀집도를 높일 수 있으며, 타이바의 존재에 의한 노이즈의 발생, 신호전달의 지연 등의 현상을 없애 인쇄회로기판의 성능을 높일 수 있는 효과가 있다.

Claims (4)

1. 절연층의 양면에 제1 및 제2 금속박막층을 구비하는 원단을 상기 제2 금속박막층의 사이에 캐리어를 형성하여 서로 접착하는 패널공정과,

   상기 캐리어를 사이에 두고 접착된 원단의 제1금속박막층에 상기 제2금속박막층과 전기적으로 연결되는 회로패턴을 형성하는 회로패턴공정과,

   상기 회로패턴의 본딩패드에 상기 제2금속박막층을 통해 전원을 공급하여 금도금을 수행하는 금도금공정을 포함하여 구성됨을 특징으로 하는 인쇄회로기판의 제조방법.
2. 절연층의 양면에 제1 및 제2 금속박막층을 구비하는 원단을 상기 제1금속박막층의 사이에 캐리어를 형성하고, 상기 캐리어와 제1 금속박막층의 사이에 금속재질의 이형재를 위치시켜 서로 접착하는 패널공정과,

   상기 제2금속박막층에 상기 제1금속박막층과 전기적으로 연결되는 회로패턴을 형성하는 회로패턴공정과,

   상기 회로패턴의 본딩패드에 상기 금속재질의 이형재를 통해 전원을 공급하여 금도금을 수행하는 금도금공정을 포함하여 구성됨을 특징으로 하는 인쇄회로기판의 제조방법.
3. 제 2 항에 있어서, 상기 제1금속박막층에는 미리 상기 제2금속박막층과 전기 적으로 연결되는 회로패턴이 형성됨을 특징으로 하는 인쇄회로기판의 제조방법.
4. 제 2 항 또는 제 3 항에 있어서, 상기 이형재는 연성의 금속재질이고 상기 캐리어는 프리프레그로 형성되는 것으로, 상기 원단의 접착을 위해 경화되기 전에 진공과 압력에 의해 녹으면서 상기 이형재가 상기 제1금속박막층 측에 형성된 회로패턴의 표면구조와 대응되는 구조로 됨을 특징으로 하는 인쇄회로기판의 제조방법.

Images