KR20130104507A

KR20130104507A - 연성인쇄회로기판 및 그의 제조 방법

Info

Publication number: KR20130104507A
Application number: KR1020120026045A
Authority: KR
Inventors: 신동석
Original assignee: 엘지이노텍 주식회사
Priority date: 2012-03-14
Filing date: 2012-03-14
Publication date: 2013-09-25

Abstract

본 발명은 연성인쇄회로기판에 대한 것으로, 코어 절연층의 상부 및 하부에 동박층이 적층되어 있는 복수의 베이스 기판을 준비하는 단계, 반경화성의 지지 기판의 상면 및 하면에 상기 베이스 기판을 각각 부착하여 적층 구조를 형성하는 단계, 상기 적층 구조의 상면 및 하면에 노출되어 있는 동박층을 기초로 도금층을 형성하는 단계, 상기 적층 구조를 경화하여 상기 적층 구조로부터 상기 베이스 기판을 각각 분리하는 단계, 그리고 상기 베이스 기판의 도금층 및 동박층을 식각하여 제1 회로 패턴 및 제2 회로 패턴을 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법을 제공한다. 따라서, 회로 패턴을 형성할 때 박막의 FCCL을 2개 겹쳐 공정을 진행함으로써 공정 두께가 확보되어 구겨짐 또는 말림이 형성되지 않아 화학 식각 시에 박판의 품질이 개선된다.

Description

연성인쇄회로기판 및 그의 제조 방법{The flexible printed circuit board and the method for manufacturing the same}

본 발명은 인쇄회로기판 및 그의 제조 방법에 관한 것이다.

인쇄회로기판(PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같

은 전도성 재료로 회로라인 패턴을 인쇄하여 형성한 것으로, 전자부품을 탑재하기 직전의 기판(Board)을 말한다. 즉, 여러 종류의 많은 전자 소자를 평판 위에 밀집 탑재하기 위해, 각 부품의 장착 위치를 확정하고, 부품을 연결하는 회로 패턴을 평판 표면에 인쇄하여 고정한 회로 기판을 의미한다.

이러한 인쇄회로기판은 FCCL(Flexible cupper claded laminate)(11)로부터 동박층을 식각하여 회로 패턴을 형성한다.

이때, 형성되는 회로 패턴은 화학적 식각 등을 통해 진행되는데, 대면적의 FCCL(11)에 패터닝된 영역을 제거하기 위해 화학적 식각 시 회로 패턴이 구겨지거나 FCCL(11)이 말리는 것을 방지하기 위하여, 도 1과 같이 가장자리 영역에 가이드 지그(12)를 부착한다.

그러나, 이러한 가이드 지그(12)를 접착제(13)를 통해 부착하여 공정을 진행하여도 회로 패턴이 구겨지는 현상이 발생하고, 가이드 지그(12)가 부착되지 않은 부분의 모서리 또는 중앙 영역에서 불량이 발생할 수 있다.

실시예는 말림이 없이 회로 패턴을 제조하는 새로운 방법을 제공한다.

실시예는 코어 절연층, 상기 코어 절연층의 상부 또는 하부 중 일면에 형성되는 제1 회로 패턴, 그리고 상기 코어 절연층의 상부 또는 하부 중 타면에 형성되는 제2 회로 패턴을 포함하며, 상기 제1 회로 패턴은 씨드층 및 상기 씨드층을 씨드로 전해도금된 도금층이며, 상기 제2 회로 패턴은 단일층으로 형성되는 인쇄회로기판을 제공한다.

한편, 실시예는 코어 절연층의 상부 및 하부에 동박층이 적층되어 있는 복수의 베이스 기판을 준비하는 단계, 반경화성의 지지 기판의 상면 및 하면에 상기 베이스 기판을 각각 부착하여 적층 구조를 형성하는 단계, 상기 적층 구조의 상면 및 하면에 노출되어 있는 동박층을 기초로 도금층을 형성하는 단계, 상기 적층 구조를 경화하여 상기 적층 구조로부터 상기 베이스 기판을 각각 분리하는 단계, 그리고 상기 베이스 기판의 도금층 및 동박층을 식각하여 제1 회로 패턴 및 제2 회로 패턴을 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법을 제공한다.

본 발명에 따르면, 회로 패턴을 형성할 때 박막의 FCCL을 2개 겹쳐 공정을 진행함으로써 공정 두께가 확보되어 구겨짐 또는 말림이 형성되지 않아 화학 식각 시에 박판의 품질이 개선된다.

또한, 종래 가이드 지그를 부착하지 않고 공정을 진행할 수 있어 공정 효율이 향상된다.

그리고, 한번의 공정으로 2개의 회로 기판이 형성됨으로써 공정 수율이 향상된다.

도 1은 종래 기술에 따른 공정 중의 인쇄회로기판을 나타내는 것이다.
도 2는 본 발명의 실시예에 따른 인쇄회로기판의 단면도이다.
도 3 내지 도 11은 도 2의 인쇄회로기판을 제조하기 위한 방법을 나타내는 단면도이다.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.

그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.

층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

이하에서는 도 2 내지 도 11를 참고하여 본 발명의 실시예에 따른 인쇄회로 기판을 설명한다.

도 2는 본 발명의 실시예에 따른 인쇄회로기판의 단면도이다.

도 2를 참고하면, 본 발명에 따른 인쇄회로기판(100)은 코어 절연층(110), 상기 코어 절연층(110) 상부 또는 하부에 형성되는 회로 패턴(120)을 포함한다.

상기 코어 절연층(110)은 연성을 가지는 영역을 포함하며, 글라스 섬유 함침 기판일 수 있으며, 에폭시계 절연 수지와 같은 수지물 내에 글라스 섬유를 함침하고, 수지물 내에 필러가 분산되어 있을 수 있다.

상기 필러는 구형 또는 막대형의 AlO₃ 또는 SiO₂로 형성될 수 있다.

상기 코어 절연층(110)은 코어 절연층(110)을 관통하는 비아홀(111)을 포함할 수 있다.

상기 비아홀(111)은 도 2와 같이 하부로 갈수록 면적이 작아지는 형상을 가질 수 있으며, 이와 달리 균일한 폭을 갖도록 형성될 수 있다.

상기 비아홀(111)을 매립하며 전도성 비아(125)가 형성될 수 있으며, 상기 전도성 비아(125)는 알루미늄, 구리, 은, 백금, 니켈 또는 팔라듐 중 적어도 하나를 포함하는 합금과 같은 금속물로 형성될 수 있다.

상기 코어 절연층(110)의 상부 또는 하부에 회로 패턴(120)이 형성되어 있다.

회로 패턴(120)은 전기전도도가 높고, 저항이 낮은 물질로 형성되는데, 알루미늄, 구리, 은, 백금, 니켈 또는 팔라듐 중 적어도 하나를 포함하는 합금과 같은 금속물로 형성될 수 있다.

이때, 상기 회로 패턴(120)은 단일 층으로 형성될 수 있으나, 이와 달리 복수의 층으로 형성될 수도 있다. 또한, 도 2와 같이 상부의 회로 패턴(120)은 도금으로 형성되는 경우, 씨드층(122) 위에 전해도금층이 형성될 수 있고, 하부의 회로 패턴(120)은 단일층으로 형성될 수 있다.

씨드층(122)으로서, 구리, 니켈 또는 이들의 함금이 형성될 수 있으며, 상기 씨드층(122) 위에 전해도금층으로 알루미늄, 구리, 은, 백금, 니켈 또는 팔라듐 중 적어도 하나를 포함하는 합금이 적용될 수 있다.

상기 회로패턴(120)을 덮으며 솔더 레지스트(도시하지 않음)가 더 형성될 수 있다.

이러한 인쇄회로기판(100)은 전체 두께가 40μm 이하의 얇은 두께일 수 있다.

상기 인쇄회로기판(100)의 경우, 전체 두께가 40 μm 이하를 충족함에도 회로 패턴(120) 형성 시에 말림이나 구겨짐 없이 회로 패턴(120)을 형성할 수 있다.

이하에서는 도 3 내지 도 11을 참고하여 도 2의 인쇄회로기판(100)의 제조 방법을 설명한다.

먼저, 도 3과 같이 코어 절연층(110)의 상부 또는 하부에 동박층(121)이 형성되어 있는 FCCL을 준비한다.

상기 FCCL은 회로 패턴(120)의 구현에 따라 동박층(121)이 상부 또는 하부 중 어느 한쪽에만 한정적으로 형성될 수 있다.

상기 FCCL의 코어 절연층(110)은 글라스 섬유 함침 기판으로서, 에폭시계 절연 수지와 같은 수지물 내에 글라스 섬유를 함침하고, 수지물 내에 필러가 분산되어 있을 수 있다.

다음으로, 도 4와 같이 지지기판(200)을 준비한다.

상기 지지기판(200)은 접착성을 가지는 절연 기판으로서, 반경화 상태를 유지할 수 있다.

상기 지지기판(200)의 양 면에 각각의 FCCL을 부착한다.

이때, 지지기판(200)의 상면 및 하면에 부착되는 FCCL은 회로 패턴(120)을 형성할 동박층(121)이 외부를 향하도록 배치한다.

상기 지지기판(200)의 상하면에 FCCL을 압착함으로써 하나의 적층 구조를 형성한다.

상기 적층 구조는 지지기판(200)의 접착력에 의해 상하면에 FCCL이 부착되어 후속 공정 시에 하나의 기판처럼 이동 가능하다.

다음으로 도 5와 같이 적층 구조의 상면 및 하면에 노출되어 있는 동박층(121)을 하프 에칭(half etching)한다.

상기 하프 에칭에 의해 동박층(121)이 거의 제거되어 코어 절연층(110)의 상부에는 얇은 두께의 동박층이 씨드층(122)으로서 잔재한다.

다음으로, 도 6과 같이 얇은 동박층(121)과 코어 절연층(110)에 레이저를 조사하여 씨드층(122)과 코어 절연층(110)을 동시에 식각함으로써 비아홀(111)을 형성한다.

상기 비아홀(111)은 CO₂ 레이저 또는 YAG 레이저를 통해 형성할 수 있으며, 지지기판(200)의 상부 및 하부에서 동시에 진행함으로써 2개의 FCCL의 코어 절연층(110)에 동시에 비아홀(111)을 형성할 수 있다.

이때, 양 쪽의 FCCL의 비아홀(111)의 형성은 대칭적으로 형성될 수 있으나, 이와 달리 서로 다른 설계에 의해 비아홀(111)이 형성될 수도 있다.

다음으로, 노출된 코어 절연층(110)에 디스미어를 수행할 수 있다.

즉, 코어 절연층(110)을 부풀린 뒤, 과망간산염을 이용하여 부풀어진 절연층 (110)을 제거하고, 절연층(110) 표면을 중화시키는 습식 공정을 통하여 스미어를 제거한다.

디스미어 공정을 통해 상기 코어 절연층(110) 표면에 조도가 부여될 수 있다.

다음으로, 도 7과 같이, 씨드층(122)을 씨드로 전해도금을 진행한다.

상기 도금은 알루미늄, 구리, 은, 백금, 니켈 또는 팔라듐 중 어느 하나를 포함하는 금속으로 진행할 수 있으며, 전해 도금으로 형성되는 도금층(123, 124)은 적층 구조의 측면까지 연장되어 형성된다.

이때, 형성되는 도금층(123, 124)은 비아홀(111)의 측면 및 바닥면에 동시에 형성되며, 전해 도금의 시간 및 전류에 따라 비아홀(111)을 매립하는 비아를 형성하거나, 측면 및 바닥면을 따라 형성되는 전도성 비아를 형성할 수 있다.

다음으로, 도 8과 같이 적층 구조의 가장자리 영역을 트리밍(trimming)한다.

이때, 상기 트리밍에 의해 적층 구조의 측면에 형성되는 도금층(124)이 제거되며, 도금층(124)과 이웃하는 FCCL도 함께 제거될 수 있다.

다음으로, 도 9와 같이 열처리하여 지지기판(200)을 경화한다.

상기 지지기판(200)이 경화되면 접착성을 잃어, 도 10과 같이 지지기판(200)과 FCCL이 용이하게 분리될 수 있다.

따라서, 지지기판(200)을 중심으로 상부 및 하부로부터 FCCL이 각각 분리형성되며, 각각의 FCCL은 코어 절연층(110)을 기준으로 상면에는 비아홀(111)과 연장되는 도금층(123)이 형성되어 있으며, 하부에는 FCCL의 두꺼운 동박층(121)이 형성되어 있다.

다음으로, 도 11과 같이 상부의 도금층(123) 및 씨드층(122)을 식각하여 회로 패턴(120)을 형성하고, 하부의 동박층(121)을 회로 설계에 따라 패터닝함으로써 코어 절연층(110) 하부에 회로 패턴(120)을 형성할 수 있다.

이와 같이, 반경화성의 지지기판(200)을 중심으로 2개의 FCCL을 이용하여 동시에 공정을 진행함으로써 공정 비용을 줄이면서 수율을 향상시킬 수 있다. 또한 공정 시에 적층 구조의 두께가 100 μm 이상을 충족함으로써 화학적 식각에 의한 회로 패턴(120) 형성 등의 동정에서 동박층(121)의 구겨짐 또는 밀림 현상을 방지할 수 있다.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

인쇄회로기판 100
코어 절연층 110
회로 패턴 120
지지기판 200

Claims

연성의 코어 절연층,
상기 코어 절연층의 상부 또는 하부 중 일면에 형성되는 제1 회로 패턴, 그리고
상기 코어 절연층의 상부 또는 하부 중 타면에 형성되는 제2 회로 패턴을 포함하며,
상기 제1 회로 패턴은 씨드층 및 상기 씨드층을 씨드로 전해도금된 도금층을 포함하며, 상기 제2 회로 패턴은 단일층으로 형성되는
연성인쇄회로기판.
제1항에 있어서,
상기 씨드층과 상기 제2 회로 패턴은 동일한 물질로 형성되어 있는 연성인쇄회로기판.
제1항에 있어서,
상기 씨드층은 상기 제2 회로 패턴보다 얇은 두께를 가지는 연성인쇄회로기판.
제1항에 있어서,
상기 코어 절연층을 관통하는 비아를 더 포함하는 연성인쇄회로기판.
연성의 코어 절연층의 상부 및 하부에 동박층이 적층되어 있는 복수의 베이스 기판을 준비하는 단계,
반경화성의 지지 기판의 상면 및 하면에 상기 베이스 기판을 각각 부착하여 적층 구조를 형성하는 단계,
상기 적층 구조의 상면 및 하면에 노출되어 있는 동박층을 기초로 도금층을 형성하는 단계,
상기 적층 구조를 경화하여 상기 적층 구조로부터 상기 베이스 기판을 각각 분리하는 단계, 그리고
상기 베이스 기판의 도금층 및 동박층을 식각하여 제1 회로 패턴 및 제2 회로 패턴을 형성하는 단계
를 포함하는
연성인쇄회로기판의 제조 방법.
제5항에 있어서,
상기 도금층을 형성하는 단계는,
상기 적층 구조의 상면 및 하면에 노출되어 있는 동박층을 얇게 식각하여 씨드층을 형성하는 단계,
상기 씨드층을 씨드로 전해도금하여 상기 도금층을 형성하는 단계
를 포함하는 연성인쇄회로기판의 제조 방법.
제6항에 있어서,
상기 씨드층을 형성한 뒤,
레이저를 이용하여 상기 씨드층과 상기 코어 절연층에 비아홀을 형성하는 단계를 더 포함하는 연성인쇄회로기판의 제조 방법.
제7항에 있어서,
상기 베이스 기판을 분리하는 단계는,
상기 적층 구조의 가장자리 영역을 트리밍하는 단계, 그리고
상기 적층 구조의 지지 기판을 경화하여 상기 지지기판으로부터 상기 베이스 기판을 박리하는 단계를 포함하는 연성인쇄회로기판의 제조 방법.
제5항에 있어서,
상기 베이스 기판의 씨드층과 도금층을 동시에 식각하여 상기 제1 회로 패턴을 형성하고, 상기 동박층을 식각하여 상기 제2 회로 패턴을 형성하는 연성인쇄회로기판의 제조 방법.
제9항에 있어서,
상기 베이스 기판은 40 μm 의 두께를 가지는 연성인쇄회로기판의 제조 방법.