KR20130065473A - 인쇄회로기판 및 그의 제조 방법 - Google Patents
인쇄회로기판 및 그의 제조 방법 Download PDFInfo
- Publication number
- KR20130065473A KR20130065473A KR1020110132352A KR20110132352A KR20130065473A KR 20130065473 A KR20130065473 A KR 20130065473A KR 1020110132352 A KR1020110132352 A KR 1020110132352A KR 20110132352 A KR20110132352 A KR 20110132352A KR 20130065473 A KR20130065473 A KR 20130065473A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit pattern
- insulating layer
- circuit board
- coverlay
- printed circuit
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0154—Polyimide
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명은 인쇄회로기판에 대한 것으로, 베이스 기판, 상기 베이스 기판 위에 기저회로패턴, 상기 기저회로패턴을 덮는 절연커버레이, 상기 절연커버레이 위에 형성되는 제1 회로패턴, 그리고 상기 제1 회로패턴을 덮으며 형성되는 솔더 레지스트를 포함하는 인쇄회로기판을 제공한다. 따라서, 커버레이와 동박층이 부착되어 있는 부재를 적용하여, 절연층의 수효를 줄일 수 있다. 또한, 커버레이와 동박층이 라미네이트 되어 있는 부재를 사용하면서 각 층의 두께가 전체적으로 줄어들어 인쇄회로기판의 전체 두께를 줄일 수 있다.
Description
본 발명은 인쇄회로기판 및 그의 제조 방법에 관한 것이다.
인쇄회로기판(PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같은 전도성 재료로 회로라인 패턴을 인쇄하여 형성한 것으로, 전자부품을 탑재하기 직전의 기판(Board)을 말한다. 즉, 여러 종류의 많은 전자 소자를 평판 위에 밀집 탑재하기 위해, 각 부품의 장착 위치를 확정하고, 부품을 연결하는 회로 패턴을 평판 표면에 인쇄하여 고정한 회로 기판을 의미한다.
도 1은 종래의 인쇄회로기판을 제시한 것이다.
도 1을 참고하면, 종래의 인쇄회로기판(1)은 코어기판(10)의 상하부에 형성된 회로 패턴(20) 및 상기 회로 패턴(20)을 덮는 커버레이(30)가 형성되며, 상기 커버레이(30) 위에 접착층(40)을 사이에 두고 상부 절연층(15) 및 상부 회로 패턴이 형성되어 있다. 이때, 상부 회로패턴을 덮으며 솔더 레지스트(30)가 형성된다.
그러나, 도 1의 종래의 인쇄회로기판(10)의 경우, 4층의 회로패턴층을 형성하기 위하여, 절연층 사이에 다층의 층상 구조가 형성된다. 따라서 인쇄회로기판의 두께가 두꺼워짐으로 공정이 복잡해지고, 슬림화에 어려움이 있다.
실시예는 새로운 구조를 가지는 인쇄회로기판 및 그의 제조 방법을 제공한다.
실시예는 두께가 얇은 인쇄회로기판을 제공한다.
실시예는 베이스 기판, 상기 베이스 기판 위에 기저회로패턴, 상기 기저회로패턴을 덮는 절연커버레이, 상기 절연커버레이 위에 형성되는 제1 회로패턴, 그리고 상기 제1 회로패턴을 덮으며 형성되는 솔더 레지스트를 포함하는 인쇄회로기판을 제공한다.
한편, 실시예는 연성 기판 위에 기저회로패턴을 형성하는 단계, 상기 기저회로패턴 위에 금속커버레이를 부착하는 단계, 상기 금속커버레이의 금속층을 식각하여 제1 회로패턴을 형성하는 단계, 그리고 상기 제1 회로패턴 위에 솔더 레지스트를 도포하는 단계를 포함하는 인쇄회로기판의 제조방법을 제공한다.
본 발명에 따르면, 커버레이와 동박층이 부착되어 있는 부재를 적용하여, 절연층의 수효를 줄일 수 있다.
또한, 커버레이와 동박층이 라미네이트 되어 있는 부재를 사용하면서 각 층의 두께가 전체적으로 줄어들어 인쇄회로기판의 전체 두께를 줄일 수 있다.
도 1은 종래 기술에 따른 인쇄회로기판의 단면도이다.
도 2는 본 발명의 실시예에 따른 인쇄회로기판의 단면도이다.
도 3 내지 도 9는 도 2의 인쇄회로기판을 제조하기 위한 방법을 나타내는 단면도이다.
도 2는 본 발명의 실시예에 따른 인쇄회로기판의 단면도이다.
도 3 내지 도 9는 도 2의 인쇄회로기판을 제조하기 위한 방법을 나타내는 단면도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
본 발명은 인쇄회로기판에 있어서, 코어 절연층을 덮는 커버레이를 동박층과 일체화된 부재로 사용하여 두께가 절감된 인쇄회로기판을 제시한다.
이하에서는 도 2 내지 도 9를 참고하여 본 발명의 실시예에 따른 인쇄회로 기판을 설명한다.
도 2는 본 발명의 실시예에 따른 인쇄회로기판의 단면도이다.
도 2를 참고하면, 본 발명에 따른 인쇄회로기판(100)은 베이스 기판(110)의 적어도 한 면에 기저회로패턴(120)이 형성되어 있다.
상기 베이스 기판(110)은 연성 수지일 수 있으며, 폴리 이미드를 포함하는 절연층으로 형성될 수 있다.
상기 기저회로패턴(120)은 구리를 포함하는 합금으로 형성될 수 있다.
상기 기저회로패턴(120)의 상부 또는 하부에 절연커버레이(130)가 형성되어 있다.
상기 절연커버레이(130)는 복수의 적층 구조를 가질 수 있으며, 도 2와 같이 제1 접착층(131), 접착절연층(135), 그리고 절연층(133)의 층상 구조를 가질 수 있다.
이때, 상기 제1 접착층(131) 및 접착절연층(135)은 플렉서블한 성질을 가지며, 접착절연층(135)은 폴리 이미드를 포함하는 수지재로 형성될 수 있다.
상기 절연층(133)은 리지드한 성질의 절연층(133)일 수 있으며, 제1 회로패턴(140)의 모재인 동박층과 일체화되어 있는 프리프레그일 수 있다.
상기 절연커버레이(130)의 절연층(133) 위에 제1 회로패턴(140)이 형성되어 있으며, 상기 제1 회로패턴(140)과 절연층(133)은 일체로 형성되어 있다.
즉, 절연커버레이(130)와 제1 회로패턴(140)은 동일한 기재로부터 형성되어, 상기 절연층(133)과 제1 회로패턴(140)은 회로 패턴(140) 사이에 절연층(133)이 돌출되지 않고, 편편한 절연층(133) 표면으로부터 제1 회로패턴(140)이 패터닝된 상태를 가진다.
이러한 절연커버레이(130)의 일체화에 의해, 절연커버레이(130)의 두께는 40 내지 55μm 이하를 가진다.
상기 절연층(133) 위에 형성되는 제1 회로패턴(140)은 구리를 포함하는 합금으로 형성될 수 있으며, 상기 제1 회로패턴(140)을 덮으며 솔더 레지스트(150)가 형성되어 있다.
이때, 제1 회로패턴(140)의 일부인 패드(145)는 상기 솔더 레지스트(150)에 의해 노출되어 별도의 표면처리될 수 있다.
한편, 상기 베이스 기판(110)의 상하부에 형성되는 기저회로패턴(120)을 서로 연결하는 제1 쓰루홀(125) 및 상기 제1 회로패턴(140)으로부터 상기 기저회로패턴(120)을 관통하는 제2 쓰루홀(146)이 회로 설계에 따라 형성될 수 있으며, 상기 기저회로패턴(120)과 제1 회로패턴(140)을 연결하는 전도성 비아(134)가 형성될 수도 있다.
제1 및 제2 쓰루홀(125, 146) 및 전도성 비아(134)의 형성 공정에 따라 상기 기저회로패턴(120) 및 제1 회로패턴(140)은 다층 구조를 가질 수 있으며, 이러한 공정은 일반적인 도금 공정 등을 모두 포함한다.
이하에서는 도 3 내지 도 9를 참고하여 도 2의 인쇄회로기판의 제조 방법을 설명한다.
먼저, 베이스 기재를 제공하는 방법은 연성의 베이스 기판(110)의 적어도 일면에 동박층(121)을 적층하고, 도 4와 같이 상기 동박층(121) 및 베이스 기판(110)을 관통하도록 제1 쓰루홀(125)을 형성한다.
상기 제1 쓰루홀(125)의 형성은 레이저 식각 등을 이용하거나, 펀치 등의 물리적 공정도 가능하다.
다음으로, 동박층(121)을 식각하여 도 5의 기저회로패턴(120)을 형성할 수 있다.
이때, 상기 베이스 기판(110)과 상부 및/또는 하부 동박층(121)은 FCCL(Flexible cupper claded laminate)일 수 있으며, 상기 상부 또는 하부의 동박층(121)을 패터닝하여 기저회로패턴(120)을 형성한다.
다음으로, 도 6과 같이, 금속커버레이를 기저회로패턴(120) 위에 부착한다.
상기 금속커버레이는 다층구조로 형성될 수 있으며, 제1 접착층(131), 접착절연층(135), 절연층(133) 및 동박층(141)의 적층 구조를 가질 수 있다.
상기 금속커버레이는 40 내지 50μm의 두께를 가지며, 접착절연층(135)은 연성을 가지는 폴리 이미드 필름일 수 있다.
다음으로, 도 7과 같이 금속커버레이로부터 베이스 기판(110)까지 모두 관통하는 제2 쓰루홀(146)을 형성한다.
상기 제2 쓰루홀(146)의 형성은 절연층(133)과 동박층(141)을 동시에 식각하므로 물리적 식각 또는 레이저 식각을 모두 이용할 수 있다.
이때, 기저회로패턴(120) 중 상부의 회로패턴과 연결하는 영역을 노출하는 비아(134)도 함께 형성할 수 있다.
제1 및 제2 쓰루홀(125, 146) 및 비아(134)가 전도성을 가지는 경우, 측면에 전도성 물질이 도포되어야 하므로 전도성 페이스트를 도포하여 매립하거나, 전도성 금속을 전면에 도금할 수 있다. 도금하는 경우, 상기 동박층(141)도 동시에 도금되어 동박층(141)이 다층 구조를 가질 수 있다.
다음으로, 도 8과 같이 금속커버레이의 동박층(141)을 식각하여 제1 회로패턴(140)을 형성한다.
한편, 금속커버레이의 접착층(133)과 동박층(141)이 라미네이트되어 있는 상태에서 동박층(141)을 식각하므로 동박층(141) 하부의 접착절연층(135) 및 절연층(133)이 제1 회로패턴(140) 사이로 밀려나오지 않으며, 도 2의 절연커버레이(130)을 형성한다.
마지막으로 제1 회로패턴(140)을 덮는 솔더 레지스트(150)를 형성하면서 상기 패드(145)를 노출하면 도 2의 인쇄회로기판이 완성된다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
인쇄회로기판 100
베이스 기판 110
절연커버레이 130
베이스 기판 110
절연커버레이 130
Claims (13)
- 베이스 기판,
상기 베이스 기판 위에 기저회로패턴,
상기 기저회로패턴을 덮는 절연커버레이,
상기 절연커버레이 위에 형성되는 제1 회로패턴, 그리고
상기 제1 회로패턴을 덮으며 형성되는 솔더 레지스트
를 포함하는 인쇄회로기판. - 제1항에 있어서,
상기 절연커버레이는
연성 절연층,
상기 연성 절연층 위에 접착 절연층, 그리고
상기 접착 절연층 위에 강성 절연층을 포함하며,
상기 제1 회로패턴 사이에 상기 강성 절연층이 돌출되지 않는 인쇄회로기판. - 제1항에 있어서,
상기 제1 회로패턴은 상기 솔더 레지스트에 의해 노출되는 패드 영역을 포함하는 인쇄회로기판. - 제3항에 있어서,
상기 연성 절연층은 기저회로패턴을 덮는 커버레이인 인쇄회로기판. - 제2항에 있어서,
상기 절연커버레이의 접착절연층은 폴리이미드를 포함하는 수지재인 인쇄회로기판. - 제5항에 있어서,
상기 절연커버레이의 두께는 40 내지 55μm 이하인 인쇄회로기판. - 제1항에 있어서,
상기 기저회로패턴과 상기 제1 회로패턴을 연결하는 전도성 비아를 포함하는인쇄회로기판. - 제7항에 있어서,
상기 기저회로패턴은 상기 베이스 기판의 상하부에 형성되어 있으며, 상부 기저회로패턴과 하부 기저회로패턴을 전기적으로 연결하는 쓰루홀을 더 포함하는 인쇄회로기판. - 연성 기판 위에 기저회로패턴을 형성하는 단계,
상기 기저회로패턴 위에 금속커버레이를 부착하는 단계,
상기 금속커버레이의 금속층을 식각하여 제1 회로패턴을 형성하는 단계, 그리고
상기 제1 회로패턴 위에 솔더 레지스트를 도포하는 단계
를 포함하는
인쇄회로기판의 제조방법. - 제9항에 있어서,
상기 금속커버레이를 부착하는 단계는,
연성의 절연층, 상기 절연층의 상부에 형성된 접착절연층, 상기 접착절연층 위에 강성의 절연층, 그리고 상기 강성의 접착층 위에 동박층을 가지는 상기 금속커버레이를 상기 연성의 절연층이 상기 기저회로패턴과 닿도록 부착하는 인쇄회로기판의 제조방법. - 제10항에 있어서,
상기 금속커버레이의 연성의 절연층은 폴리이미드를 포함하는 수지재인 인쇄회로기판의 제조 방법. - 제11항에 있어서,
상기 금속커버레이의 두께는 40 내지 55μm 이하인 인쇄회로기판의 제조 방법. - 제11항에 있어서,
상기 제1 회로패턴을 형성하는 단계는
상기 금속커버레이의 상기 동박층을 식각하여 상기 제1 회로패턴을 형성하는 인쇄회로기판의 제조 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110132352A KR101946989B1 (ko) | 2011-12-09 | 2011-12-09 | 인쇄회로기판 및 그의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110132352A KR101946989B1 (ko) | 2011-12-09 | 2011-12-09 | 인쇄회로기판 및 그의 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20130065473A true KR20130065473A (ko) | 2013-06-19 |
KR101946989B1 KR101946989B1 (ko) | 2019-02-12 |
Family
ID=48862054
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110132352A KR101946989B1 (ko) | 2011-12-09 | 2011-12-09 | 인쇄회로기판 및 그의 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101946989B1 (ko) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101477713B1 (ko) * | 2013-07-19 | 2014-12-30 | 주식회사 한빛티앤아이 | 스피커용 f-pcb댐퍼 |
KR20220083891A (ko) | 2020-12-11 | 2022-06-21 | 삼원산업주식회사 | 섬유소계 바이오매스로부터 레불린산 생산방법 |
KR20230048779A (ko) | 2021-10-05 | 2023-04-12 | 삼원산업주식회사 | 섬유소계 바이오매스로부터 레불린산 생산방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20070082492A (ko) * | 2006-02-16 | 2007-08-21 | 니폰 메크트론 가부시키가이샤 | 다층 회로기판 및 그 제조방법 |
KR20110002527A (ko) * | 2009-07-02 | 2011-01-10 | 대덕지디에스 주식회사 | 다층 연성회로기판 및 그 제조방법 |
-
2011
- 2011-12-09 KR KR1020110132352A patent/KR101946989B1/ko active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20070082492A (ko) * | 2006-02-16 | 2007-08-21 | 니폰 메크트론 가부시키가이샤 | 다층 회로기판 및 그 제조방법 |
KR20110002527A (ko) * | 2009-07-02 | 2011-01-10 | 대덕지디에스 주식회사 | 다층 연성회로기판 및 그 제조방법 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101477713B1 (ko) * | 2013-07-19 | 2014-12-30 | 주식회사 한빛티앤아이 | 스피커용 f-pcb댐퍼 |
KR20220083891A (ko) | 2020-12-11 | 2022-06-21 | 삼원산업주식회사 | 섬유소계 바이오매스로부터 레불린산 생산방법 |
KR20230048779A (ko) | 2021-10-05 | 2023-04-12 | 삼원산업주식회사 | 섬유소계 바이오매스로부터 레불린산 생산방법 |
Also Published As
Publication number | Publication date |
---|---|
KR101946989B1 (ko) | 2019-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8052881B2 (en) | Method of manufacturing multilayer printed circuit board having buried holes | |
US9860978B1 (en) | Rigid-flex board structure | |
US20150114690A1 (en) | Flex-rigid wiring board and method for manufacturing flex-rigid wiring board | |
US9480173B2 (en) | Flex-rigid wiring board and method for manufacturing flex-rigid wiring board | |
US20110036619A1 (en) | Flex-rigid wiring board and method for manufacturing the same | |
KR101905879B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
JP2005079402A (ja) | 回路基板およびその製造方法 | |
KR101946989B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
KR20120016814A (ko) | 소자 내장형 연성회로기판 및 이의 제조방법 | |
US20130269996A1 (en) | Structure of via hole of electrical circuit board | |
JP4863076B2 (ja) | 配線基板及びその製造方法 | |
KR101987378B1 (ko) | 인쇄회로기판의 제조 방법 | |
KR101154739B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
KR101262534B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
KR20130046716A (ko) | 인쇄회로기판 및 그의 제조 방법 | |
KR101283164B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
JP2004214393A (ja) | 多層配線基板の製造方法 | |
KR101154567B1 (ko) | 인쇄회로기판의 제조 방법 | |
JP2005109299A (ja) | 多層配線板およびその製造方法 | |
KR20120026848A (ko) | 연성인쇄회로기판 및 그의 제조 방법 | |
KR101905881B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
KR20130104507A (ko) | 연성인쇄회로기판 및 그의 제조 방법 | |
JP2013219144A (ja) | フレキシブルプリント配線板及びフレキシブルプリント配線板の製造方法 | |
JP2004296570A (ja) | 回路基板用絶縁部材、多層回路基板、回路モジュール、電子機器および多層回路基板の製造方法 | |
JP2001237549A (ja) | 多層配線基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |