KR20110002527A - 다층 연성회로기판 및 그 제조방법 - Google Patents

다층 연성회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR20110002527A
KR20110002527A KR1020090060023A KR20090060023A KR20110002527A KR 20110002527 A KR20110002527 A KR 20110002527A KR 1020090060023 A KR1020090060023 A KR 1020090060023A KR 20090060023 A KR20090060023 A KR 20090060023A KR 20110002527 A KR20110002527 A KR 20110002527A
Authority
KR
South Korea
Prior art keywords
copper foil
foil layer
layer
adhesive
insulating material
Prior art date
Application number
KR1020090060023A
Other languages
English (en)
Other versions
KR101099454B1 (ko
Inventor
김진범
이충식
Original Assignee
대덕지디에스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대덕지디에스 주식회사 filed Critical 대덕지디에스 주식회사
Priority to KR1020090060023A priority Critical patent/KR101099454B1/ko
Publication of KR20110002527A publication Critical patent/KR20110002527A/ko
Application granted granted Critical
Publication of KR101099454B1 publication Critical patent/KR101099454B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed

Abstract

본 발명은 다층 연성회로기판에 관한 것으로서, 제 1연성절연재와, 제 1연성절연재의 1이상의 면에 접착되어 회로 패턴이 형성되는 제 1동박층과, 제 1동박층에 접착되는 제 2연성절연재와, 얇은 두께를 가지는 접착제 접착층을 통하여 제 2연성절연재에 접착되어 회로 패턴이 형성되는 제 2동박층을 포함하여 이루어진다. 이러한 연성회로기판은 연성절연재와 접착층 및 동박층을 별도의 공정을 통하여 커버레이 원자재로서 미리 생산하였다가 연성동박적층판과 하나의 공정을 통하여 결합시킴으로써, 회로기판을 박판화하고 제조공정 및 제조비용을 절감할 수 있다.
연성회로기판, 커버레이, 박판화

Description

다층 연성회로기판 및 그 제조방법{A multilayer flexible printed cirkit board and manufacturing method thereof}
본 발명은 다층 연성회로기판 및 그 제조방법에 관한 것으로서, 절연재에 접착층 및 동박층이 미리 접착된 커버레이 원자재를 사용하여 다층 연성회로기판을 제조함으로써, 회로기판을 박판화하고 제조공정 및 제조비용을 절감하기 위한 것이다.
전자기기는 고주파신호, 디지털화 등에 더하여 소형, 경량화가 진행되고 있으며, 이에 탑재되는 인쇄회로기판에 있어서도 소형, 고밀도 실장화 등이 요구되고 있다.
따라서 경연성 기판에 있어서도 Fine pitch, 박판화의 요구가 증가하고 있다.
종래의 다층 연성회로기판은, 폴리이미드 필름 상에 회로가 형성된 제 1동박층이 접착된 연성동박적층판(FCCL), 제 1동박층을 보호하는 커버레이, 커버레이에 접착되는 프리프레그(prepreg;PPG) 또는 본딩시트(Bonding sheet)로 이루어지는 접착시트, 접착시트에 접착되는 제 2동박층으로 구성된다.
커버레이는 절연성의 재질로 이루어지는 동시에 내굴곡성이 높은 재질로 이루어진다.
제 1동박층은 내층 회로를 형성하고, 제 2동박층은 외층 회로를 형성한다.
한편, 제 2동박층과 제 1동박층을 관통하는 블라인드 비아홀을 형성하고, 비아홀 내에 동도금을 실시함으로써, 제 1동박층과 제 2동박층을 도통시킨다.
커버레이를 구성하는 폴리이미드 필름은 통상 그 두께가 13~25um이고, 제 2동박층을 커버레이에 접착시키기 위해 사용되는 접착시트는 접착력을 갖는 반경화 상태로서 통상 그 두께가 12.5~50um이다. 이러한 접착시트는 주로 에폭시계열의 혼합 조성물이 사용된다.
이하에서는 종래의 다층 연성회로기판 제조 공정을 살펴본다.
먼저 도 1과 같은 제 1폴리이미드 필름(10)의 양면에 제 1동박층(12)을 각각 접착한다. 이 과정은 에폭시계열의 접착제를 제 1폴리이미드 필름(10) 상에 코팅하여 제 1접착층(13)을 형성하여 제 1동박층(12)를 접착시키므로, 제 1접착층(13)을 매우 얇게 형성하는 것이 가능하다. 이 접착층의 두께는 5~40um이며, 5um 근방의 두께로 형성하는 것이 가능하다.
그리고, 도 2와 같이 제 1동박층(12)에 에칭 공정으로 식각부분(14)을 형성함으로써 회로를 형성하고, 시트 상태로 절단한 상태에서 표면처리 한다.
그리고, 도 3과 같이 커버레이를 구성하는 제 2폴리이미드 필름(20)에 제 1접착층(13)과 동일한 성분의 제 2접착층(22)을 반경화 상태로 코팅한 후, 제 2폴리이미드 필름(20)을 제 2접착층(22)에 가접한 후, 핫 프레스 공정을 통하여 제 2접 착층(22)과 제 2폴리이미드 필름(20)을 제 1동박층(12)에 완전 접착한다.
그리고, 도 4와 같이 제 2폴리이미드 필름(20)의 상면에 프리프레그(prepreg) 또는 본딩시트(bonding sheet)로 이루어지는 접착시트(30)를 올리고, 그 위에 제 2동박층(40)을 가접시킨다. 이후 핫프레스 공정으로 제 2동박층(40)을 접착시트(30)의 상면에 완전 접착시킨다.
그리고, 도 5와 같이 제 1동박층(12)과 제 2동박층(40)을 연결하기 위한 블라인드 비아홀(60)을 형성하고, 이 블라인드 비아홀(60)에 화학 동도금과 전기 동도금을 연속 실시하여 도금층(50)을 형성함으로써 제 1동박층(12)과 제 2동박층(40)을 전기적으로 접속시킨다.
그리고, 도 6과 같이 제 2동박층(40)에 에칭공정 등으로 식각부분(44)을 형성하여 회로를 형성한다.
이후, PSR 공정과 MK 공정 및 후공정을 통하여 다층 연성회로기판을 완성한다.
한편, 이와 같은 공정을 통해 완성되는 종래의 다층 연성회로기판은, 연성동박적층판과 커버레이가 접착된 후, 제 2동박층을 커버레이에 접착시킨다.
따라서 제 2동박층을 커버레이에 접착시키는 공정으로서 12.5~50um의 두께를 갖는 접착시트를 핫프레스 공정으로 접착시키기 때문에 두께가 두꺼워졌으며, 그 공정수도 증가하였다.
이와 같이, 종래의 다층 연성회로기판은 접착시트의 두께 만큼 박판화의 한계가 있으며, 접착시트를 접착하는 공정의 복잡성으로 인하여 연성 회로기판의 제 조비용이 높아지는 문제점 있었다.
본 발명은 상기와 같은 문제점을 해소하기 위하여 안출한 것으로서, 본 발명의 목적은 절연재에 접착층 및 동박층이 미리 접착된 커버레이 원자재를 사용하여 다층 연성회로기판을 제조함으로써, 회로기판을 박판화하고 제조공정 및 제조비용을 절감하기 위한 것이다.
상기와 같은 목적을 달성하기 위한 본 발명은,
제 1연성절연재:
상기 제 1연성절연재의 1이상의 면에 접착되어 회로 패턴이 형성되는 제 1동박층;
상기 제 1동박층에 접착되는 제 2연성절연재; 및
상기 제 2연성절연재에 10um이하의 두께를 갖는 접착제가 코팅된 접착층을 통해 접착되어 회로 패턴이 형성되는 제 2동박층을 포함하여 이루어지며,
상기 제 1동박층과 상기 제 2동박층을 전기적으로 연결하기 위하여 적어도 하나 이상의 상기 연성절연재를 관통하는 블라인드 비아홀이 형성되고, 상기 블라인드 비아홀에 도금층이 형성된 것을 특징으로 하는 다층 연성회로기판을 제공한다.
상기 연성절연재는, 폴리이미드, 액정고분자, 폴리에틸렌 테레프탈레이트, 폴리에테르에테르케톤 중 하나로 이루어진다.
각각의 상기 접착층은 에폭시 계열의 혼합 조성물로 이루어지며, 러버(RUBBER) 30~50%, 에폭시(EPOXY) 40~60%, 경화제 10~30%로 구성된다.
상기와 같은 목적을 달성하기 위한 또 하나의 본 발명은,
제 1연성절연재 상에 제 1동박층을 접착시키고, 상기 제 1동박층에 회로 패턴을 형성하는 공정;
제 2연성절연재의 일면에 회로 패턴이 형성되는 제 2동박층을 10um이하의 두께를 갖는 접착제 접착층을 통해 접착시키며, 상기 제 2연성절연재의 다른면에 반경화 상태의 접착제 접착층을 형성하는 공정;
상기 제 2연성절연재를 상기 제 1동박층에 가접시키고, 핫프레스 공정을 통해 상기 접착제 접착층을 상기 제 1동박층에 완전 접착시키는 공정;
상기 제 1동박층 및 상기 제 2동박층을 전기적으로 연결하기 위하여 적어도 하나 이상의 블라인드 비아홀을 형성하는 공정: 및
상기 블라인드 비아홀에 도금층을 형성하고, 상기 제 2동박층에 회로 패턴을 형성하는 공정을 포함하여 이루어지는 다층 연성회로기판 제조공정을 제공한다.
본 발명은, 절연재에 접착층 및 동박층이 미리 접착된 커버레이 원자재를 사용하여 다층 연성회로기판을 제조함으로써, 회로기판을 박판화하고 제조공정 및 제조비용을 절감할 수 있는 효과가 있다.
이하에서는 본 발명의 실시예를 첨부도면과 함께 설명하여 본 발명의 실시를 구체화 한다.
도 7내지 도 11은 본 발명의 일실시예로서 연성회로기판 제조 공정을 나타낸 도면이다.
본 실시예의 연성회로기판은, 제 1폴리이미드 필름(110)과, 제 1폴리이미드 필름(110)의 양면에 접착되어 회로 패턴이 형성되는 제 1동박층(112)과, 제 1동박층(112)에 접착되는 제 2폴리이미드 필름(130)과, 제 2폴리이미드 필름(130)에 10um이하의 두께를 갖는 접착제가 코팅된 접착층을 통해 접착되어 회로 패턴이 형성되는 제 2동박층(140)을 갖는다.
제 1동박층(112)과 제 2동박층(140)을 전기적으로 연결하기 위하여 제 2폴리이미드 필름(130)을 관통하는 관통하는 1 이상의 블라인드 비아홀(through hole: 160)이 형성된다. 이 블라인드 비아홀(160)에 동도금층(150)이 형성된다.
제 1폴리이미드 필름(110)과 제 2폴리이미드 필름(130)은 절연성의 재질로 이루어지는 동시에 내굴곡성이 높은 재질로 이루어진다.
제 1동박층(112)은 내층 회로를 형성하고, 제 2동박층(140)은 외층 회로를 형성한다.
폴리이미드 필름은 두께가 13~25um이며, 폴리이미드 필름을 접착시키기 위한 접착층과 동박층을 접착시키기 위한 접착층은 각각 10um이하의 두께를 갖도록 한다.
각각의 접착층은 에폭시 계열의 혼합 조성물로 이루어지며, 러버(RUBBER) 30~50%, 에폭시(EPOXY) 40~60%, 경화제 10~30%로 구성함이 양호하다.
이하에서는 상기와 같은 연성회로기판을 제조하기 위한 공정을 설명한다.
먼저, 도 7과 같이 제 1폴리이미드 필름(110) 상에 에폭시계열의 접착제를 코팅하여 제 1접착층(113)을 형성한 후, 제 1접착층(113)에 도 8과 같이 제 1동박층(112)을 접착하고, 제 1동박층(112)에 회로 패턴을 형성한다.
이 공정에서는 제 1동박층(112)의 두께를 약 5um로 매우 얇게 형성하는 것이 가능하다.
도 9와 같이 별도의 공정을 통하여, 제 2폴리이미드 필름(130)의 일면에 에폭시 계열의 접착제를 약 5um 두께로 코팅하여 제 2접착층(131)을 형성하고, 제 2접착층(131)에 제 2동박층(140)을 접착시킨다.
그리고 제 2폴리이미드 필름(130)의 다른 면에 에폭시 계열의 접착제를 약 5um 두께로 코팅하여 제 3접착층(133)을 형성하고 반경화 상태로 건조시킨 후 이형지를 덮어서 완전 경화를 방지한다.
그리고, 도 10과 같이 제 2폴리이미드 필름(130)에 접착된 제 3접착층(133)을 제 1동박층(112)에 가접한 후, 핫프레스 공정으로 제 2폴리이미드 필름(130)을 제 1동박층(112)에 완전 접착시킨다.
이어서, 도 11과 같이 제 1동박층(112) 및 제 2동박층(140)을 전기적으로 연결하기 위하여 제 2폴리이미드 필름(130)을 관통하는 다수의 블라인드 비아홀(160)을 형성한다.
그리고, 제 2동박층(140)과 블라인드 비아홀(160)의 내부에 화학 동도금을 실시하고 이어서 전기 동도금을 연속하여 실시하여 도금층(150)을 형성한다.
이 공정은, UV레이저 가공으로 비아홀(160)을 형성하는 방법과 CO2 레이저 가공으로 비아홀(160)을 형성하는 방법이 있다.
그리고, 도 12와 같이 제 2동박층(140)에 식각부분(144)을 형성하여 회로 패턴을 형성한다.
이후, PSR 공정과 MK 공정 및 후공정을 통하여 다층 연성회로기판을 완성한다.
지금까지 본 발명을 바람직한 실시 예를 참조하여 상세히 설명하였지만, 본 발명이 상기한 실시 예에 한정되는 것은 아니며, 이하의 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 또는 수정이 가능한 범위까지 본 발명의 기술적 사상이 미친다 할 것이다.
도 1 내지 도 6은 종래의 연성회로기판을 제조하는 공정을 나타낸 도면이고,
도 7내지 도 12는 본 발명의 일실시예에 의한 연성회로기판 제조공정을 나타낸 도면이다.
〈도면의 주요 부분에 대한 부호의 설명〉
110: 제 1폴리이미드 필름 112:제 1동박층
114: 식각부분 130: 제 2폴리이미드 필름
140: 제 2동박층 150: 도금층
160: 블라인드 비아홀

Claims (4)

  1. 제 1연성절연재:
    상기 제 1연성절연재의 1이상의 면에 접착되어 회로 패턴이 형성되는 제 1동박층;
    상기 제 1동박층에 접착되는 제 2연성절연재; 및
    상기 제 2연성절연재에 10um이하의 두께를 갖는 접착제 접착층을 통해 접착되어 회로 패턴이 형성되는 제 2동박층을 포함하여 이루어지며,
    상기 제 1동박층과 상기 제 2동박층을 전기적으로 연결하기 위하여 적어도 하나 이상의 상기 연성절연재를 관통하는 블라인드 비아홀이 형성되고, 상기 블라인드 비아홀에 도금층이 형성된 것을 특징으로 하는 다층 연성회로기판.
  2. 청구항 1에 있어서,
    상기 연성절연재는, 폴리이미드, 액정고분자, 폴리에틸렌 테레프탈레이트, 폴리에테르에테르케톤 중 하나로 이루어진 것을 특징으로 하는 다층 연성회로기판.
  3. 청구항 1에 있어서,
    각각의 상기 접착층은, 러버(RUBBER) 30~50%, 에폭시(EPOXY) 40~60%, 경화제 약 10~30%으로 이루어진 것을 특징을 하는 다층 연성회로기판.
  4. 제 1연성절연재 상에 제 1동박층을 접착시키고, 상기 제 1동박층에 회로 패턴을 형성하는 공정;
    제 2연성절연재의 일면에 회로 패턴이 형성되는 제 2동박층을 10um이하의 두께를 갖는 접착제 접착층을 통해 접착시키며, 상기 제 2연성절연재의 다른면에 반경화 상태의 접착제 접착층을 형성하는 공정;
    상기 제 2연성절연재를 상기 제 1동박층에 가접시키고, 핫프레스 공정을 통해 상기 접착제 접착층을 상기 제 1동박층에 완전 접착시키는 공정;
    상기 제 1동박층 및 상기 제 2동박층을 전기적으로 연결하기 위하여 적어도 하나 이상의 블라인드 비아홀을 형성하는 공정: 및
    상기 블라인드 비아홀에 도금층을 형성하고, 상기 제 2동박층에 회로 패턴을 형성하는 공정을 포함하여 이루어지는 다층 연성회로기판 제조공정.
KR1020090060023A 2009-07-02 2009-07-02 다층 연성회로기판 제조방법 KR101099454B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090060023A KR101099454B1 (ko) 2009-07-02 2009-07-02 다층 연성회로기판 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090060023A KR101099454B1 (ko) 2009-07-02 2009-07-02 다층 연성회로기판 제조방법

Publications (2)

Publication Number Publication Date
KR20110002527A true KR20110002527A (ko) 2011-01-10
KR101099454B1 KR101099454B1 (ko) 2011-12-27

Family

ID=43610710

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090060023A KR101099454B1 (ko) 2009-07-02 2009-07-02 다층 연성회로기판 제조방법

Country Status (1)

Country Link
KR (1) KR101099454B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130065473A (ko) * 2011-12-09 2013-06-19 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
CN106231821A (zh) * 2016-08-10 2016-12-14 胜宏科技（惠州）股份有限公司 一种四层pcb板制作工艺
WO2021066478A1 (ko) * 2019-10-02 2021-04-08 한화솔루션 주식회사 더블 어세스 방식의 fpcb 제조방법
KR20220086865A (ko) 2020-12-17 2022-06-24 대덕전자 주식회사 연성회로기판 및 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102056500B1 (ko) * 2014-10-24 2019-12-16 주식회사 두산 커버레이용 금속박 적층체 및 커버레이 비포함 다층 연성 인쇄회로기판

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100703023B1 (ko) * 2005-05-06 2007-04-06 후지쯔 가부시끼가이샤 다층 배선 기판, 그 제조 방법, 및 파이버 강화 수지기판의 제조 방법
KR100754080B1 (ko) * 2006-07-13 2007-08-31 삼성전기주식회사 리지드-플렉서블 인쇄회로기판 및 그 제조방법
KR100867419B1 (ko) * 2007-07-12 2008-11-06 한국기계연구원 패턴이 형성된 연성동박적층필름의 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130065473A (ko) * 2011-12-09 2013-06-19 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
CN106231821A (zh) * 2016-08-10 2016-12-14 胜宏科技（惠州）股份有限公司 一种四层pcb板制作工艺
WO2021066478A1 (ko) * 2019-10-02 2021-04-08 한화솔루션 주식회사 더블 어세스 방식의 fpcb 제조방법
KR20220086865A (ko) 2020-12-17 2022-06-24 대덕전자 주식회사 연성회로기판 및 제조방법

Also Published As

Publication number Publication date
KR101099454B1 (ko) 2011-12-27

Similar Documents

Publication Publication Date Title
TWI423740B (zh) Adhesive sheet
US8580066B2 (en) Method for manufacturing multilayer wiring substrate
FI121774B (fi) Monikerroksinen levy ja menetelmä sen valmistamiseksi
JP2007129124A (ja) 多層プリント配線基板及びその製造方法
KR20050059342A (ko) 유연한 배선 회로기판의 제조방법
KR101099454B1 (ko) 다층 연성회로기판 제조방법
WO2009131182A1 (ja) フレックスリジッド配線基板とその製造方法
KR20080055728A (ko) 캐패시터용 접착시트 및 그것을 이용한 캐패시터 내장형프린트 배선판의 제조방법
US9661759B2 (en) Printed circuit board and method of manufacturing the same
KR100704920B1 (ko) 범프기판을 이용한 인쇄회로기판 및 제조방법
KR100722599B1 (ko) 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 및 그제조방법
JP2006332280A (ja) 両面プリント配線板及びその製造方法およびリジッドフレックスプリント配線板
KR101167422B1 (ko) 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법
JPH07106728A (ja) リジッドフレックスプリント配線板およびその製造方法
JP5302927B2 (ja) 多層配線基板の製造方法
KR101204083B1 (ko) 전기소자 내장 다층 연성 인쇄회로기판 및 그 제조 방법
KR101097504B1 (ko) 다층 인쇄 회로 기판의 제조방법
JP2008034702A (ja) リジッドフレックス回路基板およびその製造方法
JPH07176837A (ja) リジッドフレックスプリント配線板及びその製造方法
JPH05145205A (ja) 電磁シールド層付きフレキシブル回路基板およびその製法
JP3238901B2 (ja) 多層プリント配線基板およびその製造方法
TW201349956A (zh) 軟硬複合線路板及其製作方法
JP2002353619A (ja) 多層配線板、多層配線用基材及びその製造方法
CN211047362U (zh) 线路板
KR20090105046A (ko) 액정고분자를 이용한 경연성 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141209

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161117

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171122

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181112

Year of fee payment: 8