JPH05145205A - 電磁シールド層付きフレキシブル回路基板およびその製法 - Google Patents

電磁シールド層付きフレキシブル回路基板およびその製法

Info

Publication number
JPH05145205A
JPH05145205A JP33412691A JP33412691A JPH05145205A JP H05145205 A JPH05145205 A JP H05145205A JP 33412691 A JP33412691 A JP 33412691A JP 33412691 A JP33412691 A JP 33412691A JP H05145205 A JPH05145205 A JP H05145205A
Authority
JP
Japan
Prior art keywords
layer
signal circuit
electromagnetic shield
adhesive
shield layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33412691A
Other languages
English (en)
Inventor
Seiichi Watanabe
誠一 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP33412691A priority Critical patent/JPH05145205A/ja
Publication of JPH05145205A publication Critical patent/JPH05145205A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0393Flexible materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【構成】 信号回路層Aの少なくとも片面に、電磁シー
ルド層Bが接着剤層12を介して積層形成され、上記信
号回路層Aと電磁シールド層Bが、スルホールメツキに
よつて電気的に接続されている電磁シールド層付きフレ
キシブル回路基板において、上記接着剤層12が部分的
に除去され、この除去部分において上記信号回路層Aと
電磁シールド層Bが非接着構造になつている。 【効果】 電磁シールド層付きフレキシブル回路基板
は、信号回路層と電磁シールド層とがスルホールメツキ
によつて電気的に接続されていることから、接続の信頼
性が高い。また、上記信号回路層と電磁シールド層とを
接着する接着剤が部分的に除去され、この除去部分にお
いて信号回路層と電磁シールド層とが接着構造になつて
いて、上記両層が自由に屈曲可能になつていることから
高屈曲性を保持している。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、電子機器の部品として
用いられる電磁シールド層付きフレキシブル回路基板お
よびその製法に関するものである。
【0002】
【従来の技術】電子機器では、使用される信号が高周波
化の傾向にあり、信号回路のノイズ対策が重要になつて
いる。特に基板の間を、屈曲自在に接続するフレキシブ
ル回路基板(以下「FPC」と略す)はその全長が長い
こともあり、ノイズの影響を受けやすい。このノイズを
防ぐ方法として、従来からFPCにシールド用の銅線
の網を貼りつける、FPCの表面にシールド用の銀や
銅のペーストを印刷する、信号回路金属箔とこれを支
持する樹脂層とからなる信号回路層の上下両面に銅箔と
これを支持する樹脂層とからなる電磁シールド層を設け
た多層フレキシブル構造にする、という方法が提案され
ている。しかしながら、上記の方法ではいずれも基板の
総厚が厚くなり、FPCの特徴である屈曲性が損なわれ
るため屈曲用の回路材料として十分な特性を有していな
い。また、電磁シールド層付きフレキシブル回路基板で
は、信号層の一部の配線と電磁シールド層とは電気的に
接続されていることが必要であるが、特に上記の方法
では接続の信頼性が低いという問題がある。
【0003】
【発明が解決しようとする課題】すなわち、高屈曲用途
に用いられているFPCは、通常片面銅貼り構造を有し
ている。このような片面FPCの中でも総厚が薄くなる
にしたがつて、屈曲性がより向上する。これは総厚が薄
くなれば、FPCの各構成材料に屈曲運動が与える応力
が小さくなるためと考えられる。ところが、このような
FPCに上記の方法にもとづき銀や銅のペーストをシ
ールド層としてFPC(片面FPC)の表面に印刷した
ものは、そのシールド層の外側にフイルムカバーレイ層
を施す必要があり、これによつて総厚の増加は避けられ
ない。
【0004】また、上記の方法にしたがい、FPCに
銅線の網をシールド層として貼りつけたものは、銅の網
とFPCとの接続を半田またはネジ止めで行わざるを得
ず、電気的な接続の信頼性の点で問題がある。この問題
は、上記の方法でも同様である。また、上記の方法
では、FPCの配線とシールド層とはスルホールメツキ
で接続されているため接続の信頼性は高いものの、片面
FPCの両側に銅貼り樹脂基板からなるシールド層を接
着剤を介して積層形成するため、総厚が大きくなり屈曲
性が低下するという問題が生じている。
【0005】本発明は、電磁シールド層と信号回路層と
の電気的な接続の信頼性が高く、しかも高屈曲性を有す
る電磁シールド層付きフレキシブル回路基板およびその
製法の提供を目的とする。
【0006】
【課題を解決するための手段】上記の目的を達成するた
め、本発明は、信号回路金属箔とこれを支持する樹脂層
を備えた信号回路層の少なくとも片面に、金属箔とこれ
を支持する樹脂層を備えた電磁シールド層が接着剤層を
介して積層形成され、上記信号回路層と電磁シールド層
が、スルホールメツキによつて電気的に接続されている
電磁シールド層付きフレキシブル回路基板において、上
記接着剤層が部分的に除去され、この除去部分において
上記信号回路層と電磁シールド層が非接着構造になつて
いることを特徴とする電磁シールド層付きフレキシブル
回路基板の製法を第1の要旨とし、信号回路金属箔とこ
れを支持する樹脂層を備えた信号回路層を準備するとと
もに、金属箔とこれを支持する樹脂層を備えた電磁シー
ルド層準備する工程と、上記信号回路層と電磁シールド
層を、部分的に開口を有する接着シートを介して積層接
着する工程と、上記信号回路層と電磁シールド層をスル
ホールメツキにより電気的に接続する工程を備えた電磁
シールド層付きフレキシブル回路基板の製法を第2の要
旨とする。
【0007】
【作用】本発明の電磁シールド層付きフレキシブル回路
基板は、信号回路層と電磁シールド層とがスルホールメ
ツキによつて電気的に接続されていることから、接続の
信頼性が高い。また、上記信号回路層と電磁シールド層
とを接着する接着剤が部分的に除去され、この除去部分
において信号回路層と電磁シールド層とが非接着構造に
なつていて、上記両層が自由に屈曲可能になつているこ
とから高屈曲性を保持している。
【0008】つぎに、本発明を詳しく説明する。
【0009】本発明は、信号回路層形成用材料と電磁シ
ールド層形成用材料と上記両層を接着する接着材料を用
いて電磁シールド層付きフレキシブル回路基板を製造す
る。上記信号回路層形成用の材料としては、信号回路金
属箔とこれを支持する樹脂層とからなる片面FPCがあ
げられる。この片面FPCとしては、通常の片面FPC
と同一の材料、すなわち片面銅貼りポリイミド基材,接
着剤付きポリイミドカバーレイ等を用い、フオト,エツ
チング,カバーレイラミネーシヨンの加工を順次施して
製造される。
【0010】上記電磁シールド層形成用材料としては、
片面銅貼りポリイミド基材等の金属箔とこれを支持する
樹脂層とからなる基材等が用いられる。
【0011】さらに、上記両材料を接着する接着剤とし
ては、上記両材料に対する接着性を有するものが用いら
れる。この接着剤は、接着シートの形状であつてもよい
し、液状等であつても差支えない。
【0012】本発明は、上記材料を用いつぎのようにし
て電磁シールド層付きフレキシブル回路基板を製造す
る。すなわち、上記のようにして得られた信号回路層用
の片面FPCの上下両面に電磁シールド層用の片面銅貼
りポリイミド基材を、その銅箔面を外側に向けてラミネ
ートする。この場合、接着剤としては、フレキシブル回
路基板の屈曲部分に相当する部分が開口に形成されてい
る接着シートが用いられる。このようにして多層ラミネ
ートを行つた後、通常の多層FPCの製造と同様に、ス
ルホール穴あけ,スルホールメツキ,外層フオト/エツ
チング,カバーレイラミネーシヨン,半田レベラー等の
加工を順次施し、外形を金型打ち抜きすることによつて
目的とする電磁シールド層付きフレキシブル回路基板が
得られる。
【0013】このようにして得られた電磁シールド層付
きフレキシブル回路基板は、その屈曲部分において信号
回路層と電磁シールド層とが非接着構造になつていて、
上記両層が自由に屈曲できるようになつている。したが
つて、高屈曲性を発揮しうるようになる。また、電磁シ
ールド層と信号回路層とは、スルホールメツキによつて
電気的に接続されていることからその接続信頼性が高
い。
【0014】つぎに、本発明の実施例としてプリンター
用電磁シールド層付きフレキシブル回路基板の製造工程
を説明する。
【0015】
【実施例】〔信号回路層用片面FPCの製造〕片面銅貼
りポリイミド基材の銅箔の上に接着剤付きポリイミドカ
バーレイを積層接着して片面FPCをつくる。この構造
を図面に示す。図において、Aが信号回路層となる片面
FPCであり、1が片面銅貼りポリイミド基材、2が接
着剤付きポリイミドカバーレイである。片面銅貼りポリ
イミド基材において、3はポリイミド樹脂層、4は銅
箔、5は銅箔を上記ポリイミド樹脂層に接着する接着剤
層である。また、接着剤付きポリイミドカバーレイ2に
おいて、6はポリイミドカバーレイフイルム、7はそれ
を銅箔表面に接着する接着剤層である。より高い屈曲性
を得るためには、ポリイミドフイルム6とその接着剤層
7ならびに銅箔4等の構成材料として、高屈曲用のもの
を用いることが必要である。高屈曲性を得るためには、
上記ポリイミドフイルム6と接着剤層7のそれぞれの厚
みは25μm以下に設定し、上記銅箔4の厚みは35μ
m以下に設定することが望ましい。
【0016】なお、上記片面銅貼りポリイミド基材1に
ついては、フオト,エツチング等により銅箔4に対して
信号回路の形成がなされ、その後接着剤付きポリイミド
カバーレイを用いてのカバーレイラミネーシヨン加工が
行われる。
【0017】〔電磁シールド層の積層形成〕上記信号回
路層Aの上下両面に電磁シールド層Bを形成する。これ
についてより詳しく説明すると、上記電磁シールド層の
形成材料としては、片面銅貼りポリイミド基材8を用い
る。上記片面銅貼りポリイミド基材8において、9は銅
箔、10はポリイミド樹脂層、11は銅箔をポリイミド
樹脂層に接着する接着剤層である。上記片面銅貼りポリ
イミド基材8としては、銅箔9の厚みが18μmまたは
それ以下のものを用いることが望ましい。これは後工程
におけるスルホール銅メツキによつて表面全体に銅メツ
キが施され、銅箔の厚みが増加することを見越したもの
である。電磁シールド層Bの形成は、この片面銅貼りポ
リイミド基材を、上記信号回路層Aの両面に、銅箔9を
外側に向けた状態で接着剤層12によつて接着すること
により行われる。より詳しく述べると、上記接着剤層1
2に用いる接着剤としては、Bステージのエポキシ系接
着剤からなる接着シートが用いられる。この接着シート
は、金型等を用いて適宜の部分が打ち抜かれて開口部が
形成されている。この開口部が形成された接着シートを
片面銅貼りポリイミド基材8のポリイミド樹脂層の裏面
にロールラミネーター等用いてラミネートする。この
際、気泡やしわが入らないようにするためラミネート温
度は40〜60℃,ロールスピードは50〜90cm/
分の範囲に設定することが望ましい。そして、上記接着
シートがラミネートされた片面銅貼りポリイミド基材8
を、信号回路層Aに重ねて接着することが行われる。こ
の場合、片面銅貼りポリイミド基材8と信号回路層Aと
の位置合わせのため、片面銅貼りポリイミド基材8と上
記接着シートには、予め位置決め用のガイド穴を設けて
おくことが好ましい。接着シートがラミネートされた片
面銅貼りポリイミド基材8は、上記ガイド穴を利用し信
号回路層Aと位置合わせして仮接着し、その後、ラミネ
ーシヨンプレス等を用い多層ラミネートすることにより
本接着される。この多層ラミネートの条件は、通常、温
度が130〜170℃、圧力が20〜40kg/cm2
の範囲内に設定される。
【0018】〔電気的接続〕上記のようにして多層ラミ
ネートを行つたのち、通常のスルホール穴あけを施しス
ルホールメツキを施す。図において13がスルホールメ
ツキが施されたスルホールであり、14は電磁シールド
層Bの銅箔9の上にスルホールメツキによつて全面形成
されたスルホール銅メツキ層である。なお、スルホール
穴あけ工程で発生したスメアを除去するため、スルホー
ルメツキ工程に先立つて、デスメア処理をすることが望
ましい。通常はデスメア処理は、過マンガン酸カリウム
溶液または重クロム酸溶液に全体を浸漬することによつ
て行われる。両方式とも、温度は50〜70℃、浸漬時
間は5〜10分間が好ましい。このようにしてスルホー
ルメツキをしたあとは、通常のフオト/エツチング法に
よつて回路パターンを形成しフイルムカバーレイラミネ
ーシヨン加工を施し、ついで半田レベラー加工を施して
から金型打ち抜き等によつて外形加工を行い製品が完成
する。図において、15はカバーレイフイルム、16は
その接着剤層である。
【0019】つぎに、上記によつて得られた電磁シール
ド層付きフレキシブル回路基板と通常の多層フレキシブ
ル回路基板との屈曲性を比較して下記の表1に示した。
【0020】
【表1】 試験方法:IPC−240C,5mmR
【0021】上記のとおり高屈曲性多層フレキシブル回
路基板は、通常の多層フレキシブル回路基板と比較して
約10000倍の屈曲寿命を有しており、信頼性が大幅
に向上する。
【0022】
【発明の効果】以上のように、本発明の電磁シールド層
付きフレキシブル回路基板は、信号回路層と電磁シール
ド層とがスルホールメツキによつて電気的に接続されて
いることから、接続の信頼性が高い。また、上記信号回
路層と電磁シールド層とを接着する接着剤が部分的に除
去され、この除去部分において信号回路層と電磁シール
ド層とが非接着構造になつていて、上記両層が自由に屈
曲可能になつていることから高屈曲性を保持している。
また、本発明の製法によれば、電磁シールド層付きフレ
キシブル回路基板を効率良く製造することができる。
【図面の簡単な説明】
【図1】本発明によつて得られた電磁シールド層付きフ
レキシブル回路基板の構成を示す断面図である。
【符号の説明】
A 信号回路層 B 電磁シールド層 1 片面銅貼りFPC

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 信号回路金属箔とこれを支持する樹脂層
    を備えた信号回路層の少なくとも片面に、金属箔とこれ
    を支持する樹脂層を備えた電磁シールド層が接着剤層を
    介して積層形成され、上記信号回路層と電磁シールド層
    が、スルホールメツキによつて電気的に接続されている
    電磁シールド層付きフレキシブル回路基板において、上
    記接着剤層が部分的に除去され、この除去部分において
    上記信号回路層と電磁シールド層が非接着構造になつて
    いることを特徴とする電磁シールド層付きフレキシブル
    回路基板。
  2. 【請求項2】 信号回路金属箔とこれを支持する樹脂層
    を備えた信号回路層を準備するとともに、金属箔とこれ
    を支持する樹脂層を備えた電磁シールド層準備する工程
    と、上記信号回路層と電磁シールド層を、部分的に開口
    を有する接着シートを介して積層接着する工程と、上記
    信号回路層と電磁シールド層をスルホールメツキにより
    電気的に接続する工程を備えた電磁シールド層付きフレ
    キシブル回路基板の製法。
JP33412691A 1991-11-21 1991-11-21 電磁シールド層付きフレキシブル回路基板およびその製法 Pending JPH05145205A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33412691A JPH05145205A (ja) 1991-11-21 1991-11-21 電磁シールド層付きフレキシブル回路基板およびその製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33412691A JPH05145205A (ja) 1991-11-21 1991-11-21 電磁シールド層付きフレキシブル回路基板およびその製法

Publications (1)

Publication Number Publication Date
JPH05145205A true JPH05145205A (ja) 1993-06-11

Family

ID=18273816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33412691A Pending JPH05145205A (ja) 1991-11-21 1991-11-21 電磁シールド層付きフレキシブル回路基板およびその製法

Country Status (1)

Country Link
JP (1) JPH05145205A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005236153A (ja) * 2004-02-23 2005-09-02 Sumitomo Bakelite Co Ltd 多層回路基板およびその製造方法
WO2009131182A1 (ja) * 2008-04-25 2009-10-29 ソニーケミカル&インフォメーションデバイス株式会社 フレックスリジッド配線基板とその製造方法
JP2011159879A (ja) * 2010-02-02 2011-08-18 Sumitomo Electric Printed Circuit Inc シールド付フレキシブルプリント配線板、その製造方法、および電子機器
JP2012028601A (ja) * 2010-07-26 2012-02-09 Brother Ind Ltd 電子機器
CN104754855A (zh) * 2013-12-31 2015-07-01 富葵精密组件(深圳)有限公司 柔性电路板及其制作方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005236153A (ja) * 2004-02-23 2005-09-02 Sumitomo Bakelite Co Ltd 多層回路基板およびその製造方法
WO2009131182A1 (ja) * 2008-04-25 2009-10-29 ソニーケミカル&インフォメーションデバイス株式会社 フレックスリジッド配線基板とその製造方法
US8604346B2 (en) 2008-04-25 2013-12-10 Sony Corporation Flex-rigid wiring board and method for manufacturing the same
JP2011159879A (ja) * 2010-02-02 2011-08-18 Sumitomo Electric Printed Circuit Inc シールド付フレキシブルプリント配線板、その製造方法、および電子機器
JP2012028601A (ja) * 2010-07-26 2012-02-09 Brother Ind Ltd 電子機器
CN104754855A (zh) * 2013-12-31 2015-07-01 富葵精密组件(深圳)有限公司 柔性电路板及其制作方法

Similar Documents

Publication Publication Date Title
JP5833236B2 (ja) 硬質可撓性プリント回路基板の製造方法および硬質可撓性プリント回路基板
WO2009131182A1 (ja) フレックスリジッド配線基板とその製造方法
WO2014125567A1 (ja) 部品内蔵基板及びその製造方法
JP2002158445A (ja) リジッドフレックスプリント配線板及びその製造方法
KR101099454B1 (ko) 다층 연성회로기판 제조방법
JPH05145205A (ja) 電磁シールド層付きフレキシブル回路基板およびその製法
WO2007116622A1 (ja) ケーブル部を有する多層回路基板およびその製造方法
JPH07193370A (ja) フレックスリジッドプリント基板及びその製造方法
JPH04336486A (ja) プリント配線板
JP3155565B2 (ja) プリント配線板の製造方法
JPS60216573A (ja) フレキシブル印刷配線板の製造方法
JP5204871B2 (ja) 部分多層フレキシブルプリント配線板
JP3462230B2 (ja) プリント配線板の製造方法
JP3050253B2 (ja) 多層電子部品搭載用基板の製造方法
JPS63137498A (ja) スル−ホ−ルプリント板の製法
JPH05110254A (ja) 多層プリント配線板の製造方法
JP3237416B2 (ja) 内層回路板及びその内層回路板を用いた多層プリント銅張積層板
JP3535509B2 (ja) プリント配線板の製造方法
JPH0541580A (ja) 多層回路基板
JP2001352155A (ja) フレキシブル配線板および電子部品の実装方法
JPH07226584A (ja) 絶縁接着材料付き銅箔を用いた多層配線板の製造法
JP2003168868A (ja) プリント配線板の製造方法
KR100588770B1 (ko) 양면 연성회로기판 및 그 제조방법
JP4930689B2 (ja) 多層半導体パッケージの製造方法
JPH04322490A (ja) 多層金属ベース基板及びその製造方法