WO2014125567A1 - 部品内蔵基板及びその製造方法 - Google Patents

部品内蔵基板及びその製造方法 Download PDF

Info

Publication number
WO2014125567A1
WO2014125567A1 PCT/JP2013/053255 JP2013053255W WO2014125567A1 WO 2014125567 A1 WO2014125567 A1 WO 2014125567A1 JP 2013053255 W JP2013053255 W JP 2013053255W WO 2014125567 A1 WO2014125567 A1 WO 2014125567A1
Authority
WO
WIPO (PCT)
Prior art keywords
component
metal film
insulating layer
insulating
roughening
Prior art date
Application number
PCT/JP2013/053255
Other languages
English (en)
French (fr)
Inventor
浩 島田
光昭 戸田
松本　徹
Original Assignee
株式会社メイコー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社メイコー filed Critical 株式会社メイコー
Priority to PCT/JP2013/053255 priority Critical patent/WO2014125567A1/ja
Priority to JP2015500019A priority patent/JP6084283B2/ja
Priority to CN201380072727.4A priority patent/CN104982097A/zh
Priority to US14/767,536 priority patent/US20150382478A1/en
Priority to EP13874923.9A priority patent/EP2958408A4/en
Priority to TW102147712A priority patent/TWI578864B/zh
Publication of WO2014125567A1 publication Critical patent/WO2014125567A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a component-embedded substrate and a manufacturing method thereof.
  • the component built-in substrate is described in Patent Document 1.
  • a component-embedded substrate is formed by mounting electrical or electronic components on a conductive layer to be a conductor pattern, and stacking and embedding it on an insulating layer such as a prepreg.
  • the built-in components include various components such as passive components such as resistors and capacitors and active components such as transistors and diodes. Some of these various components have a terminal disposed on the conductive layer side when mounted and a metal film formed on a surface opposite to the terminal. This metal film is made of, for example, copper, silver, nickel, gold, titanium, or the like.
  • the present invention takes the above-described conventional technology into consideration, and even when a component having a metal film formed therein is incorporated, the component built-in that can increase the adhesion between the metal film and the insulating layer without causing cracks in the component.
  • An object of the present invention is to provide a substrate and a manufacturing method thereof.
  • an insulating layer containing an insulating resin material, an electric or electronic component embedded in the insulating layer, a metal film covering at least one surface of the component, and the metal
  • a component-embedded substrate comprising a roughened portion formed by roughening at least a part of a surface of a film.
  • the conductive layer patterned on the bottom surface, which is at least one surface of the insulating layer, and the conductive layer and the mounting surface, which is one surface of the component, are joined, and are different from the insulating layer.
  • the metal film is formed only on the surface opposite to the mounting surface, and the thickness of the bond is from the metal film to the top surface which is the other surface of the insulating layer. Less than thickness.
  • the roughened portion is formed on the entire surface of the metal film.
  • the device further includes another component embedded in the insulating layer together with the component, and the top surface of the other component is formed of a non-metallic material.
  • a conductive step is affixed on a rigid support plate, and an electrical or electronic component is mounted on the conductive foil, and a laminating step in which the component is embedded in the insulating layer; And a roughening step of roughening the metal film is performed before the laminating step.
  • a conductive foil is attached on a rigid support plate, and an electrical or electronic component is mounted on the conductive foil, and a first insulating substrate is laminated on the component.
  • a roughening step of roughening the exposed metal film, and a second insulating base material is laminated on the metal film, and the insulating layer is formed together with the first insulating base material to embed a component.
  • a second laminating step A method for producing a component-embedded substrate is provided.
  • the roughened portion is provided on at least a part of the metal film, it is possible to prevent the component and the insulating layer from peeling off due to an increase in adhesion between the component and the insulating layer via the roughened portion. Further, since the resin and the metal are fixed, no cracks occur in the component.
  • the mounting surface of the component is mounted on the conductive layer with a bonding agent such as adhesive or solder paste, and the thickness of this bonding agent is smaller than the thickness from the metal film to the top surface, Since there is a low possibility of cracking, it is not necessary to provide a roughened portion. For this reason, a component-embedded substrate with high reliability can be obtained only by performing a minimum roughening process.
  • a bonding agent such as adhesive or solder paste
  • the adhesion between the component and the insulating layer can be dramatically increased.
  • a roughened portion is selectively formed on the metal film. It can be formed, and the adhesion between the component and the insulating layer can be increased without being bound by the component shape.
  • the other parts are embedded with the first insulating base material, so that only the portion to be roughened is exposed. Since the roughening process can be performed, the workability is improved without causing damage to the other components and the solder paste by the roughening process.
  • FIGS. 1 and 2 a mounting process is performed.
  • the conductor foil 2 is affixed on the support board 1 which has rigidity.
  • the conductor foil 2 is to be a conductive layer in the future.
  • a support plate 1 having a rigidity required for the process conditions is used.
  • it is formed of a rigid SUS (stainless steel) plate or aluminum plate.
  • the conductor foil 2 can be formed by depositing copper plating if the support plate 1 is a SUS plate, and can be formed by attaching a copper foil if the support plate 1 is an aluminum plate.
  • an adhesive 3 made of an insulating material is applied onto the conductor foil 2 by, for example, a dispenser or printing.
  • An electrical or electronic component 4 is mounted on the adhesive 3.
  • the component 4 may be mounted on the conductor foil 2 using a solder paste.
  • the component 4 has a terminal 5 electrically connected to a conductive layer 6 (see FIG. 5) patterned on the bottom surface 7 (see FIG. 5) which is one side of the substrate in the future.
  • the terminal 5 is exposed on the mounting surface 8 side which is one surface of the component 4.
  • the surface of the component 4 opposite to the mounting surface 8 is covered with a metal film 9.
  • This metal film is made of, for example, copper.
  • the roughening step is a step of roughening the metal film 9.
  • This roughening treatment is performed by etching roughening by chemical etching, for example.
  • the metal film 9 having a surface roughness of 0.01 ⁇ m has a surface roughness of about 0.3 to 5 ⁇ m.
  • a roughened portion 10 is formed on the surface of the metal film 9 by the roughening treatment.
  • FIG. 3 shows an example in which the roughened portion 10 is formed on the entire surface of the metal film.
  • the lamination process is a process of embedding the component 4 in the insulating layer 12.
  • an insulating base material containing an insulating resin material different from the material of the adhesive 3 is laminated on the component 4, pressed and heated to form the insulating layer 12.
  • the insulating base material a plurality of perforated parts in which the part 4 is cut out or a so-called core material (unclad material) may be prepared, and the insulating layer 12 may be formed by stacking them.
  • a prepreg is mainly used as the insulating substrate.
  • the core material for example, a metal plate placed as a core inside a multilayer printed wiring board or a laminated plate on which a pattern is formed is used.
  • the insulating layer 12 formed by being laminated the surface on which the component 4 is mounted is the bottom surface 4 described above, and the opposite surface is the top surface 11.
  • another conductor foil 13 is also laminated on the top surface 11 side at the time of lamination.
  • a conductive layer forming step is performed.
  • the support plate 1 is removed.
  • a via that penetrates the adhesive 3 and reaches the terminal 5 is formed by using a laser or the like, and a filled via 14 is formed by performing a plating process on the via.
  • the conductive layer 6 to be a circuit pattern is formed by etching or the like.
  • the via may be formed using a high frequency laser such as UV-YAG or excimer in addition to the laser.
  • the component-embedded substrate 15 formed in this way is provided with the roughened portion 10 on the surface of the metal film 9, so that the adhesion between the component 4 and the insulating layer 12 is increased via the roughened portion 10.
  • the insulating layer 12 can be prevented from peeling off. Furthermore, since the insulating layer 12 as a resin and the metal film 9 as a metal are fixed in close contact with each other, no cracks occur in the component 4. Further, when the thickness of the adhesive 3 is smaller than the thickness of the insulating layer 12 from the metal film 9 to the top surface 11, the metal film 9 may be provided only on the surface opposite to the mounting surface 8 of the component 4. In this case, it is not necessary to provide the roughened portion 10 because the possibility of cracking is low on the adhesive 3 side.
  • the component-embedded substrate 15 with high reliability can be obtained only by performing the minimum roughening process.
  • the roughened portion 10 is provided on the entire surface of the metal film 9, the adhesion between the component 4 and the insulating layer 12 can be dramatically increased.
  • the mounting process is the same as the above-described example, and the first laminating process is performed without performing the roughening process (the state shown in FIG. 6).
  • the first stacking step the first insulating base material 16 is stacked on the component 4, and the component 4 is embedded in the first insulating base material 16.
  • an exposure process and a roughening process are performed as shown in FIG.
  • a part of the first insulating base material 16 is removed by a laser or the like, and a part of the metal film 9 is exposed. The exposed portion is subjected to a roughening process, and the roughened portion 10 is formed.
  • the second stacking step is performed.
  • the second insulating base material 17 is further laminated on the metal film 10 provided with the roughened portion 10.
  • the insulating layer 12 is formed by the first and second insulating bases 16 and 17, and the component 4 is embedded in the insulating layer 12.
  • the above-described conductive layer forming step is performed, and the component built-in substrate 18 in which a part of the metal film 9 is roughened is manufactured.
  • the roughened portion 10 may be selectively formed. it can.
  • first and second insulating base materials 16 and 17 may be made of the same material or different materials. Alternatively, after the second insulating base material 17 is laminated, another insulating base material may be laminated to form the insulating layer 12 having a multilayer structure. Moreover, although the example which provided the roughening part 10 in a part of metal film 9 was shown above, it is also possible to provide in the whole surface.
  • an exposure process and a roughening process are performed (state shown in FIG. 11).
  • drilling is performed with a laser or the like to expose the metal film 9.
  • the entire surface of the metal film 9 is exposed, but a part of it may be used as shown in FIG.
  • a roughening process is performed in the same manner as in the example described above to form the roughened portion 10.
  • the second stacking step is performed (state of FIG. 12), and the conductive layer forming step is performed to manufacture the component built-in substrate 22 as shown in FIG.
  • the component-embedded substrate 22 manufactured in this way also includes other components 19 with non-metallic materials used on the surface, but without affecting the other components 19 during the roughening process,
  • the roughening process can be performed only on the desired metal film 9. That is, since the other parts 19 are covered with the first insulating base material 16, the etching solution during the roughening treatment does not adversely affect the other parts 19. For this reason, since only the location which wants to roughen can be exposed and a roughening process can be performed, workability

Abstract

部品内蔵基板(15)は、絶縁樹脂材料を含む絶縁層(12)と、該絶縁層(12)に埋設された電気又は電子的な部品(4)と、該部品(4)の少なくとも一方の面を覆う金属膜(9)と、該金属膜(9)の表面のうち少なくとも一部が粗化処理されて形成された粗化部(10)とを備えている。好ましくは、前記絶縁層(12)の少なくとも一方の面である底面(7)にパターン形成された導電層(6)と、該導電層(6)と前記部品(4)の一方の面である搭載面(8)とを接合し、且つ前記絶縁層(12)とは異なる材料からなる接合剤(3)とをさらに備え、前記金属膜(9)は前記搭載面(8)の反対側の面にのみ形成され、前記接合剤(3)の厚みは、前記金属膜(9)から前記絶縁層(12)の他方の面である頂面(11)までの厚みよりも小さい。

Description

部品内蔵基板及びその製造方法
　本発明は、部品内蔵基板及びその製造方法に関する。
　部品内蔵基板が特許文献１に記載されている。特許文献１に記載されているように、部品内蔵基板は導体パターンとなるべき導電層に電気又は電子的な部品を搭載し、これをプリプレグ等の絶縁層に積層して埋設することで形成される。内蔵される部品には抵抗器やコンデンサ等の受動部品、トランジスタやダイオード等の能動部品等、種々の部品がある。これら種々の部品には、搭載される際に導電層側に配された端子と、端子と反対側の面に形成された金属膜とを有しているものがある。この金属膜は、例えば銅、銀、ニッケル、金、チタン等で形成されている。
特許第４８７４３０５号公報
　しかしながら、金属膜を有する部品を埋設すると、金属膜と絶縁層との間で剥離が生じてしまう。これは、金属膜の表面粗さが０．０１μｍ程度であるため、金属膜と絶縁層との密着強度が低いために生じてしまう。このような減少を回避するため、従来では部品積層後に金属膜に到達するレーザビアを形成し、このビア内にめっき処理を施している。しかしこのめっき処理により部品が固定されることになるため、部品にクラックが発生する原因となっている。このクラックは、例えばプリプレグの膨張でビア内のめっき金属が外方に移動してしまうことで発生する。
　本発明は、上記従来技術を考慮したものであり、金属膜が形成された部品を内蔵する場合でも、部品にクラックが生じることなく金属膜と絶縁層との密着力を高めることができる部品内蔵基板及びその製造方法を提供することを目的とする。
　前記目的を達成するため、本発明では、絶縁樹脂材料を含む絶縁層と、該絶縁層に埋設された電気又は電子的な部品と、該部品の少なくとも一方の面を覆う金属膜と、該金属膜の表面のうち少なくとも一部が粗化処理されて形成された粗化部とを備えたことを特徴とする部品内蔵基板を提供する。
　好ましくは、前記絶縁層の少なくとも一方の面である底面にパターン形成された導電層と、該導電層と前記部品の一方の面である搭載面とを接合し、且つ前記絶縁層とは異なる材料からなる接合剤とをさらに備え、前記金属膜は前記搭載面の反対側の面にのみ形成され、前記接合剤の厚みは、前記金属膜から前記絶縁層の他方の面である頂面までの厚みよりも小さい。
　好ましくは、前記金属膜の表面全部に前記粗化部が形成されている。
　好ましくは、前記部品とともに前記絶縁層に埋設される他の部品とをさらに備え、該他の部品の前記頂面側の面は非金属材料で形成されている。
　また、本発明では、剛性を有する支持板上に導体箔を貼り付け、該導体箔上に電気又は電子的な部品を搭載する搭載工程と、前記部品を前記絶縁層内に埋設する積層工程とを備え、前記積層工程の前に、前記金属膜を粗化処理する粗化工程を行うことを特徴とする部品内蔵基板の製造方法を提供する。
　さらに、本発明では、剛性を有する支持板上に導体箔を貼り付け、該導体箔上に電気又は電子的な部品を搭載する搭載工程と、前記部品に対して第１の絶縁基材を積層し、前記部品を前記第１の絶縁基材内に埋設する第１の積層工程と、前記第１の絶縁基材の一部を除去して前記金属膜の少なくとも一部を露出させる露出工程と、該露出した金属膜を粗化処理する粗化工程と、前記金属膜に対して第２の絶縁基材を積層し、前記第１の絶縁基材とともに前記絶縁層を形成して部品を埋設する第２の積層工程とを備えたことを特徴とする部品内蔵基板の製造方法を提供する。
　本発明によれば、金属膜の少なくとも一部に粗化部が設けられるため、粗化部を介して部品と絶縁層との密着力が高まり部品と絶縁層とが剥がれることを防止できる。さらに、樹脂と金属との固定になるため、部品にクラックが生じることはない。
　また、部品の搭載面が接着剤や半田ペースト等の接合剤で導電層に搭載されていて、この接合剤の厚みが金属膜から頂面までの厚みよりも小さい場合には、接合剤側にはクラックが生じる可能性が低いため粗化部を設ける必要がない。このため、最低限の粗化処理を行うだけで信頼性の高い部品内蔵基板を得ることができる。
　また、金属膜の表面全部に粗化部が形成されていれば、部品と絶縁層との密着力を飛躍的に高めることができる。
　また、第１の絶縁基材で一旦部品を埋設し、この第１の絶縁基材の一部を除去して金属膜の一部を露出させることで、選択的に金属膜に粗化部を形成することができ、部品形状にとらわれずに部品と絶縁層との密着力を高めることができる。特に、隣接して非金属材料を頂面側に有する他の部品とともに埋設する場合には、この他の部品を第１の絶縁基材で埋設するので、粗化処理したい箇所のみを露出させて粗化処理を行うことができるので、他の部品及び半田ペーストに対して粗化処理によるダメージを与えることなく、また作業性が向上する。
本発明に係る部品内蔵基板の製造方法を順番に説明する概略図である。 本発明に係る部品内蔵基板の製造方法を順番に説明する概略図である。 本発明に係る部品内蔵基板の製造方法を順番に説明する概略図である。 本発明に係る部品内蔵基板の製造方法を順番に説明する概略図である。 本発明に係る部品内蔵基板を示す概略図である。 本発明に係る別の部品内蔵基板の製造方法を順番に説明する概略図である。 本発明に係る別の部品内蔵基板の製造方法を順番に説明する概略図である。 本発明に係る別の部品内蔵基板の製造方法を順番に説明する概略図である。 本発明に係る別の部品内蔵基板を示す概略図である。 本発明に係るさらに別の部品内蔵基板の製造方法を順番に説明する概略図である。 本発明に係るさらに別の部品内蔵基板の製造方法を順番に説明する概略図である。 本発明に係るさらに別の部品内蔵基板の製造方法を順番に説明する概略図である。 本発明に係る別の部品内蔵基板を示す概略図である。
　まずは本発明に係る部品内蔵基板の製造方法について説明する。
　図１及び図２に示すように、搭載工程を行う。まずは図１に示すように、剛性を有する支持板１上に導体箔２を貼付ける。導体箔２は将来導電層となるべきものである。支持板１はプロセス条件にて必要とされる程度の剛性を有するものを用いる。例えば、剛性のあるＳＵＳ（ステンレス）板又はアルミ板等で形成される。導体箔２は、支持板１がＳＵＳ板であれば銅めっきを析出させて形成でき、アルミ板であれば銅箔を貼り付けて形成できる。そして図２に示すように、導体箔２上に絶縁材料からなる接着剤３を例えばディスペンサーや印刷等で塗布する。この接着剤３上に電気又は電子的な部品４を搭載する。なお、部品４の搭載は半田ペーストを用いて導体箔２上に行ってもよい。
　部品４は将来基板の一方の面である底面７（図５参照）にパターン形成される導電層６（図５参照）と電気的に接続される端子５を有している。この例では、端子５は部品４の一方の面である搭載面８側に露出している。部品４の搭載面８と反対側の面は金属膜９で覆われている。この金属膜は、たとえば銅で形成されている。
　次に、図３に示すように、粗化工程を行う。粗化工程は、金属膜９を粗化処理する工程である。この粗化処理は、例えばケミカルエッチングによるエッチング粗化で行われる。この粗化処理にて、表面粗さが０．０１μｍであった金属膜９は、その表面粗さが０．３～５μｍ程度になる。粗化処理にて金属膜９の表面には粗化部１０が形成される。図３では、金属膜の表面全部に粗化部１０が形成された例を示している。
　次に、図４に示すように、積層工程を行う。積層工程は、部品４を絶縁層１２内に埋設する工程である。具体的には、接着剤３の材料とは異なる絶縁樹脂材料を含む絶縁基材を部品４に積層し、押圧して加熱することで絶縁層１２を形成する。絶縁基材としては部品４の部分がくり抜かれている孔あきのものや、コア材（アンクラッド材）と称されるものを複数用意し、これらを重ねて絶縁層１２を形成してもよい。絶縁基材としては主としてプリプレグが用いられる。コア材としては例えば多層プリント配線板の内部に芯として入れられる金属板、又はパターンを形成した積層板が用いられる。積層されて形成された絶縁層１２のうち、部品４が搭載された面は上述した底面４となり、その反対側の面は頂面１１となる。なお、積層時に頂面１１側に別の導体箔１３も積層される。
　次に、図５に示すように、導電層形成工程を行う。この工程では、まず支持板１が除去される。次にレーザ等を用いて接着剤３を貫通して端子５まで到達するビアを形成し、ここにめっき処理を施してフィルドビア１４を形成する。その後、エッチング等により回路パターンとなる導電層６を形成する。なお、ビアはレーザの他、ＵＶ－ＹＡＧやエキシマ等の高周波レーザを用いて形成してもよい。
　このようにして形成された部品内蔵基板１５は、金属膜９の表面に粗化部１０が設けられるため、粗化部１０を介して部品４と絶縁層１２との密着力が高まり部品４と絶縁層１２とが剥がれることを防止できる。さらに、樹脂たる絶縁層１２と金属たる金属膜９とが直接密着した固定になるため、部品４にクラックが生じることはない。また、接着剤３の厚みが金属膜９から頂面１１までの絶縁層１２の厚みより小さい場合には、金属膜９は部品４の搭載面８の反対側の面にのみ設ければよい。この場合、接着剤３側にはクラックが生じる可能性が低いため粗化部１０を設ける必要がないからである。このため、最低限の粗化処理を行うだけで信頼性の高い部品内蔵基板１５を得ることができる。図５の例では金属膜９の全面に粗化部１０を設けたので、部品４と絶縁層１２との密着力を飛躍的に高めることができている。
　金属膜９の一部にのみ粗化部１０を設けたい場合には、以下のようにして製造する。搭載工程までは上述した例と同様であり、その後粗化工程を行わずに第１の積層工程を行う（図６の状態）。第１の積層工程では、第１の絶縁基材１６が部品４に対して積層され、部品４は第１の絶縁基材１６内に埋設される。そして図７に示すように露出工程及び粗化工程を行う。露出工程では、第１の絶縁基材１６の一部がレーザ等で除去され、金属膜９の一部が露出される。この露出部分に粗化処理が施され、粗化部１０が形成される。
　そして、図８に示すように、第２の積層工程が行われる。この第２の積層工程では、粗化部１０が設けられた金属膜１０に対してさらに第２の絶縁基材１７が積層される。第１及び第２の絶縁基材１６、１７で絶縁層１２が形成され、部品４は絶縁層１２内に埋設される。そして上述した導電層形成工程を行い、金属膜９の一部が粗化処理された部品内蔵基板１８が製造される。このように部品４の形状や、あるいはレイアウト状の都合により粗化部１０を金属膜９の全面に形成することへの制約がある場合には、選択的に粗化部１０を形成することもできる。なお、第１及び第２の絶縁基材１６、１７は同一の材料を用いてもよいし、異なる材料を用いてもよい。また、第２の絶縁基材１７を積層した後、さらに他の絶縁基材を積層して多層構造の絶縁層１２を形成してもよい。また、上記では金属膜９の一部に粗化部１０を設けた例を示したが全面に設けることも可能である。
　他の部品１９もともに絶縁層１２内に埋設する場合には、以下のようにして製造する。第１の積層工程までは上述した図９の部品内蔵基板１８の製造プロセスと同様である。このとき、部品４に隣接して他の部品１９も搭載されて埋設される。図１０の例では、他の部品１９はその端子２０と導体箔２とは半田ペースト２１で接合されている。この他の部品１９の頂面１１側の面は、非金属材料で形成されている。
　そして、露出工程及び粗化工程を行う（図１１の状態）。まずはレーザ等で孔あけ加工し、金属膜９を露出させる。図１１の例では、金属膜９の全面を露出しているが、図７のように一部でもよい。そして上述した例と同様に粗化処理を施し、粗化部１０を形成する。そして上述した図８の例と同様に、第２の積層工程を行い（図１２の状態）、導電層形成工程を行って図１３のような部品内蔵基板２２を製造する。このようにして製造された部品内蔵基板２２は、表面に非金属材料が用いられた他の部品１９も内蔵されているが、この他の部品１９に粗化処理時の影響を与えることなく、所望の金属膜９にのみ粗化処理を行うことができる。すなわち、他の部品１９は第１の絶縁基材１６で覆われているので、粗化処理時のエッチング溶液が他の部品１９に悪影響を与えることはない。このため、粗化処理したい箇所のみを露出させて粗化処理を行うことができるので、作業性が向上する。
１：支持板、２：導体箔、３：接着剤（接合剤）、４：電気又は電子的な部品、５：端子、６：導電層、７：底面、８：搭載面、９：金属膜、１０：粗化部、１１：頂面、１２：絶縁層、１３：導体箔、１４：フィルドビア、１５：部品内蔵基板、１６：第１の絶縁基材、１７：第２の絶縁基材、１８：部品内蔵基板、１９：他の部品、２０：端子、２１：半田ペースト、２２：部品内蔵基板

Claims (6)

  1. 　絶縁樹脂材料を含む絶縁層と、
    　該絶縁層に埋設された電気又は電子的な部品と、
    　該部品の少なくとも一方の面を覆う金属膜と、
    　該金属膜の表面のうち少なくとも一部が粗化処理されて形成された粗化部と
    を備えたことを特徴とする部品内蔵基板。
  2. 　前記絶縁層の少なくとも一方の面である底面にパターン形成された導電層と、
    　該導電層と前記部品の一方の面である搭載面とを接合し、且つ前記絶縁層とは異なる材料からなる接合剤とをさらに備え、
    　前記金属膜は前記搭載面の反対側の面にのみ形成され、
    　前記接合剤の厚みは、前記金属膜から前記絶縁層の他方の面である頂面までの厚みよりも小さいことを特徴とする請求項１に記載の部品内蔵基板。
  3. 　前記金属膜の表面全部に前記粗化部が形成されていることを特徴とする請求項２に記載の部品内蔵基板。
  4. 　前記部品とともに前記絶縁層に埋設される他の部品とをさらに備え、
    　該他の部品の前記頂面側の面は非金属材料で形成されていることを特徴とする請求項２に記載の部品内蔵基板。
  5. 　請求項１に記載の部品内蔵基板の製造方法であって、
    　剛性を有する支持板上に導体箔を貼り付け、該導体箔上に電気又は電子的な部品を搭載する搭載工程と、
    　前記部品を前記絶縁層内に埋設する積層工程と
    を備え、
    　前記積層工程の前に、前記金属膜を粗化処理する粗化工程を行うことを特徴とする部品内蔵基板の製造方法。
  6. 　請求項１に記載の部品内蔵基板の製造方法であって、
    　剛性を有する支持板上に導体箔を貼り付け、該導体箔上に電気又は電子的な部品を搭載する搭載工程と、
    　前記部品に対して第１の絶縁基材を積層し、前記部品を前記第１の絶縁基材内に埋設する第１の積層工程と、
    　前記第１の絶縁基材の一部を除去して前記金属膜の少なくとも一部を露出させる露出工程と、
    　該露出した金属膜を粗化処理する粗化工程と、
    　前記金属膜に対して第２の絶縁基材を積層し、前記第１の絶縁基材とともに前記絶縁層を形成して部品を埋設する第２の積層工程と
    を備えたことを特徴とする部品内蔵基板の製造方法。
PCT/JP2013/053255 2013-02-12 2013-02-12 部品内蔵基板及びその製造方法 WO2014125567A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
PCT/JP2013/053255 WO2014125567A1 (ja) 2013-02-12 2013-02-12 部品内蔵基板及びその製造方法
JP2015500019A JP6084283B2 (ja) 2013-02-12 2013-02-12 部品内蔵基板及びその製造方法
CN201380072727.4A CN104982097A (zh) 2013-02-12 2013-02-12 内置有零件的基板及其制造方法
US14/767,536 US20150382478A1 (en) 2013-02-12 2013-02-12 Device embedded substrate and manufacturing method of device embedded substrate
EP13874923.9A EP2958408A4 (en) 2013-02-12 2013-02-12 SUBSTRATE WITH A BUILT-IN COMPONENT AND MANUFACTURING METHOD THEREFOR
TW102147712A TWI578864B (zh) 2013-02-12 2013-12-23 Base board for built-in parts and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/053255 WO2014125567A1 (ja) 2013-02-12 2013-02-12 部品内蔵基板及びその製造方法

Publications (1)

Publication Number Publication Date
WO2014125567A1 true WO2014125567A1 (ja) 2014-08-21

Family

ID=51353602

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/053255 WO2014125567A1 (ja) 2013-02-12 2013-02-12 部品内蔵基板及びその製造方法

Country Status (6)

Country Link
US (1) US20150382478A1 (ja)
EP (1) EP2958408A4 (ja)
JP (1) JP6084283B2 (ja)
CN (1) CN104982097A (ja)
TW (1) TWI578864B (ja)
WO (1) WO2014125567A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105517344A (zh) * 2014-10-13 2016-04-20 三星电机株式会社 嵌入式电路板以及制造该嵌入式电路板的方法
JP2016219730A (ja) * 2015-05-26 2016-12-22 新光電気工業株式会社 電子部品内蔵基板及びその製造方法と電子装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7365759B2 (ja) * 2018-02-27 2023-10-20 Tdk株式会社 回路モジュール
JP7056226B2 (ja) * 2018-02-27 2022-04-19 Tdk株式会社 回路モジュール

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002237683A (ja) * 2001-02-08 2002-08-23 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2005191156A (ja) * 2003-12-25 2005-07-14 Mitsubishi Electric Corp 電気部品内蔵配線板およびその製造方法
JP2008195950A (ja) * 2008-03-17 2008-08-28 Ibiden Co Ltd プリント配線板用接着剤および接着剤層
JP2010067834A (ja) * 2008-09-11 2010-03-25 Dainippon Printing Co Ltd 電子部品内蔵型の２層配線基板の製造方法及び電子部品内蔵型の２層配線基板
JP2011210892A (ja) * 2010-03-29 2011-10-20 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP4874305B2 (ja) 2008-07-22 2012-02-15 株式会社メイコー 電気・電子部品内蔵回路基板とその製造方法
WO2012042667A1 (ja) * 2010-10-01 2012-04-05 株式会社メイコー 部品内蔵基板の製造方法及びこれを用いた部品内蔵基板

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6545364B2 (en) * 2000-09-04 2003-04-08 Sanyo Electric Co., Ltd. Circuit device and method of manufacturing the same
JP3639514B2 (ja) * 2000-09-04 2005-04-20 三洋電機株式会社 回路装置の製造方法
JP4346333B2 (ja) * 2003-03-26 2009-10-21 新光電気工業株式会社 半導体素子を内蔵した多層回路基板の製造方法
KR100598275B1 (ko) * 2004-09-15 2006-07-10 삼성전기주식회사 수동소자 내장형 인쇄회로기판 및 그 제조 방법
TWI275149B (en) * 2005-05-09 2007-03-01 Phoenix Prec Technology Corp Surface roughing method for embedded semiconductor chip structure
US7932471B2 (en) * 2005-08-05 2011-04-26 Ngk Spark Plug Co., Ltd. Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
TWI296910B (en) * 2005-12-27 2008-05-11 Phoenix Prec Technology Corp Substrate structure with capacitance component embedded therein and method for fabricating the same
CN101690434B (zh) * 2007-06-26 2011-08-17 株式会社村田制作所 元器件内置基板的制造方法
TWI363585B (en) * 2008-04-02 2012-05-01 Advanced Semiconductor Eng Method for manufacturing a substrate having embedded component therein
US8083954B2 (en) * 2008-06-03 2011-12-27 Kinsus Interconnect Technology Corp. Method for fabricating component-embedded printed circuit board
KR101055509B1 (ko) * 2009-03-19 2011-08-08 삼성전기주식회사 전자부품 내장형 인쇄회로기판
US20110048777A1 (en) * 2009-08-25 2011-03-03 Chien-Wei Chang Component-Embedded Printed Circuit Board
KR101204233B1 (ko) * 2010-12-22 2012-11-26 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP5725152B2 (ja) * 2011-03-10 2015-05-27 株式会社村田製作所 電気素子内蔵型多層基板およびその製造方法
US9596765B2 (en) * 2012-09-11 2017-03-14 Meiko Electronics Co., Ltd. Manufacturing method for component incorporated substrate and component incorporated substrate manufactured using the method
DE102012216926A1 (de) * 2012-09-20 2014-03-20 Jumatech Gmbh Verfahren zur Herstellung eines Leiterplattenelements sowie Leiterplattenelement
KR101452079B1 (ko) * 2012-12-28 2014-10-16 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR101442423B1 (ko) * 2013-08-14 2014-09-17 삼성전기주식회사 전자부품 내장기판 제조 방법 및 전자부품 내장기판
KR101452131B1 (ko) * 2013-08-30 2014-10-16 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
TWI602482B (zh) * 2015-06-30 2017-10-11 To solder paste embedded electronic components within the circuit board manufacturing method

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002237683A (ja) * 2001-02-08 2002-08-23 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2005191156A (ja) * 2003-12-25 2005-07-14 Mitsubishi Electric Corp 電気部品内蔵配線板およびその製造方法
JP2008195950A (ja) * 2008-03-17 2008-08-28 Ibiden Co Ltd プリント配線板用接着剤および接着剤層
JP4874305B2 (ja) 2008-07-22 2012-02-15 株式会社メイコー 電気・電子部品内蔵回路基板とその製造方法
JP2010067834A (ja) * 2008-09-11 2010-03-25 Dainippon Printing Co Ltd 電子部品内蔵型の２層配線基板の製造方法及び電子部品内蔵型の２層配線基板
JP2011210892A (ja) * 2010-03-29 2011-10-20 Ngk Spark Plug Co Ltd 配線基板の製造方法
WO2012042667A1 (ja) * 2010-10-01 2012-04-05 株式会社メイコー 部品内蔵基板の製造方法及びこれを用いた部品内蔵基板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2958408A4

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105517344A (zh) * 2014-10-13 2016-04-20 三星电机株式会社 嵌入式电路板以及制造该嵌入式电路板的方法
JP2016219730A (ja) * 2015-05-26 2016-12-22 新光電気工業株式会社 電子部品内蔵基板及びその製造方法と電子装置

Also Published As

Publication number Publication date
JPWO2014125567A1 (ja) 2017-02-02
JP6084283B2 (ja) 2017-02-22
TWI578864B (zh) 2017-04-11
EP2958408A4 (en) 2016-11-30
US20150382478A1 (en) 2015-12-31
EP2958408A1 (en) 2015-12-23
TW201448693A (zh) 2014-12-16
CN104982097A (zh) 2015-10-14

Similar Documents

Publication Publication Date Title
JP4874305B2 (ja) 電気・電子部品内蔵回路基板とその製造方法
US9756735B2 (en) Method for manufacturing printed wiring board
KR101241544B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP7074409B2 (ja) 素子内蔵型印刷回路基板
JP6033872B2 (ja) 部品内蔵基板の製造方法
JP6084283B2 (ja) 部品内蔵基板及びその製造方法
US20140209361A1 (en) Wiring board and method for manufacturing the same
JP5047906B2 (ja) 配線基板の製造方法
KR100752017B1 (ko) 인쇄회로기판의 제조방법
JP2009010266A (ja) プリント配線板の製造方法及びプリント配線板
JP2019121766A (ja) プリント配線板およびその製造方法
JP2015204379A (ja) プリント配線板
WO2014188493A1 (ja) 部品内蔵基板及びその製造方法
JP6073339B2 (ja) 部品内蔵基板の製造方法及びこれを用いた部品内蔵基板
KR20120036037A (ko) 칩 내장형 인쇄회로기판 제조방법
JP4492071B2 (ja) 配線基板の製造方法
KR101514485B1 (ko) 기판 제조용 캐리어 및 이를 이용한 인쇄회로기판의 제조방법
JP5409480B2 (ja) 配線基板の製造方法
JP2010182927A (ja) プリント配線板の製造方法及びその方法で製造されたプリント配線板
KR101109234B1 (ko) 인쇄회로기판 제조용 캐리어와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법
JP2009290233A (ja) 配線基板とその製造方法
WO2012164720A1 (ja) 部品内蔵基板及びその製造方法
JP2004111807A (ja) 配線基板およびその製造方法
KR20100116047A (ko) 재배선층을 구비한 부품내장형 인쇄회로기판 및 이의 제조방법
KR20150134699A (ko) 회로기판의 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13874923

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015500019

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2013874923

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 14767536

Country of ref document: US