WO2012164720A1 - 部品内蔵基板及びその製造方法 - Google Patents

部品内蔵基板及びその製造方法 Download PDF

Info

Publication number
WO2012164720A1
WO2012164720A1 PCT/JP2011/062694 JP2011062694W WO2012164720A1 WO 2012164720 A1 WO2012164720 A1 WO 2012164720A1 JP 2011062694 W JP2011062694 W JP 2011062694W WO 2012164720 A1 WO2012164720 A1 WO 2012164720A1
Authority
WO
WIPO (PCT)
Prior art keywords
component
layer
conductive
adhesive
adhesive layer
Prior art date
Application number
PCT/JP2011/062694
Other languages
English (en)
French (fr)
Inventor
光昭 戸田
松本　徹
圭男 今村
Original Assignee
株式会社メイコー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社メイコー filed Critical 株式会社メイコー
Priority to PCT/JP2011/062694 priority Critical patent/WO2012164720A1/ja
Priority to TW101117966A priority patent/TW201309127A/zh
Publication of WO2012164720A1 publication Critical patent/WO2012164720A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Definitions

  • the present invention relates to a component-embedded substrate in which components are embedded and a method for manufacturing the same.
  • a component-embedded substrate in which components such as electronic components are embedded in an insulating layer is known (for example, see Patent Document 1).
  • an adhesive is applied to an area corresponding to the component when the component is mounted.
  • voids due to bubbles are locally generated in the adhesive.
  • Such a state is called a void, and this void expands in the subsequent reflow process, or causes peeling or a short circuit.
  • the present invention is a component-embedded substrate that can prevent the generation of voids in an adhesive and can increase the reliability of electrical insulation, and is particularly suitable for face-down mounting, and a method for manufacturing the same.
  • an insulating layer, a metal conductive layer patterned on the surface of the insulating layer, an electrical or electronic component embedded in the insulating layer, and the conductive layer and the component are bonded.
  • the component-embedded substrate including the adhesive layer the component includes a component main body and a plurality of terminals formed on one surface of the component main body and electrically connected to the conductive layer, There is provided a component-embedded substrate, wherein an adhesive layer is provided between the component body and the conductive layer, and a part of the insulating layer is provided between the terminal and the conductive layer.
  • the terminal is formed on a portion excluding the outer peripheral edge of one surface of the component body, and the adhesive layer is formed on a part of the outer peripheral edge of the one surface of the component body and the conductive member. Between the layers.
  • the adhesive layer is formed of an epoxy resin or a polyimide resin.
  • the adhesive layer has a thickness of 10 ⁇ m to 120 ⁇ m.
  • the adhesive layer is formed by stacking a plurality of adhesive portions of different materials or the same material.
  • the adhesive layer has at least a first adhesive part in contact with the conductive layer and a second adhesive part in contact with the component as the adhesive part, and the glass transition temperature of the first adhesive part is 40.
  • the glass transition temperature of the second adhesive portion is equal to or higher than the glass transition temperature of the first adhesive portion, and is in the range of 40 ° C. to 200 ° C. (TMA method).
  • the thickness of the first adhesive portion is 5 ⁇ m to 60 ⁇ m
  • the thickness of the second adhesive portion is 5 ⁇ m to 60 ⁇ m.
  • the adhesive layer forming step of forming the adhesive layer on the metal film formed on the support plate, the adhesive layer and the component main body are adhered, and the component is placed on the adhesive layer.
  • Manufacturing for manufacturing a component-embedded substrate comprising: a component mounting step for mounting; and a stacking step for stacking the insulating base material to be the insulating layer while pressing the component under vacuum Provide a method.
  • the component mounting step is performed with the terminal facing downward.
  • the method further includes a conductive via forming step of forming a first conductive via by forming a via reaching the terminal from the outside of the metal layer after the laminating step and performing a conductive treatment on the via.
  • the support plate used in the adhesive layer forming step is an aluminum plate, and the metal layer is a copper foil attached to the aluminum plate.
  • the support plate used in the adhesive layer forming step is stainless steel, and the metal layer is a copper plating foil deposited on the stainless steel.
  • a plurality of the components are mounted in the component mounting step.
  • a circuit board having either a conductive circuit, a conductive via, a conductive through hole, or a combination thereof in addition to the insulating layer is disposed on the side of the component, and the conductive via forming step Then, a second conductive via for electrically connecting the conductive layer and the circuit board is formed.
  • the second conductive via is a filled via.
  • the connection by the second conductive via has an any layer structure.
  • the second adhesive portion is formed after the first adhesive portion is cured.
  • the second conductive via has a diameter corresponding to the depth of the via to be formed, and the diameter is set so that the depth: diameter ratio (hole aspect ratio) is 1 or less. And a diameter equal to or larger than that of the first conductive via.
  • the insulating base material having a thermal expansion coefficient close to that of the component is used.
  • the adhesive layer is between the component body and the conductive layer, and a part of the insulating layer is between the terminal and the conductive layer. That is, a part of the insulating layer enters between the terminal and the conductive layer. For this reason, since the adhesive layer is not formed corresponding to the entire surface of the component, the generation of voids in the adhesive can be reduced. At the same time, the component area surrounded by the insulating layer is larger than before, and the component area fixed with the adhesive is smaller than before, so that the substrate behavior during the heat treatment can be relaxed. Further, since a part of the insulating layer enters between the terminal and the conductive layer, high insulation can be ensured between the terminals. In particular, sufficient insulation can be secured between vias in face-down mounting. Such an improvement in insulation makes it possible to easily form a circuit with a different potential between the terminals.
  • the built-in component is a so-called multi-pin component in which a terminal is formed on a portion excluding the outer peripheral edge of one surface of the component main body, and a terminal on one surface of the multi-pin component is not formed.
  • An adhesive layer is located at a part of the outer peripheral edge. For this reason, an insulating layer can be penetrated into the lower part of the multi-pin component from the outer peripheral side during the lamination press.
  • an adhesive layer on a part of the outer periphery it becomes possible to form a stable adhesive layer even in parts with unevenness due to electronic circuits on the surface, thereby forming a stable conductive via and thereby It becomes possible to ensure high electrical connection reliability.
  • the laminating process is performed under vacuum, even if the insulating base material enters between the terminal and the metal film and is pressed, no void is generated in the insulating base material.
  • the component area surrounded by the insulating layer is larger than the conventional one, and the component area fixed with the adhesive is smaller than the conventional one, so that the behavior of the substrate during the heat treatment can be relaxed. Further, since a part of the insulating layer enters between the terminal and the conductive layer, high insulation between the terminals can be ensured.
  • the insulating base material a material having a thermal expansion coefficient close to that of the component is preferably used. As a result, the behavior of the insulating substrate in a high-temperature environment can be brought close to that of the component, and it is possible to reduce the load caused by heat, such as internal stress, and to improve the connection reliability more effectively. Can do.
  • the via is formed in the insulating layer in the conductive via formation step, a general via in a printed wiring board can be applied.
  • the via is not formed on the adhesive layer, it is not necessary to use an adhesive layer excellent in via formation, and the material of the adhesive layer is not limited. Therefore, the range of material selection for the adhesive layer is widened, and productivity can be improved and costs can be reduced.
  • FIG. 1 is a schematic cross-sectional view of a component built-in substrate according to the present invention. It is the schematic which shows in order the manufacturing method of the component built-in board which concerns on this invention. It is the schematic which shows in order the manufacturing method of the component built-in board which concerns on this invention. It is the schematic which shows in order the manufacturing method of the component built-in board which concerns on this invention. It is the schematic which shows in order the manufacturing method of the component built-in board which concerns on this invention. It is the schematic which shows in order the manufacturing method of the component built-in board which concerns on this invention. It is the schematic which shows in order the manufacturing method of the component built-in board which concerns on this invention. It is the schematic which shows in order the manufacturing method of the component built-in board which concerns on this invention. It is the schematic which shows in order the manufacturing method of the component built-in board which concerns on this invention. It is the schematic which shows in order the manufacturing method of the component built-in board which concerns on this invention. It is the schematic which shows in order the manufacturing method of
  • a component-embedded substrate 1 has a component 3 embedded in an insulating layer 2.
  • the insulating layer 2 is formed by curing an insulating base material such as a prepreg.
  • the component 3 is an electrical or electronic component, for example, a multi-pin component such as WL-CSP having a large number of terminals. That is, the component 3 includes a component main body 5 and a plurality of terminals 4 formed on one surface of the component main body 5 and electrically connected to a conductive layer 6 described later.
  • a conductive layer 6 is formed on the surface of the insulating layer 2.
  • a double-sided substrate having conductive layers 6 formed on both sides is shown as an example.
  • the conductive layer 6 is a metal conductor such as copper, and is patterned.
  • the conductive layer 6 is electrically connected to the terminal 4 through the conductive via 7.
  • the conductive layer 6 is partially exposed and covered with a solder resist 8.
  • a conductive through hole 18 that penetrates the substrate 1 and is subjected to a conductive process is formed.
  • the conductive layers 6 on the front and back sides are electrically connected by the conductive through hole 18.
  • the substrate 1 is a so-called double-sided substrate.
  • an adhesive layer 10 is disposed between the part 3 and the conductive layer 6, and a part of the insulating layer 2 is inserted between the terminal and the conductive layer 6 (FIG. 1 shows the adhesive layer 10 and the conductive layer 6. A cross section cut at a portion where the layer 6 is not in contact is shown).
  • the adhesive layer 10 is between the component body 5 and the conductive layer 6, and a part of the insulating layer 2 is between the terminal 4 and the conductive layer. That is, a part of the insulating layer 2 enters between the terminal 4 and the conductive layer 6. For this reason, since the adhesive layer 10 is not formed corresponding to the entire surface of the component 3, the generation of voids can be reduced. At the same time, the component area surrounded by the insulating layer 2 is larger than the conventional one and the component area fixed with the adhesive is smaller than the conventional one, so that the substrate behavior during the heat treatment can be relaxed.
  • an adhesive layer forming step is performed.
  • a substrate in which a metal layer 12 is formed on a support plate 11 is prepared.
  • the support plate 11 has a degree of rigidity required for process conditions.
  • the support plate 11 is formed of a rigid SUS (stainless steel) plate or aluminum plate as a support base material.
  • the metal layer 12 is formed by depositing a copper plating foil having a predetermined thickness.
  • the metal layer 12 is formed by attaching a copper foil if the support plate 11 is an aluminum plate.
  • the adhesive layer 10 is applied on the metal layer 12 by, for example, a dispenser or printing.
  • the adhesive layer 10 is formed of an epoxy-based or polyimide-based resin, and bonds the metal film 12 and a component body 5 described later.
  • the adhesive layer 10 is formed at a position corresponding to a part of the outer peripheral edge where the terminal 4 of the component 3 to be incorporated is not formed.
  • the thickness of the adhesive layer 10 is not limited, but is preferably about 10 to 120 ⁇ m.
  • the component mounting process is performed.
  • an electrical or electronic component 3 made of a multi-pin component is mounted on the metal film 12.
  • the component body 5 is mounted on the adhesive layer 10.
  • the component main body 5 and the adhesive layer 10 are bonded, so that the metal film 12 and the component 3 are connected via the adhesive layer 10.
  • the component 3 is mounted with the terminal 4 facing downward.
  • the adhesive layer 10 is cured by heating after mounting the components.
  • a plurality of components 3 may be mounted. In this case, the adhesive layer 10 is formed corresponding to the number of parts 3.
  • a lamination process is performed. This step is performed by laying up an insulating base material such as a prepreg on the side opposite to the side on which the metal film 12 is disposed with respect to the component 3 and pressing it while heating under vacuum.
  • This press is performed using, for example, a vacuum press machine. Due to the presence of the adhesive layer 10, a sufficient gap is secured below the component main body 5, so that the insulating base material enters between the component main body 5 and the metal film 12 by this press, and the subsequent processing
  • the insulating layer 2 is formed by curing. Since the lamination process is performed under vacuum, no voids are generated in the insulating base material. Thereafter, the support plate 11 is removed. For this reason, as shown in FIG. 5, a metal film 12 is laminated on one surface of the insulating layer 2 and another metal film 13 is laminated on the other surface.
  • a conductive via formation process is performed.
  • holes are formed using a laser or the like to form vias 14.
  • the via 14 is formed so as to reach the terminal 4 from the metal film 12 through the insulating layer 2. Further, depending on the structure, through conduction holes or conduction vias may be formed at this point in order to obtain electrical connection between the respective layers or front and back.
  • a desmear process is performed to remove the resin remaining during the via formation. As described above, since the via 14 is formed in the insulating layer 2 in the via formation step, a general via formation process can be applied, and therefore, a special process is required as compared with the conventional via formation to the adhesive. It is excellent in productivity and cost reduction.
  • the via 14 is not formed on the adhesive layer 10, it is not necessary to use the adhesive layer 10 excellent in via formation, and the material of the adhesive layer 10 is not limited. Therefore, the range of material selection of the adhesive layer 10 used in the adhesive layer forming step is widened, and productivity can be improved and costs can be reduced.
  • the substrate after the via is formed is subjected to a plating process (conducting process), and plating is deposited in the via 14 to form the first conductive via 7.
  • the plating treatment applied to the conductive via 7 may be any form of conformal plating in which plating is deposited with a constant thickness along the via shape and filled plating in which plating is filled and deposited inside the via.
  • metal plating films 19 and 20 are further formed on the surfaces of the metal films 12 and 13.
  • a conductive layer forming step is performed.
  • conductor patterns are formed on both surfaces of the insulating layer 2 by using etching or the like on the metal films 12 and 13 and the plating films 19 and 20.
  • the conductive layer 6 is formed.
  • a solder resist 8 is formed at a predetermined location (see FIG. 1).
  • the circuit board 15 having either a conductive circuit, a conductive via, a conductive through-hole, or a combination thereof in addition to the insulating layer 2 is disposed on the side of the component 3, and in the conductive via forming process If the second conductive via 16 for electrically connecting the conductive layer 6 and the circuit board 15 is formed, a substrate 17 as shown in FIG. 12 can be formed.
  • the substrate 17 is a so-called four-layer substrate.
  • the conductive vias 21 formed on the circuit board are preferably formed by laser processing in consideration of high density, but can be handled by a through drill in consideration of productivity and cost.
  • the plating process may be either the conformal plating or the filled via, and can correspond to the situation.
  • the conductive via 21 is a filled via
  • the conductive via 16 is also used as a filled via, so that it is possible to adopt an any layer structure that is effective for high density and can be arranged with a high degree of freedom (FIG. 12). ).
  • the adhesive layer 10 may be formed in two layers.
  • the first adhesive portion 10a is printed on the metal film 12 by a known adhesive coating method (preferably a printing method) and then cured, and further on this After printing the second bonding portion 10b, the bonding layer 10 and the terminal 4 are bonded and cured in a component mounting process.
  • the adhesive layer 10 having a finally stable thickness can be obtained by forming the thin adhesive portion a plurality of times by one application.
  • the thickness is preferably about 5 ⁇ m to 60 ⁇ m in one application. That is, the optimal thickness of the first and second adhesive portions is 5 ⁇ m to 60 ⁇ m.
  • each contact bonding layer 10 can be arrange
  • the depth of the via 14 for connecting to a component can be adjusted by forming a plurality of adhesive portions and adjusting the thickness of the adhesive layer 10.
  • the adhesive layer 10 is not limited to two layers, and may be a plurality of layers.
  • the bonding portion 10a and the bonding portion 10b are not limited to the same material, and each material can be selected according to necessary characteristics and characteristics (for example, the bonding layer 10a has a role as a buffer material for stress). For example, it may be possible to select a material having a relatively low elastic modulus or glass transition point compared to the insulating base material, or to select an adhesive having excellent component adhesion for the purpose of improving the component adhesion of the adhesive layer 10b. ).
  • the glass transition temperature of the first adhesive portion 10a is 40 to 200 ° C. (TMA method)
  • the glass transition temperature of the second adhesive layer 10b is equal to or higher than the glass transition temperature of the first adhesive layer 10a. And it is in the range of 40 ° C. to 200 ° C. (TMA method).
  • the type of the built-in component 3 is not particularly limited. However, as described above, a multi-pin component in which the terminals 4 are uniformly formed over the entire surface of one side of the component main body 5 is preferable. .
  • the adhesive layer 10 is provided between a part of the outer peripheral edge of one surface of the component body 5 and the conductive layer.
  • the outer peripheral edge of the component main body 5 is a corner when the lower surface of the component main body 3 is rectangular or in the middle of the side as shown in FIG. 11.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

絶縁層（２）と、該絶縁層（２）の表面にパターン形成された金属製の導電層（６）と、前記絶縁層（２）に埋め込まれた電気又は電子的な部品（３）と、前記導電層（６）と前記部品（３）とを接着する接着層（１０）とを備えた部品内蔵基板（１）において、前記部品（３）は、部品本体（５）と、該部品本体（５）の一方の面に複数形成され、且つ前記導電層（６）と電気的に接続されている端子（４）とを有し、前記接着層（１０）が前記部品本体（５）と前記導電層（６）との間にあり、前記絶縁層（２）の一部が前記端子（４）と前記導電層（６）との間にある。

Description

部品内蔵基板及びその製造方法
　本発明は、部品が内蔵された部品内蔵基板及びその製造方法に関する。
　配線基板において、電子部品等の部品が絶縁層内に埋め込まれた部品内蔵基板が知られている（例えば特許文献１参照）。一般的に、このような部品内蔵基板では、部品搭載に際し、接着剤を部品に相当する面積に塗布している。しかしながら、接着剤を部品に相当する面積に塗布すると、接着剤内に気泡による空洞が局部的に発生する。このような状態はボイドと呼ばれ、このボイドはその後のリフロー工程で膨張したり、あるいは剥離の原因となったり、あるいはショートの原因となったりする。
　また、部品に形成された電極となる端子を下向きにして金属膜に搭載するようないわゆるフェイスダウン実装の場合、端子と金属膜とを接着剤を介して接続することになる。その後の工程で、端子を導通させるためにビアを形成するが、このビアは接着剤に形成することになるため、ビアの形成や絶縁性等に優れた接着剤を使用する必要があった。したがって、使用する接着剤が制限され、最適な生産性を得ることは困難であった。
特表２００８－５２２３９７号公報
　本発明は、接着剤中でのボイドの発生を防止することができ、電気絶縁性の信頼性を高めることができ、特にフェイスダウン実装に適した部品内蔵基板及びその製造方法である。
　本発明では、絶縁層と、該絶縁層の表面にパターン形成された金属製の導電層と、前記絶縁層に埋め込まれた電気又は電子的な部品と、前記導電層と前記部品とを接着する接着層とを備えた部品内蔵基板において、前記部品は、部品本体と、該部品本体の一方の面に複数形成され、且つ前記導電層と電気的に接続されている端子とを有し、前記接着層が前記部品本体と前記導電層との間にあり、前記絶縁層の一部が前記端子と前記導電層との間にあることを特徴とする部品内蔵基板を提供する。
　好ましくは、前記端子は、前記部品本体の一方の面の外周縁を除いた部分に形成されていて、前記接着層は、前記部品本体の前記一方の面の前記外周縁の一部と前記導電層との間にある。
　好ましくは、前記接着層はエポキシ系樹脂又はポリイミド系樹脂で形成されている。
　好ましくは、前記接着層の厚みは１０μｍ～１２０μｍである。
　好ましくは、前記接着層は、異なる材質又は同一の材質で複数の接着部が重ねられて形成されている。
　好ましくは、前記接着層は、前記接着部として少なくとも前記導電層と接する第１の接着部と前記部品と接する第２の接着部とを有し、前記第１の接着部のガラス転移温度が４０℃～２００℃（ＴＭＡ法）であり、前記第２の接着部のガラス転移温度が前記第１の接着部のガラス転移温度以上であり且つ４０℃～２００℃（ＴＭＡ法）の範囲である。
　好ましくは、前記第１の接着部の厚みが５μｍ～６０μｍ、前記第２の接着部の厚みが５μｍ～６０μｍである。
　また、本発明では、支持板上に形成された金属膜に対して前記接着層を形成する接着層形成工程と、前記接着層と前記部品本体とを接着させ、前記接着層上に前記部品を搭載する部品搭載工程と、前記絶縁層となるべき絶縁基材を前記部品に対して真空下でプレスしながら積層する積層工程とを備えたことを特徴とする部品内蔵基板を製造するための製造方法を提供する。
　好ましくは、前記部品搭載工程は、前記端子を下側に向けた状態で行われる。
　好ましくは、前記積層工程の後、前記金属層の外側から前記端子まで到達するビアを形成し、該ビアに導通処理を施して第１の導通ビアを形成する導通ビア形成工程をさらに備えた。
　好ましくは、前記接着層形成工程にて使用する前記支持板はアルミ板であり、前記金属層は前記アルミ板に貼り付けられた銅箔である。
　好ましくは、前記接着層形成工程にて使用する前記支持板としてステンレスであり、前記金属層は前記ステンレスに析出された銅めっき箔である。
　好ましくは、前記部品搭載工程にて、前記部品を複数搭載する。
　好ましくは、前記積層工程にて、前記絶縁層の他、導通回路又は導通ビア又は導通貫通穴のいずれか又はこれらの組み合わせを有する回路基板を前記部品の側方に配置し、前記導通ビア形成工程にて、前記導電層と前記回路基板とを電気的に接続させるための第２の導通ビアを形成する。
　好ましくは、前記導通ビア形成工程にて、前記第２の導通ビアはフィルドビアである。
　好ましくは、前記第２の導通ビアによる接続をエニーレイヤ構造とする。
　好ましくは、前記接着層形成工程にて、前記第１の接着部が硬化した後に前記第２の接着部を形成する。
　好ましくは、前記導通ビアの形成工程において、前記第２の導通ビアは形成するビアの深さに応じた径とし、深さ：径の比率（穴のアスペクト比）が１以下になるように径を大きくし、且つ前記第１の導通ビアと同等かそれよりも大きい径に形成する。
　好ましくは、前記積層工程において、前記絶縁基材は、熱膨張係数を前記部品に近いものを使用する。
　本発明の部品内蔵基板によれば、接着層が部品本体と導電層との間にあり、絶縁層の一部が端子と導電層との間にある。すなわち、端子と導電層との間に絶縁層の一部が入り込んでいる。このため、部品の全面に対応させて接着層を形成していないので、接着剤中のボイドの発生を低減できる。これとともに、絶縁層に囲まれる部品面積が従来よりも広がり、また接着剤で固定されている部品面積が従来よりも減るので、加熱処理時の基板挙動が緩和できる。また、端子と導電層との間には絶縁層の一部が入り込んでいることで、端子間に高い絶縁性を確保することができる。
　また、特にフェイスダウン実装においてビア間に十分な絶縁性を確保することができる。このような絶縁性の向上により、端子間に異電位の回路を容易に形成することが可能となる。
　また、内蔵された部品が、部品本体の一方の面の外周縁を除いた部分に端子が形成されているいわゆる多ピン部品であり、この多ピン部品の一方の面における端子が形成されていない外周縁の一部に接着層が位置している。このため、積層プレス時に多ピン部品の外周縁側から絶縁層を部品の下側に入り込ませることができる。
　また、外周縁の一部に接着層を形成することで、表面に電子回路による凹凸があるような部品においても安定した接着層の形成が可能となり、これにより安定した導通ビアの形成とそれによる高い電気的接続信頼性を確保することが可能となる。
　本発明の方法によれば、積層工程は真空下で行われるため、端子と金属膜との間に絶縁基材が入り込んでプレスされても絶縁基材にボイドが発生することはない。また、絶縁層に囲まれる部品面積が従来よりも広がり、また接着剤で固定されている部品面積が従来よりも減るので、加熱処理時の基板挙動が緩和できる。また、端子と導電層との間には絶縁層の一部が入り込んでいることで、端子間の高い絶縁性を確保することができる。
　また、前記絶縁基材として、好適には、熱膨張係数が前記部品に近いものを使用する。これにより、高温環境下での前記絶縁基材の挙動を部品に近づけることができ、内部にかかる応力など、熱による負荷を低減させることが可能となり、より効果的に接続信頼性を向上させることができる。
　また、部品搭載工程は、端子を下側に向けた状態で行われる、いわゆるフェイスダウン実装であるため、後工程でのビア形成におけるビアの深さを全て揃えることができる。したがって、ビア形成のための加工が容易となる。
　また、導通ビア形成工程にてビアは絶縁層に形成されるので、プリント配線板における一般的なビアを適用できる。また、ビアの形成は接着層に対しては行われないので、ビア形成に優れた接着層を用いることが必要ではなくなり、接着層の材質等が限定されない。したがって、接着層の材料選択の幅が広がり、生産性の向上や低コスト化を図ることができる。
本発明に係る部品内蔵基板の概略断面図である。 本発明に係る部品内蔵基板の製造方法を順番に示す概略図である。 本発明に係る部品内蔵基板の製造方法を順番に示す概略図である。 本発明に係る部品内蔵基板の製造方法を順番に示す概略図である。 本発明に係る部品内蔵基板の製造方法を順番に示す概略図である。 本発明に係る部品内蔵基板の製造方法を順番に示す概略図である。 本発明に係る部品内蔵基板の製造方法を順番に示す概略図である。 本発明に係る部品内蔵基板の製造方法を順番に示す概略図である。 本発明に係る別の部品内蔵基板の一部概略図である。 部品搭載時の接着層の位置を示す概略図である。 部品搭載時の接着層の他の位置を示す概略図である。 本発明に係るさらに別の部品内蔵基板の概略図である。
　図１に示すように、本発明に係る部品内蔵基板１は、絶縁層２内に部品３が埋め込まれているものである。絶縁層２は例えばプリプレグ等の絶縁基材を硬化して形成されている。部品３は電気又は電子的な部品であり、例えば多数の端子を有するＷＬ－ＣＳＰ等の多ピン部品である。すなわち、部品３は部品本体５と、該部品本体５の一方の面に複数形成され、且つ後述する導電層６と電気的に接続されている端子４とを有している。絶縁層２の表面には導電層６が形成されている。図では両面に導電層６が形成された両面基板を例として示している。導電層６は、例えば銅等の金属導体であり、パターン成形されている。この導電層６は、端子４と導通ビア７を介して電気的に接続されている。導電層６は、例えば図１に示すように一部を露出させてソルダレジスト８で覆われている。図１の例では、基板１を貫通し、内部に導通処理が施された導通貫通孔１８が形成されている。この導通貫通孔１８により表裏の導電層６は電気的に接続されている。基板１はいわゆる両面基板である。
　部品３と導電層６との間には、接着層１０が配されている。より詳しくは、接着層１０は部品本体５と導電層６との間にあり、絶縁層２の一部が端子と導電層６との間に入り込んでいる（図１は、接着層１０と導電層６とが接していない部分で切断されている断面を示している）。
　このように、本発明の部品内蔵基板１によれば、接着層１０が部品本体５と導電層６との間にあり、絶縁層２の一部が端子４と導電層との間にある。すなわち、端子４と導電層６との間に絶縁層２の一部が入り込んでいる。このため、部品３の全面に対応させて接着層１０を形成していないので、ボイドの発生を低減できる。これとともに、絶縁層２に囲まれる部品面積が従来よりも広がり、また接着剤で固定されている部品面積が従来よりも減るので、加熱処理時の基板挙動が緩和できる。また、端子４と導電層６との間には絶縁層２の一部が入り込んでいることで、端子４間に高い絶縁性を確保することができる。また、特にフェイスダウン実装においてビア間に十分な絶縁性を確保することができる。このような絶縁性の向上により、端子４間に異電位の回路を形成することが可能となる。
　このような部品内蔵基板１を製造する工程を以下に説明する。なお、以下の説明では、図１で示した部品内蔵基板１のうち、部品３の近傍の部分のみを示した図面（図２～図８）をもとに説明する。
　まず、接着層形成工程を行う。この工程は、まず、図２に示すように、例えば支持板１１上に金属層１２が形成されたものを用意する。なお、支持板１１は、プロセス条件にて必要とされる程度の剛性を有する。支持板１１は、支持基材として剛性のあるＳＵＳ（ステンレス）板又はアルミ板等で形成されている。金属層１２は例えば支持板１１がＳＵＳ板であれば所定厚さの銅めっき箔を析出させたものである。あるいは金属層１２は支持板１１がアルミ板であれば銅箔を貼り付けたものである。そして、図３に示すように、金属層１２上に接着層１０を例えばディスペンサーや印刷等で塗布する。この接着層１０はエポキシ系やポリイミド系の樹脂で形成され、金属膜１２と後述する部品本体５とを接着させるものである。この接着層１０は、例えば内蔵されるべき部品３の端子４が形成されていない外周縁の一部に対応する位置に形成される。接着層１０の厚みは限定されるものではないが、１０～１２０μｍ程度が好適である。
　この後、部品搭載工程を行う。この工程では、図４に示すように、例えば多ピン部品からなる電気又は電子的な部品３を金属膜１２上に搭載する。具体的には、部品本体５を接着層１０上に搭載する。これにより、部品本体５と接着層１０は接着され、したがって金属膜１２と部品３は接着層１０を介して接続されることになる。また、図４に示したように、部品３の搭載は、端子４を下側に向けた状態で行われる。このように、いわゆるフェイスダウン実装を採用することにより、後工程でのビア形成におけるビアの深さを全て揃えることができる。したがって、ビア形成のための加工が容易となる。接着層１０は、部品搭載後、加熱にて硬化される。なお、部品３は複数搭載してもよい。この場合、部品３の数に対応するだけ接着層１０を形成する。
　この後、積層工程を行う。この工程は、部品３に対して金属膜１２が配された側とは反対側にプリプレグ等の絶縁基材をレイアップし、これを真空下で加熱しながらプレスして行う。このプレスは、例えば真空加圧式のプレス機を用いて行われる。接着層１０があることにより、部品本体５の下側には十分な空隙が確保されているため、このプレスにより、絶縁基材は部品本体５と金属膜１２との間に入り込み、その後の処理にて硬化し絶縁層２となる。積層工程は真空下で行われるため、絶縁基材内にボイドが発生することはない。この後、支持板１１は除去される。このため、図５に示すように、絶縁層２の一方の面には金属膜１２が、他方の面には別の金属膜１３が積層されている。
　この後、導通ビア形成工程を行う。この工程は、図６に示すように、レーザ等を用いて穴あけを行い、ビア１４を形成するものである。具体的には、ビア１４は金属膜１２から絶縁層２を通って端子４まで到達するように形成される。また、構造に応じて、各層間又は表裏の電気的な接続を得るため貫通導通孔又は導通ビアをこの時点で形成してもよい。ビア形成後、デスミア処理が施され、ビア形成の際に残留している樹脂が除去される。このように、ビア形成工程にてビア１４は絶縁層２に形成されるので、一般的なビア形成処理を適用できるため、従来技術の接着剤へのビア形成と比較して特殊な処理を必要とせず生産性及び低コスト化に優れる。また、ビア１４の形成は接着層１０に対しては行われないので、ビア形成に優れた接着層１０を用いることが必要ではなくなり、接着層１０の材質等が限定されない。したがって、接着層形成工程にて使用する接着層１０の材料選択の幅が広がり、生産性の向上や低コスト化を図ることができる。
　この後、図７に示すように、ビア形成後の基板に対してめっき処理（導通処理）を施し、ビア１４内にめっきを析出し第１の導通ビア７を形成する。導通ビア７に施されるめっき処理は、ビア形状に沿って一定の厚みでめっきが析出するコンフォーマルめっき、ビア内部にめっきが充填され析出するフィルドめっきの何れの形でもよい。このとき、金属膜１２、１３の表面にさらに金属製のめっき膜１９、２０が形成される。
　この後、導電層形成工程を行う。この工程では、図８に示すように、金属膜１２、１３及びめっき膜１９、２０に対してエッチング等を用いることにより絶縁層２の両面に導体パターンを形成する。これにより、導電層６が形成される。そして、所定箇所にソルダレジスト８を形成する（図１参照）。
　上述した積層工程にて、絶縁層２の他に導通回路又は導通ビア又は導通貫通穴のいずれか又はこれらの組み合わせを有する回路基板１５を部品３の側方に配置し、導通ビア形成工程にて、導電層６と回路基板１５とを電気的に接続させるための第２の導通ビア１６を形成すれば、図１２に示すような基板１７を形成できる。基板１７はいわゆる４層基板である。回路基板に形成された導通ビア２１は高密度化を考慮した場合レーザ加工による形成が望ましいが、生産性やコスト面などを考慮した場合には貫通ドリルによる対応が可能である。また、導通ビア１６がレーザ加工による場合、めっき処理は、前記コンフォーマルめっき、フィルドビアの何れでも良く、状況に合わせた対応が可能である。導通ビア２１をフィルドビアとした場合、導通ビア１６も合わせてフィルドビアとすることで、高密度化に有効であり自由度の高いビア配置が可能なエニーレイヤ構造をとることが可能となる（図１２）。
　なお、図９に示すように、接着層１０を２層にして形成してもよい。この場合は、上述した接着層形成工程にて、公知の接着剤塗布工法（好適には印刷工法）にて第１の接着部１０ａを金属膜１２上に印刷した後硬化させ、さらにこの上に第２の接着部１０ｂを印刷した後、部品搭載工程で接着層１０と端子４とを接着させ硬化させる。このように一回の塗布で薄い接着部を複数回形成することにより、最終的に安定した厚みを有する接着層１０を得ることができる。限定されるものではないが、厚みとしては１回の塗布でおよそ５μｍ～６０μｍ程度が好適である。すなわち、第１及び第２の接着部の厚みは５μｍ～６０μｍが最適である。これにより、それぞれの接着層１０を一定の高さに揃えることができ、部品３の高さ方向に関する位置が正確となる。また、部品３と金属膜１２との間に十分な空隙を確保することも可能となり、積層工程での絶縁基材の良好な流動を実現できる。また、接着部を複数形成して接着層１０の厚みを調整することにより、部品と接続するためのビア１４の深さを調整することができる。これにより、ビア１４と、内層に形成された第１の導通ビア１６（図１２参照）との深さを同等にすることができるので、同時にめっきを形成したときの接続信頼性が向上する。なお、接着層１０は２層に限らず、それ以上の複数層であってもよい。
　また、接着部１０ａと接着部１０ｂは同じ材料には限定されず、必要な特性、特徴に応じてそれぞれの材料を選択できる（例えば、接着層１０ａに応力の緩衝材としての役割りを持たせる目的で絶縁基材と比較し相対的に弾性率やガラス転移点の低い材料を選択し、あるいは接着層１０ｂの部品接着力向上の目的で部品密着性に優れる接着剤を選択すること等が考えられる）。
　また、例えば、第１の接着部１０ａのガラス転移温度は４０～２００℃（ＴＭＡ法）であり、第２の接着層１０ｂのガラス転移温度は第１の接着層１０ａのガラス転移温度以上であり且つ４０℃～２００℃（ＴＭＡ法）の範囲である。
　また、内蔵する部品３としては特にその種類は問わないが、上述したように、端子４が部品本体５の一方の面の全面にわたって一様に形成されているような多ピン部品であれば好ましい。この場合、接着層１０を部品本体５の一方の面の外周縁の一部と導電層との間に設ける。部品本体５の外周縁とは、例えば図１０に示すように、部品本体３の下面が矩形形状の場合の隅部や、図１１に示すように、辺の途中である。このような位置に接着層１０を設けることで、積層工程での積層プレス時に、絶縁層２（絶縁基材）が部品の下側に入り込みやすくなる。したがって、端子４（ピン）間の絶縁性を確保することができる。
１　部品内蔵基板
２　絶縁層
３　部品
４　端子
５　部品本体
６　導電層
７　第１の導通ビア
８　ソルダレジスト
１０　接着層
１１　支持板
１２　金属膜
１３　金属膜
１４　ビア
１５　回路基板
１６　第２の導通ビア
１７　基板
１８　導通貫通孔
１９　めっき膜
２０　めっき膜
２１　導通ビア

Claims (19)

  1. 　絶縁層と、
    　該絶縁層の表面にパターン形成された金属製の導電層と、
    　前記絶縁層に埋め込まれた電気又は電子的な部品と、
    　前記導電層と前記部品とを接着する接着層と
    を備えた部品内蔵基板において、
    　前記部品は、部品本体と、該部品本体の一方の面に複数形成され、且つ前記導電層と電気的に接続されている端子とを有し、
    　前記接着層が前記部品本体と前記導電層との間にあり、前記絶縁層の一部が前記端子と前記導電層との間にあることを特徴とする部品内蔵基板。
  2. 　前記端子は、前記部品本体の一方の面の外周縁を除いた部分に形成されていて、
    　前記接着層は、前記部品本体の前記一方の面の前記外周縁の一部と前記導電層との間にあることを特徴とする請求項１に記載の部品内蔵基板。
  3. 　前記接着層はエポキシ系樹脂又はポリイミド系樹脂で形成されていることを特徴とする請求項１の発明に記載の部品内蔵基板。
  4. 　前記接着層の厚みは１０μｍ～１２０μｍであることを特徴とする請求項１に記載の部品内蔵基板。
  5. 　前記接着層は、異なる材質又は同一の材質で複数の接着部が重ねられて形成されていることを特徴とする請求項１に記載の部品内蔵基板。
  6. 　前記接着層は、前記接着部として少なくとも前記導電層と接する第１の接着部と前記部品と接する第２の接着部とを有し、
    　前記第１の接着部のガラス転移温度が４０℃～２００℃（ＴＭＡ法）であり、
    　前記第２の接着部のガラス転移温度が前記第１の接着部のガラス転移温度以上であり且つ４０℃～２００℃（ＴＭＡ法）の範囲であることを特徴とする請求項５に記載の部品内蔵基板。
  7. 　前記第１の接着部の厚みが５μｍ～６０μｍ、前記第２の接着部の厚みが５μｍ～６０μｍであることを特徴とする請求項５に記載の部品内蔵基板。
  8. 　支持板上に形成された金属膜に対して前記接着層を形成する接着層形成工程と、
    　前記接着層と前記部品本体とを接着させ、前記接着層上に前記部品を搭載する部品搭載工程と、
    　前記絶縁層となるべき絶縁基材を前記部品に対して真空下でプレスしながら積層する積層工程と
    を備えたことを特徴とする請求項１に記載の部品内蔵基板を製造するための製造方法。
  9. 　前記部品搭載工程は、前記端子を下側に向けた状態で行われることを特徴とする請求項８に記載の部品内蔵基板の製造方法。
  10. 　前記積層工程の後、前記金属膜の外側から前記端子に到達するビアを形成し、該ビアに導通処理を施して第１の導通ビアを形成する導通ビア形成工程をさらに備えたことを特徴とする請求項８に記載の部品内蔵基板の製造方法。
  11. 　前記接着層形成工程にて使用する前記支持板はアルミ板であり、前記金属層は前記アルミ板に貼り付けられた銅箔であることを特徴とする請求項８に記載の製造方法。
  12. 　前記接着層形成工程にて使用する前記支持板としてステンレスであり、前記金属層は前記ステンレスに析出された銅めっき箔であることを特徴とする請求項８に記載の製造方法。
  13. 　前記部品搭載工程にて、前記部品を複数搭載することを特徴とする請求項８に記載の製造方法。
  14. 　前記積層工程にて、前記絶縁層の他、導通回路又は導通ビア又は導通貫通穴のいずれか又はこれらの組み合わせを有する回路基板を前記部品の側方に配置し、
    　前記導通ビア形成工程にて、前記導電層と前記回路基板とを電気的に接続させるための第２の導通ビアを形成することを特徴とする請求項１０に記載の製造方法。
  15. 　前記導通ビア形成工程にて、前記第２の導通ビアはフィルドビアであることを特徴とする請求項１４に記載の部品内蔵基板を製造するための製造方法。
  16. 　前記第２の導通ビアによる接続をエニーレイヤ構造とすることを特徴とする請求項１４に記載の製造方法。
  17. 　前記接着層形成工程にて、前記第１の接着部が硬化した後に前記第２の接着部を形成することを特徴とする請求項８に記載の製造方法。
  18. 　前記導通ビアの形成工程にて、前記第２の導通ビアは、前記第１の導通ビアと同じかそれよりも大きい径に形成することを特徴とする請求項１０に記載の製造方法。
  19. 　前記導通ビアの形成工程にて、前記第１の導通ビアのうち、前記接着層に形成する導通ビアと前記絶縁基材に形成する導通ビアとで異なる径に形成することを特徴とする請求項１０に記載の製造方法。
PCT/JP2011/062694 2011-06-02 2011-06-02 部品内蔵基板及びその製造方法 WO2012164720A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2011/062694 WO2012164720A1 (ja) 2011-06-02 2011-06-02 部品内蔵基板及びその製造方法
TW101117966A TW201309127A (zh) 2011-06-02 2012-05-21 內藏元件之基板及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/062694 WO2012164720A1 (ja) 2011-06-02 2011-06-02 部品内蔵基板及びその製造方法

Publications (1)

Publication Number Publication Date
WO2012164720A1 true WO2012164720A1 (ja) 2012-12-06

Family

ID=47258605

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/062694 WO2012164720A1 (ja) 2011-06-02 2011-06-02 部品内蔵基板及びその製造方法

Country Status (2)

Country Link
TW (1) TW201309127A (ja)
WO (1) WO2012164720A1 (ja)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11126968A (ja) * 1997-10-22 1999-05-11 Hitachi Chem Co Ltd 多層プリント配線板の製造法
JP2006523375A (ja) * 2003-04-01 2006-10-12 イムベラ エレクトロニクス オサケユキチュア 電子モジュールの製造方法及び電子モジュール
JP2007318048A (ja) * 2006-05-29 2007-12-06 Ibiden Co Ltd 多層配線板及びその製造方法
JP2008522397A (ja) * 2004-11-26 2008-06-26 イムベラ エレクトロニクス オサケユキチュア 電子モジュール及びその製造方法
JP2008544510A (ja) * 2005-06-16 2008-12-04 イムベラ エレクトロニクス オサケユキチュア 回路基板構造および回路基板構造の製造方法
JP2009289802A (ja) * 2008-05-27 2009-12-10 Tdk Corp 電子部品内蔵モジュール及びその製造方法
JP2010157664A (ja) * 2009-01-05 2010-07-15 Meiko:Kk 電気・電子部品内蔵回路基板とその製造方法
JP2010232292A (ja) * 2009-03-26 2010-10-14 Oki Semiconductor Co Ltd 半導体装置の製造方法及び半導体装置
JP2010251688A (ja) * 2009-03-25 2010-11-04 Nec Toppan Circuit Solutions Inc 部品内蔵印刷配線板及びその製造方法
JP2011060875A (ja) * 2009-09-08 2011-03-24 Panasonic Corp 電子部品内蔵基板及びその製造方法とこれを用いた半導体装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11126968A (ja) * 1997-10-22 1999-05-11 Hitachi Chem Co Ltd 多層プリント配線板の製造法
JP2006523375A (ja) * 2003-04-01 2006-10-12 イムベラ エレクトロニクス オサケユキチュア 電子モジュールの製造方法及び電子モジュール
JP2008522397A (ja) * 2004-11-26 2008-06-26 イムベラ エレクトロニクス オサケユキチュア 電子モジュール及びその製造方法
JP2008544510A (ja) * 2005-06-16 2008-12-04 イムベラ エレクトロニクス オサケユキチュア 回路基板構造および回路基板構造の製造方法
JP2007318048A (ja) * 2006-05-29 2007-12-06 Ibiden Co Ltd 多層配線板及びその製造方法
JP2009289802A (ja) * 2008-05-27 2009-12-10 Tdk Corp 電子部品内蔵モジュール及びその製造方法
JP2010157664A (ja) * 2009-01-05 2010-07-15 Meiko:Kk 電気・電子部品内蔵回路基板とその製造方法
JP2010251688A (ja) * 2009-03-25 2010-11-04 Nec Toppan Circuit Solutions Inc 部品内蔵印刷配線板及びその製造方法
JP2010232292A (ja) * 2009-03-26 2010-10-14 Oki Semiconductor Co Ltd 半導体装置の製造方法及び半導体装置
JP2011060875A (ja) * 2009-09-08 2011-03-24 Panasonic Corp 電子部品内蔵基板及びその製造方法とこれを用いた半導体装置

Also Published As

Publication number Publication date
TW201309127A (zh) 2013-02-16

Similar Documents

Publication Publication Date Title
US8945329B2 (en) Printed wiring board and method for manufacturing printed wiring board
JPWO2007046459A1 (ja) 多層プリント配線基板及びその製造方法
JP2009088469A (ja) 印刷回路基板及びその製造方法
JP2007149870A (ja) 回路基板及び回路基板の製造方法。
JP2016134624A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
JP2010157664A (ja) 電気・電子部品内蔵回路基板とその製造方法
JP5490525B2 (ja) 部品内蔵型多層プリント配線板及びその製造方法
WO2014125567A1 (ja) 部品内蔵基板及びその製造方法
KR101701380B1 (ko) 소자 내장형 연성회로기판 및 이의 제조방법
KR20120040892A (ko) 인쇄회로기판 및 그의 제조 방법
WO2015141004A1 (ja) 多層回路基板、半導体装置、及びその多層回路基板の製造方法
JP5695205B2 (ja) 部品内蔵基板の製造方法及びこれを用いた部品内蔵基板
JP2020057767A (ja) プリント配線基板
TW201138582A (en) Substrate with built-in components, multilayer substrate using the same, and manufacturing method of substrate with built-in components
JP2006344887A (ja) プリント配線板およびその製造方法
JP4899409B2 (ja) 多層プリント配線基板及びその製造方法
WO2011132274A1 (ja) 部品内蔵基板及びこれを用いた多層基板並びに部品内蔵基板の製造方法
JP2011258778A (ja) 積層回路基板および基板製造方法
WO2012164720A1 (ja) 部品内蔵基板及びその製造方法
WO2012164719A1 (ja) 部品内蔵基板及びその製造方法
KR100796981B1 (ko) 인쇄회로기판 제조방법
JP4892924B2 (ja) 多層プリント配線基板及びその製造方法
JP2015060912A (ja) 半導体素子搭載用パッケージ基板
JP6073339B2 (ja) 部品内蔵基板の製造方法及びこれを用いた部品内蔵基板
JP5303532B2 (ja) プリント配線板、その製造方法、多層プリント配線板、及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11866936

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11866936

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP