WO2011132274A1 - 部品内蔵基板及びこれを用いた多層基板並びに部品内蔵基板の製造方法 - Google Patents

部品内蔵基板及びこれを用いた多層基板並びに部品内蔵基板の製造方法 Download PDF

Info

Publication number
WO2011132274A1
WO2011132274A1 PCT/JP2010/057055 JP2010057055W WO2011132274A1 WO 2011132274 A1 WO2011132274 A1 WO 2011132274A1 JP 2010057055 W JP2010057055 W JP 2010057055W WO 2011132274 A1 WO2011132274 A1 WO 2011132274A1
Authority
WO
WIPO (PCT)
Prior art keywords
component
resin layer
substrate
layer disposed
resin
Prior art date
Application number
PCT/JP2010/057055
Other languages
English (en)
French (fr)
Inventor
戸田光昭
松本徹
今村圭男
Original Assignee
株式会社メイコー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社メイコー filed Critical 株式会社メイコー
Priority to PCT/JP2010/057055 priority Critical patent/WO2011132274A1/ja
Publication of WO2011132274A1 publication Critical patent/WO2011132274A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards

Definitions

  • the present invention relates to a component built-in substrate in which an electrical component or an electronic component is embedded in an insulating base, a multilayer substrate using the same, and a method for manufacturing the component built-in substrate.
  • Patent Document 1 an electronic component is incorporated only on one side (see, for example, Patent Document 1).
  • the component-embedded substrate described in Patent Document 1 is embedded in an insulating base material, conductor circuits formed on both sides thereof, and the insulating base material, and the terminal portion is connected to the connection terminal portion and connected to the conductor circuit. Electronic parts.
  • the conventional component-embedded substrate mainly includes small components, there are restrictions in the height direction. Furthermore, since the insulating base material is only one type of prepreg, there is a large variation in height during lamination, and there are problems in the embedding property of parts, electrical characteristics, mechanical characteristics, material costs, and the like.
  • the present invention takes the above-described conventional technology into consideration, and in addition to a small component, a large-sized electric or electronic component is incorporated on one or both sides of a substrate and is formed on both sides without an intermediate layer. Can be directly connected through through holes. In addition, it is possible to connect the circuit between the built-in component and the substrate surface using a through-hole penetrating the inside of the substrate, and to change the height of the substrate when laminating the insulating base material and the component support plate.
  • An object of the present invention is to provide a component-embedded substrate that can suppress, improve the embedding property, electrical characteristics, and mechanical properties of the component and has good adhesion to a prepreg, a multilayer substrate using the same, and a method for manufacturing the component-embedded substrate. .
  • a conductive pattern; and an electrical or electronic component having a connection terminal embedded in the insulating substrate and electrically connected to the conductive pattern, the component crossing a boundary surface of the plurality of resin layers A component-embedded substrate is provided.
  • the hardness of the resin layer disposed on the conductor pattern side is lower than the hardness of the resin layer disposed on the inner side of the adjacent insulating substrate.
  • the material of the resin layer disposed on the conductor pattern side has higher fluidity and lower dielectric loss than the material of the resin layer disposed on the inner side of the adjacent insulating base, High adhesion.
  • the resin layer disposed on the inside of the adjacent insulating base can select a wide dielectric constant.
  • the material of the resin layer disposed inside the adjacent insulating base material has a glass transition temperature higher than that of the resin layer disposed on the conductor pattern side, and has a low coefficient of thermal expansion. Cost is low.
  • the component has a first component body and a second component body respectively connected to the conductor pattern formed on both surfaces of the insulating substrate.
  • this invention has 1 or a some intermediate
  • a multilayer board characterized by being a component built-in board.
  • the first component body and the second component body are each connected to a conductor pattern formed in the outermost layer on the side close to the connection terminal.
  • a resist forming step of forming a solder resist by exposing a component connection region to be electrically connected to a connection terminal of an electrical or electronic component in the conductive layer on the support plate, and the connection terminal A connection step of electrically connecting the component connection region via a connection material, and forming an insulating base material by stacking a plurality of resin layers having different physical properties from each other, the insulating base material being formed of only a resin material.
  • the component in a state of being connected to the component connection region of the conductive layer is inserted into the through hole formed in the conductive layer and the conductive layer and the conductive layer so that the component crosses a boundary surface of the plurality of resin layers.
  • a method for manufacturing a component-embedded substrate in which a resin layer is press-contacted and a filling step of filling the resin material in the through hole and embedding the component in the resin layer is sequentially performed. To do.
  • a roughening treatment step for roughening the surface of the conductive layer and a flattening treatment step for flattening the component connection region are provided prior to the embedding step.
  • the planarization process is any one of micro etching of 0 to 5 ⁇ m, acid cleaning for 1 to 20 minutes, or plasma etching of an ashing amount of 100 to 50000.
  • an electrical or electronic component is embedded in an insulating substrate made of a resin layer having different physical properties, deformation of the resin can be suppressed when embedding the component by lamination, and fluidity Good resin improves embedding of parts. This effect can be remarkably obtained by arranging the parts so as to cross the boundary surface of the resin layer.
  • the hardness of the resin layer arranged on the conductor pattern side lower than the hardness of the resin layer arranged on the inner side of the adjacent insulating substrate, that is, the hardness of the resin layer arranged on the inner side of the substrate
  • the hardness of the resin layer arranged on the inner side of the substrate By making it higher than the hardness of the resin layer disposed on the outside of the substrate, deformation of the resin layer can be suppressed, and occurrence of deviation in the height direction of the substrate can be suppressed.
  • large electrical or electronic parts can be embedded by providing a through hole in the resin layer in advance.
  • a support plate 1 is prepared.
  • the support plate 1 is, for example, a SUS plate.
  • a conductive layer 2 is formed on the support plate 1.
  • the conductive layer 2 is, for example, copper plating.
  • a solder resist 3 is formed on the conductive layer 2.
  • the solder resist 3 is formed so as to expose a predetermined portion of the conductive layer 2.
  • the exposed portion of the conductive layer 2 is formed as a component connection region 4 to be electrically connected to a connection terminal of an electrical or electronic component in the future. 1 to 3 show the resist forming process.
  • connection terminal 6 of the component 5 and the component connection region 4 of the conductive layer 2 are electrically connected.
  • This connection is performed by interposing a solder reflow 7 using a connection material such as cream solder between the connection terminal 6 and the component connection region 4.
  • the component support body 12 is formed. The connection process is to obtain the state shown in FIG.
  • resin layers 8 and 9 having different physical characteristics are prepared.
  • the resin layer 8 is a so-called prepreg.
  • the resin layer 9 is obtained by curing a prepreg.
  • the resin layers 8 and 9 have through holes 10 and 11, respectively.
  • the through holes 10 and 11 are formed in a size that allows the component 5 to be inserted.
  • the through holes 10 and 11 are formed at positions that are continuous when the resin layers 8 and 9 are laminated.
  • component supports 12 support plate 1 is omitted
  • the resin layer 9 is provided with two through holes 11 so that the upper and lower parts 5 are inserted therethrough.
  • the component 5 is passed through the through holes 10 and 11, and the upper component support 12, the resin layer 8, the resin layer 9, the resin layer 8, and the lower component support 12 are stacked and pressed.
  • the resin layers 8 and 9 are laminated and integrated, and the gaps between the through holes 10 and 11 are filled. Thereby, the insulating base material 15 is formed. Therefore, the component 5 is embedded in the insulating base material 15. Since the through holes 10 and 11 are provided in advance, the pressure applied to the component 5 can be suppressed during stacking. For this reason, the large component 5 can be embedded in the insulating base material 15.
  • the boundary surface 18 between the resin layers 8 and 9 is located between the upper surface 5 a and the lower surface 5 b of the component 5. More specifically, the boundary surface 18 of the resin layers 8 and 9 through which the component 5 is inserted is located between the upper surface 5a and the lower surface 5b of the inserted component 5. 5 to 6 show the embedding process.
  • a conductor pattern 14 is formed on the conductor layer 2 using etching or the like. If necessary, a through hole 16 may be provided, and plating may be performed in the through hole 16 to make both surfaces conductive. Thereby, the component built-in substrate 17 is formed. Since the resin layers 8 and 9 are made of only a resin material, such a through hole 16 can be formed. For this reason, the freedom degree which designs a conductor circuit is improving. Further, as shown in FIG. 7, when the electronic components 5 are embedded on both surfaces of the substrate 17, the electronic components 5 disposed on both surfaces of the substrate 17 are shortest using the through holes 16 penetrating the substrate 17. Can be connected at a distance.
  • the component-embedded substrate 17 obtained through the above manufacturing process includes an insulating base material 15, an electrical or electronic component 5, and a conductor pattern 14, as is apparent from FIG.
  • the component 5 is embedded in the insulating base material 15.
  • the conductor pattern 14 is electrically connected to the connection terminal 6 of the component 5 and is exposed on the surface of the insulating base material 15.
  • the insulating base material 15 is obtained by laminating resin layers 8 and 9.
  • the resin layers 8 and 9 are formed of only a resin material. As described above, the resin layers 8 and 9 have different hardnesses. Further, the boundary surface 18 of the resin layers 8 and 9 is located between the upper surface 5 a and the lower surface 5 b of the component 5.
  • the electrical or electronic component 5 is embedded in the insulating base material 15 composed of the resin layers 8 and 9 having different hardnesses, deformation of the resin can be suppressed when the component 5 is embedded by lamination. 5 is improved. Accordingly, the electrical characteristics and mechanical characteristics of the component 5 are also improved. This effect can be remarkably obtained by positioning the boundary surface 18 of the resin layers 8 and 9 between the upper surface 5 a and the lower surface 5 b of the component 5. That is, the resin layers 8 and 9 cooperate with each other to improve the embedding property of the component 5.
  • the conductive layer to be the conductor pattern 14 at the time of lamination. 2 and the presence of a resin layer having a high hardness can suppress deformation when the insulating base material 15 is formed, and suppress the occurrence of displacement of the substrate 17 in the height direction.
  • the conductive layer 2 may be roughened. This roughening process is performed prior to the embedding process. Also, a flattening process for flattening the component connection region 4 is embedded in order to ensure good spreadability of the connection material (solder) for connecting the connection terminal 6 of the component 5 and the component connection region 4. You may implement prior to a process. After subjecting the entire surface of the conductive layer 2 to a roughening treatment, the component connection region 4 is subjected to a flattening treatment to remove the organic film on the roughened conductive layer 2 and to achieve good solder spread. The adhesion with the insulating substrate 10 can be improved while maintaining the solder fillet shape. As the planarization process, either micro etching of 0 to 5 ⁇ m, acid cleaning for 1 to 20 minutes, or plasma etching of ashing amount of 100 to 50000 can be used.
  • the component 5 in this example is formed on the lower side of the first component body 19 electrically connected to the conductor pattern 14 formed on the upper side of the substrate 17 (insulating base material 15).
  • a second component main body 20 electrically connected to the conductor pattern 14 is included.
  • the substrate 17 described with reference to FIG. 7 describes a so-called double-sided built-in substrate in which the component 5 is incorporated on both sides of the substrate, but the so-called single-sided built-in substrate in which the component 5 is incorporated only on one side of the substrate is The invention is naturally applicable. Of course, the invention can also be applied to the multilayer substrate 22.
  • Examples applied as the multilayer substrate 22 are as shown in FIGS. 8 to 10, the substrate 17 is used as an intermediate layer in all cases, but it can be used as an outermost layer as a matter of course.
  • a substrate 23 having connection vias 21 is disposed outside the substrate 17.
  • substrate 23 are laminated
  • the multilayer substrate 22 shown in FIG. 9 uses two substrates 17 connected by metal paste bumps 24.
  • the multilayer substrate 22 in FIG. 10 is connected to a substrate 23 having connection vias 21 via bumps 24.
  • the component 5 (the first component body 19 and the second component body 20) and the connection terminal 6 can be installed on the side close to the outermost layer.
  • Conductor circuits can be formed at the shortest distance to the outer layer conductor pattern. Further, by arranging one or a plurality of substrates 17 at arbitrary positions on the multilayer substrate 22, the degree of freedom in design is improved.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

樹脂材料のみで形成され、互いに物理特性の異なる複数の樹脂層(８)、(９)を積層して形成された絶縁基材(１５)と、前記絶縁基材(１５)の表面に露出している導体パターン(１４)と、該絶縁基材(１５)に埋設され、前記導電パターン(１４)に電気的に接続された接続端子(６)を有する片面又は両面に内蔵された電気又は電子的な部品(５)とを備え、前記部品(５)は、前記複数の樹脂層(８)、(９)の境界面を横断して配置されている。これにより、積層によって部品(５)を埋め込む際に樹脂の変形を抑制することができ、部品(５)の埋め込み性が向上する。

Description

部品内蔵基板及びこれを用いた多層基板並びに部品内蔵基板の製造方法
　本発明は、電気部品あるいは電子部品を絶縁基材内に埋設させた部品内蔵基板及びこれを用いた多層基板並びに部品内蔵基板の製造方法に関するものである。
　従来、部品内蔵基板は、薄型を目的としているため、片面のみに電子部品を内蔵している（例えば特許文献１参照）。特許文献１に記載の部品内蔵基板は、絶縁基材と、この両面に形成された導体回路と、絶縁基材の中に埋設され、その端子部が接続端子部と接続して導体回路に接続している電子部品とを備えたものである。
　しかしながら、上記従来の部品内蔵基板は、小型部品の内蔵を主としているため、高さ方向の制約が伴っている。さらに、絶縁基材が一種類のプリプレグのみであるため、積層時に高さの変動が大きく、部品の埋め込み性、電気特性、機械特性、材料コスト等に問題がある。
　また、多層基板の一方の面に近い側のみに電子部品を内蔵した場合、その反対側の表面に実装された表面実装部品とを配線を用いて接続するためには、基板を貫通するスルーホールを迂回する必要があった。
　また、特許文献１では、ソルダレジストを用いて部品接続領域の形成を行っているため、プリプレグとの密着に問題があった。
特開２０１０－２７９１７号公報
　本発明は、上記従来技術を考慮したものであって、小型部品に加え、大型の電気又は電子部品を基板の片面又は両面に内蔵し、且つ中間層を介することなく両面に形成された導体回路を直接スルーホールで接続することができる。また、基板内部を貫通する貫通孔を用いて内蔵された部品と基板表面との回路を接続することができるとともに、絶縁基材と部品支持板とを積層する際に基板としての高さ変動を抑制し、部品の埋め込み性、電気特性、機械特性を向上でき、且つプリプレグとの密着が良好な部品内蔵基板及びこれを用いた多層基板並びに部品内蔵基板の製造方法を提供することを目的とする。
　前記目的を達成するため、本発明では、樹脂材料のみで形成され、互いに物理特性の異なる複数の樹脂層を積層して形成された絶縁基材と、前記絶縁基材の表面に露出している導体パターンと、該絶縁基材に埋設され、前記導電パターンに電気的に接続された接続端子を有する電気又は電子的な部品とを備え、前記部品は、前記複数の樹脂層の境界面を横断して配置されていることを特徴とする部品内蔵基板を提供する。
　好ましくは、前記導体パターン側に配された前記樹脂層の硬度は、隣り合う前記絶縁基材の内側に配された前記樹脂層の硬度よりも低い。
　好ましくは、前記導体パターン側に配された前記樹脂層の材質は、隣り合う前記絶縁基材の内側に配された前記樹脂層の材質よりも流動性が高く、誘電損失が低く、導体との密着力が高い。
　好ましくは、隣り合う前記絶縁基材の内側に配された前記樹脂層は、幅広く誘電率を選択できる。
　好ましくは、隣り合う前記絶縁基材の内側に配された前記樹脂層の材質は、前記導体パターン側に配された前記樹脂層の材質よりもガラス転移温度が高く、熱膨張率が低く、材料コストが安価である。
　好ましくは、前記部品は、前記絶縁基材の両面に形成された前記導体パターンにそれぞれ接続された第１の部品本体と、第２の部品本体とを有している。
　また、本発明では、１又は複数の中間層と、該中間層を挟み込んで最も外側に配された最外層とを有し、前記中間層又は前記最外層のいずれかが請求項１に記載の部品内蔵基板であることを特徴とする多層基板を提供する。
　好ましくは、前記第１の部品本体及び前記第２の部品本体は、それぞれ接続端子に近い側の前記最外層に形成された導体パターンに接続されている。
　さらに、本発明では、支持板上の導電層のうち、電気又は電子部品の接続端子と電気的に接続すべき部品接続領域を露出させて半田レジストを形成するレジスト形成工程と、前記接続端子と前記部品接続領域とを接続材料を介して電気的に接続する接続工程と、樹脂材料のみで形成され、互いに物理特性の異なる複数の樹脂層を重ねて絶縁基材を形成し、前記絶縁基材に形成された貫通孔に対し、前記導電層の前記部品接続領域に接続された状態の前記部品を挿通し、前記部品が前記複数の樹脂層の境界面を横断するように前記導電層と前記樹脂層とを圧接するとともに、前記貫通孔内に前記樹脂材料が充填されて前記部品を前記樹脂層内に埋設する埋設工程とを順番に行うことを特徴とする部品内蔵基板の製造方法を提供する。
　好ましくは、前記埋設工程の実施に先立ち、導電層の表面を粗面化するための粗面化処理工程と、前記部品接続領域を平坦化するための平坦化処理工程とを備える。
　さらに好ましくは、前記平坦化処理工程は、０～５μｍのマイクロエッチング、又は１～２０分の酸洗浄、又はアッシング量１００Å～５００００Åのプラズマエッチングのいずれかである。
　本発明によれば、物理特性の異なる樹脂層からなる絶縁基材に電気又は電子部品が埋設されているため、積層によって部品を埋め込む際に樹脂の変形を抑制することができ、且つ流動性の良好な樹脂により部品の埋め込み性が向上する。この効果は、樹脂層の境界面を横断するように部品を配置させることで、顕著に得ることができる。
　また、異なる樹脂層からなる絶縁基材に電気又は電子部品が埋設されているため、高周波特性を向上させる事ができる。
　また、異なる樹脂層からなる絶縁基材に電気又は電子部品が埋設されているため、導体との密着力を向上させる事ができる。
　また、異なる樹脂層からなる絶縁基材に電気又は電子部品が埋設されているため、耐熱性およびスルーホールの接続信頼性を向上させる事ができる。
　また、異なる樹脂層からなる絶縁基材に電気又は電子部品が埋設されているため、特性インピーダンス、電源インピーダンスの制御を向上させる事ができる。
　また、異なる樹脂層からなる絶縁基材に電気又は電子部品が埋設されているため、諸特性を向上させるとともに、材料コストを低減することができる。
　また、導体パターン側に配された樹脂層の硬度を、隣り合う絶縁基材の内側に配された樹脂層の硬度よりも低くすることで、すなわち、基板内側に配された樹脂層の硬度を基板外側に配された樹脂層の硬度よりも高くすることで、樹脂層の変形を抑制でき、基板の高さ方向のずれの発生を抑えることができる。
　また、粗面化処理された導電層上の有機皮膜を除去する事により、良好な半田広がり、半田フィレット形状を維持しながら、絶縁基材との密着力を向上させる事ができる。
　また、基板の両面に電子部品を内蔵することにより、多層基板の表裏に実装された表面実装部品とを配線を用いて接続する場合、基板を貫通するスルーホールを迂回することなく、最短距離で内蔵部品から最外層の導体パターンまで導体回路を形成できる。
　また、基板の両面に電子部品を内蔵した場合、基板を貫通するスルーホールを利用して、基板両面に配設された電子部品同士を最短距離で接続することができる。
　また、１又は複数の部品内蔵基板を、多層基板の任意の位置に配することにより、設計の自由度が向上する。
　また、本発明によれば、貫通孔を予め樹脂層に設けておくことで、大型の電気又は電子部品を埋設することができる。
本発明に係る部品内蔵基板の製造方法を順番に示す概略図である。 本発明に係る部品内蔵基板の製造方法を順番に示す概略図である。 本発明に係る部品内蔵基板の製造方法を順番に示す概略図である。 本発明に係る部品内蔵基板の製造方法を順番に示す概略図である。 本発明に係る部品内蔵基板の製造方法を順番に示す概略図である。 本発明に係る部品内蔵基板の製造方法を順番に示す概略図である。 本発明に係る部品内蔵基板の概略図である。 本発明に係る多層基板を示す概略図である。 本発明に係る別の多層基板を示す概略図である。 本発明に係るさらに別の多層基板を示す概略図である。
　図１に示すように、支持板１を用意する。支持板１は、例えばＳＵＳ板である。そして、図２に示すように、支持板１上に導電層２を形成する。導電層２は、例えば銅めっきである。次に、図３に示すように、導電層２上に半田レジスト３を形成する。この半田レジスト３は、所定部分の導電層２を露出するようにして形成される。導電層２の露出した部分は、将来電気又は電子部品の接続端子と電気的に接続すべき部品接続領域４として形成される。この図１～図３までがレジスト形成工程である。
　次に、図４に示すように、電気又は電子部品５を用意する。この部品５の接続端子６と、導電層２の部品接続領域４とを電気的に接続する。この接続は、接続端子６と部品接続領域４との間にクリーム半田等の接続材料を利用した半田リフロー７を介在させて行われる。これにより、部品支持体１２が形成される。この図４の状態にすることが接続工程である。
　次に、図５に示すように、互いに物理特性（この例では硬度）の異なる樹脂層８，９を用意する。樹脂層８はいわゆるプリプレグである。樹脂層９は、プリプレグを硬化させたものである。樹脂層８，９は、それぞれ貫通孔１０，１１を有している。この貫通孔１０，１１は、部品５が挿通可能な大きさに形成されている。貫通孔１０，１１は、樹脂層８，９を積層したときに連続するような位置に形成されている。図では、上下両側から部品支持体１２（支持板１は省略している）を積層する例を示している。このため、樹脂層９には、上下の部品５が挿通するように、貫通孔１１が２箇所に設けられている。そして、部品５を貫通孔１０，１１に通し、上側の部品支持体１２、樹脂層８、樹脂層９、樹脂層８、下側の部品支持体１２を重ねて圧接する。
　これにより、図６に示すように、これらは積層され、基板中間体１３が形成される。樹脂層８及び９は、積層されて一体化し、貫通孔１０，１１の隙間に充填される。これにより、絶縁基材１５を形成する。したがって、部品５は絶縁基材１５に埋設される。予め貫通孔１０，１１が設けられているため、積層時に部品５に係る圧力を抑制できる。このため、大型の部品５を絶縁基材１５内に埋設することができる。樹脂層８及び９の境界面１８は、部品５の上面５ａと下面５ｂとの間に位置している。より詳しくは、部品５を挿通した樹脂層８及び９の境界面１８は、その挿通した部品５における上面５ａと下面５ｂとの間に位置している。この図５～図６までが埋設工程である。
　そして、図７に示すように、エッチング等を用いて導体層２に導体パターン１４を形成する。必要に応じて、スルーホール１６を設け、スルーホール１６内にめっき処理をして両面を導通させてもよい。これにより、部品内蔵基板１７が形成される。なお、樹脂層８及び９が樹脂材料のみで形成されているため、このようなスルーホール１６を形成することができる。このため、導体回路を設計する自由度が向上している。また、図７に示すように、基板１７の両面に電子部品５を内蔵した場合、基板１７を貫通するスルーホール１６を利用して、基板１７の両面に配設された電子部品５同士を最短距離で接続することができる。
　上記製造工程を経て得られた部品内蔵基板１７は、図７を参照すれば明らかなように、絶縁基材１５と、電気又は電子部品５と、導体パターン１４とを備えている。上述したように、部品５は絶縁基材１５に埋設されている。導体パターン１４は、部品５の接続端子６と電気的に接続され、絶縁基材１５の表面に露出している。絶縁基材１５は、樹脂層８及び９が積層されたものである。樹脂層８及び９は、樹脂材料のみで形成されている。そして、上述したように、樹脂層８及び９の硬度は互いに異なっている。さらに、樹脂層８及び９の境界面１８は、部品５の上面５ａと下面５ｂとの間に位置している。
　このように、硬度の異なる樹脂層８及び９からなる絶縁基材１５に電気又は電子部品５が埋設されているため、積層によって部品５を埋め込む際に樹脂の変形を抑制することができ、部品５の埋め込み性が向上する。これに伴い、部品５の電気特性、機械特性も向上する。この効果は、樹脂層８及び９の境界面１８を部品５の上面５ａとの下面５ｂとの間に位置させることで、顕著に得ることができる。すなわち、樹脂層８及び９が互いに協働して部品５の埋め込み性を向上させる。例えば、導体パターン１４側に配された樹脂層８の硬度を、隣り合う絶縁基材１５の内側に配された樹脂層９の硬度よりも低くすれば、積層時に導体パターン１４となるべき導電層２との密着性を高めることができるとともに、硬度の高い樹脂層があることで絶縁基材１５となるときの変形を抑制でき、基板１７の高さ方向のずれの発生を抑えることができる。
　なお、樹脂層８と導電層２との密着性を高めるために、導電層２に粗面化処理を施してもよい。この粗面化処理工程は、前記埋設工程に先立って実施される。また、部品５の接続端子６と部品接続領域４とを接続するための接続材料（半田）の良好な広がり性を確保するため、部品接続領域４を平坦化するための平坦化処理工程も埋設工程に先立って実施してもよい。導電層２の表面全体に粗面化処理を施した後、部品接続領域４に平坦化処理を施すことにより、粗面化処理された導電層２上の有機皮膜が除去され、良好な半田広がり、はんだフィレット形状を維持しながら、絶縁基材１０との密着力を向上させる事ができる。平坦化処理工程は、０～５μｍのマイクロエッチング、又は１～２０分の酸洗浄、又はアッシング量１００Å～５００００Åのプラズマエッチングのいずれかを用いることができる。
　上述したように、この例における部品５は、基板１７（絶縁基材１５）の上側に形成された導体パターン１４と電気的に接続された第１の部品本体１９と、下側に形成された導体パターン１４と電気的に接続された第２の部品本体２０とを有している。図７で説明した基板１７は、基板の両面に部品５が内蔵されたいわゆる両面内蔵基板について説明しているが、基板の片面にのみ部品５が内蔵されているいわゆる片面内蔵基板についても、本発明は当然に適用できる。また、多層基板２２にも当然に適用できる。
　多層基板２２として適用した例は、図８～図１０に示すとおりである。図８～図１０では、いずれも基板１７は中間層として用いられているが、最外層としても当然に用いることができる。図８の多層基板２２は、基板１７の外側に接続ビア２１を有する基板２３を配している。基板１７と基板２３とは、金属ペーストのバンプ２４を介して積層されている。図９の多層基板２２は、２枚の基板１７を用い、これらを金属ペーストのバンプ２４で接続したものである。図１０の多層基板２２は、接続ビア２１を有する基板２３とバンプ２４を介して接続したものである。
　上記いずれの多層基板２２においても、部品５（第１の部品本体１９及び第２の部品本体２０）および接続端子６は、最外層に近い側に設置することができるため、多層基板２２の最外層の導体パターンまで最短距離で導体回路を形成できる。
　また、１又は複数の基板１７を、多層基板２２の任意の位置に配することにより、設計の自由度が向上する。
　なお、上記では樹脂層８，９の物理特性の違いとして硬度を例にして説明したが、流動性、誘電損失、誘電率、導体との密着性、ガラス転移温度、熱膨張率が異なるものでも同様の効果を得ることができる。さらには、材料価格が異なっていても同様の効果を得ることができる。
１　支持板
２　導電層
３　半田レジスト
４　部品接続領域
５　電気又は電子部品
５ａ　部品の上面
５ｂ　部品の下面
６　接続端子
７　半田リフロー
８　樹脂層
９　樹脂層
１０　貫通孔
１１　貫通孔
１２　部品支持体
１３　基板中間体
１４　導体パターン
１５　絶縁基材
１６　スルーホール
１７　部品内蔵基板
１８　境界面
１９　第１の部品本体
２０　第２の部品本体
２１　接続ビア
２２　多層基板
２３　基板
２４　バンプ

Claims (15)

  1. 　樹脂材料のみで形成され、互いに物理特性の異なる複数の樹脂層を積層して形成された絶縁基材と、
    　前記絶縁基材の表面に露出している導体パターンと、
    　該絶縁基材に埋設され、前記導電パターンに電気的に接続された接続端子を有する電気又は電子的な部品とを備え、
    　前記部品は、前記複数の樹脂層の境界面を横断して配置されていることを特徴とする部品内蔵基板。
  2. 　前記物理特性は硬度であり、前記導体パターン側に配された前記樹脂層の硬度は、隣り合う前記絶縁基材の内側に配された前記樹脂層の硬度よりも低いことを特徴とする請求項１に記載の部品内蔵基板。
  3. 　前記物理特性は樹脂流動性であり、前記導体パターン側に配された前記樹脂層の流動性は、隣り合う前記絶縁基材の内側に配された前記樹脂層の材質よりも高いことを特徴とする請求項１に記載の部品内蔵基板。
  4. 　前記物理特性は誘電損失であり、前記導体パターン側に配された前記樹脂層の誘電損失は、隣り合う前記絶縁基材の内側に配された前記樹脂層の材質よりも低いことを特徴とする請求項１に記載の部品内蔵基板。
  5. 　前記物理特性は導体との密着力であり、前記導体パターン側に配された前記樹脂層の密着力は、隣り合う前記絶縁基材の内側に配された前記樹脂層の材質よりも高いことを特徴とする請求項１に記載の部品内蔵基板。
  6. 　前記物理特性は誘電率であり、前記導体パターン側に配された前記樹脂層の誘電率は、隣り合う前記絶縁基材の内側に配された前記樹脂層の材質よりも幅広く選択できることを特徴とする請求項１に記載の部品内蔵基板。
  7. 　前記物理特性はガラス転移温度であり、隣り合う前記絶縁基材の内側に配された前記樹脂層のガラス転移温度は、前記導体パターン側に配された前記樹脂層の材質よりも高いことを特徴とする請求項１に記載の部品内蔵基板。
  8. 　前記物理特性は熱膨張率であり、隣り合う前記絶縁基材の内側に配された前記樹脂層の熱膨張率は、前記導体パターン側に配された前記樹脂層の材質よりも低いことを特徴とする請求項１に記載の部品内蔵基板。
  9. 　前記物理特性は材料コストであり、隣り合う前記絶縁基材の内側に配された前記樹脂層の材料コストは、前記導体パターン側に配された前記樹脂層の材質よりも安価であることを特徴とする請求項１に記載の部品内蔵基板。
  10. 　前記部品は、前記絶縁基材の両面に形成された前記導体パターンにそれぞれ接続された第１の部品本体と、第２の部品本体とを有していることを特徴とする請求項１に記載の部品内蔵基板。
  11. 　１又は複数の中間層と、
    　該中間層を挟み込んで最も外側に配された最外層とを有し、
    　前記中間層又は前記最外層のいずれかが請求項１に記載の部品内蔵基板であることを特徴とする多層基板。
  12. 　前記第１の部品本体及び前記第２の部品本体は、それぞれ接続端子に近い側の前記最外層に形成された導体パターンに接続されていることを特徴とする請求項１１に記載の多層基板。
  13. 　支持板上の導電層のうち、電気又は電子部品の接続端子と電気的に接続すべき部品接続領域を露出させて半田レジストを形成するレジスト形成工程と、
    　前記接続端子と前記部品接続領域とを接続材料を介して電気的に接続する接続工程と、
    　樹脂材料のみで形成され、互いに物理特性の異なる複数の樹脂層を重ねて絶縁基材を形成し、前記絶縁基材に形成された貫通孔に対し、前記導電層の前記部品接続領域に接続された状態の前記部品を挿通し、前記部品が前記複数の樹脂層の境界面を横断するように前記導電層と前記樹脂層とを圧接するとともに、前記貫通孔内に前記樹脂材料が充填されて前記部品を前記樹脂層内に埋設する埋設工程とを順番に行うことを特徴とする部品内蔵基板の製造方法。
  14. 　前記埋設工程の実施に先立ち、導電層の表面を粗面化するための粗面化処理工程と、前記部品接続領域を平坦化するための平坦化処理工程とを備えることを特徴とする請求項１３に記載の部品内蔵基板の製造方法。
  15. 　前記平坦化処理工程は、０～５μｍのマイクロエッチング、又は１～２０分の酸洗浄、又はアッシング量１００Å～５００００Åのプラズマエッチングのいずれかであることを特徴とする請求項１４に記載の部品内蔵基板の製造方法。
PCT/JP2010/057055 2010-04-21 2010-04-21 部品内蔵基板及びこれを用いた多層基板並びに部品内蔵基板の製造方法 WO2011132274A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/057055 WO2011132274A1 (ja) 2010-04-21 2010-04-21 部品内蔵基板及びこれを用いた多層基板並びに部品内蔵基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/057055 WO2011132274A1 (ja) 2010-04-21 2010-04-21 部品内蔵基板及びこれを用いた多層基板並びに部品内蔵基板の製造方法

Publications (1)

Publication Number Publication Date
WO2011132274A1 true WO2011132274A1 (ja) 2011-10-27

Family

ID=44833833

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/057055 WO2011132274A1 (ja) 2010-04-21 2010-04-21 部品内蔵基板及びこれを用いた多層基板並びに部品内蔵基板の製造方法

Country Status (1)

Country Link
WO (1) WO2011132274A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014007129A1 (ja) * 2012-07-05 2014-01-09 株式会社村田製作所 部品内蔵基板
CN104254202A (zh) * 2013-06-28 2014-12-31 富葵精密组件(深圳)有限公司 具有内埋电子元件的电路板及其制作方法
CN107645833A (zh) * 2016-07-20 2018-01-30 鹏鼎控股(深圳)股份有限公司 电路板及其制造方法和电子装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62242395A (ja) * 1986-04-14 1987-10-22 松下電工株式会社 高周波用プリント回路板の製造方法
JPH04262593A (ja) * 1991-02-18 1992-09-17 Hitachi Ltd 多層配線構造体およびその製造方法とその用途
JPH1022641A (ja) * 1996-07-03 1998-01-23 Toppan Printing Co Ltd 多層プリント配線板及びその製造方法
JP2003309374A (ja) * 2002-04-18 2003-10-31 Kyocera Corp コンデンサ素子内蔵多層配線基板
JP2005191549A (ja) * 2003-12-01 2005-07-14 Matsushita Electric Ind Co Ltd 部品内蔵モジュールの製造方法及び部品内蔵モジュール
JP2005268378A (ja) * 2004-03-17 2005-09-29 Sony Chem Corp 部品内蔵基板の製造方法
JP2006013249A (ja) * 2004-06-28 2006-01-12 Tdk Corp 電子部品及び多層基板
JP2006156432A (ja) * 2004-11-25 2006-06-15 Matsushita Electric Works Ltd 多層プリント配線板の製造方法
JP2006222334A (ja) * 2005-02-14 2006-08-24 Matsushita Electric Ind Co Ltd 部品内蔵モジュールと部品内蔵配線基板とその製造方法およびそれらを用いた電子装置
JP2008098366A (ja) * 2006-10-11 2008-04-24 Shinko Electric Ind Co Ltd 電子部品内蔵基板および電子部品内蔵基板の製造方法
JP2009289789A (ja) * 2008-05-27 2009-12-10 Japan Radio Co Ltd 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62242395A (ja) * 1986-04-14 1987-10-22 松下電工株式会社 高周波用プリント回路板の製造方法
JPH04262593A (ja) * 1991-02-18 1992-09-17 Hitachi Ltd 多層配線構造体およびその製造方法とその用途
JPH1022641A (ja) * 1996-07-03 1998-01-23 Toppan Printing Co Ltd 多層プリント配線板及びその製造方法
JP2003309374A (ja) * 2002-04-18 2003-10-31 Kyocera Corp コンデンサ素子内蔵多層配線基板
JP2005191549A (ja) * 2003-12-01 2005-07-14 Matsushita Electric Ind Co Ltd 部品内蔵モジュールの製造方法及び部品内蔵モジュール
JP2005268378A (ja) * 2004-03-17 2005-09-29 Sony Chem Corp 部品内蔵基板の製造方法
JP2006013249A (ja) * 2004-06-28 2006-01-12 Tdk Corp 電子部品及び多層基板
JP2006156432A (ja) * 2004-11-25 2006-06-15 Matsushita Electric Works Ltd 多層プリント配線板の製造方法
JP2006222334A (ja) * 2005-02-14 2006-08-24 Matsushita Electric Ind Co Ltd 部品内蔵モジュールと部品内蔵配線基板とその製造方法およびそれらを用いた電子装置
JP2008098366A (ja) * 2006-10-11 2008-04-24 Shinko Electric Ind Co Ltd 電子部品内蔵基板および電子部品内蔵基板の製造方法
JP2009289789A (ja) * 2008-05-27 2009-12-10 Japan Radio Co Ltd 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014007129A1 (ja) * 2012-07-05 2014-01-09 株式会社村田製作所 部品内蔵基板
CN104380848A (zh) * 2012-07-05 2015-02-25 株式会社村田制作所 部件内置基板
JP5737478B2 (ja) * 2012-07-05 2015-06-17 株式会社村田製作所 部品内蔵基板
KR101613912B1 (ko) * 2012-07-05 2016-04-20 가부시키가이샤 무라타 세이사쿠쇼 부품 내장 기판
US9918381B2 (en) 2012-07-05 2018-03-13 Murata Manufacturing Co., Ltd. Component-embedded substrate
CN104254202A (zh) * 2013-06-28 2014-12-31 富葵精密组件(深圳)有限公司 具有内埋电子元件的电路板及其制作方法
TWI508635B (zh) * 2013-06-28 2015-11-11 Zhen Ding Technology Co Ltd 具有內埋電子元件的電路板及其製作方法
CN107645833A (zh) * 2016-07-20 2018-01-30 鹏鼎控股(深圳)股份有限公司 电路板及其制造方法和电子装置
CN107645833B (zh) * 2016-07-20 2020-04-14 鹏鼎控股(深圳)股份有限公司 电路板及其制造方法和电子装置

Similar Documents

Publication Publication Date Title
JP4558776B2 (ja) 回路基板の製造方法
US8091218B2 (en) Method of manufacturing a rigid printed wiring board
TWI469700B (zh) 具有內埋元件的電路板及其製作方法
JP2010130003A (ja) 多層印刷回路基板及びその製造方法
JP2014107552A (ja) 多層回路基板及びその製作方法
JP2012134437A (ja) 電子部品内蔵型プリント基板およびその製造方法
WO2014162478A1 (ja) 部品内蔵基板及びその製造方法
JP2010157664A (ja) 電気・電子部品内蔵回路基板とその製造方法
US8161634B2 (en) Method of fabricating a printed circuit board
JP5093104B2 (ja) 受動部品内蔵インターポーザ
WO2011132274A1 (ja) 部品内蔵基板及びこれを用いた多層基板並びに部品内蔵基板の製造方法
TW201138582A (en) Substrate with built-in components, multilayer substrate using the same, and manufacturing method of substrate with built-in components
JP5659234B2 (ja) 部品内蔵基板
JP2012089568A (ja) 有機多層基板及びその製造方法
TWI477214B (zh) 具有內埋元件的電路板及其製作方法
TWI552662B (zh) A manufacturing method of a substrate in which an element is incorporated, and a substrate having a built-in element manufactured by the method
JP2014232812A (ja) プリント配線板およびその製造方法
KR20140148111A (ko) 경연성 인쇄회로기판 및 그 제조방법
WO2012164719A1 (ja) 部品内蔵基板及びその製造方法
JP7234651B2 (ja) 多層基板の製造方法
JP5561683B2 (ja) 部品内蔵基板
JP2010232596A (ja) 多層配線基板の製造方法および多層配線基板
KR101154352B1 (ko) 임베디드 인쇄회로기판용 부재 및 그 제조 방법 및 임베디드 인쇄회로기판용 부재를 이용한 임베디드 인쇄회로기판 제조 방법
JP2007027504A (ja) 多層配線基板の製造方法及び製造装置並びに多層配線基板
WO2011135670A1 (ja) 部品内蔵基板の製造方法及びこれを用いた部品内蔵基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10850217

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10850217

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP