JP2012089568A - 有機多層基板及びその製造方法 - Google Patents

有機多層基板及びその製造方法 Download PDF

Info

Publication number
JP2012089568A
JP2012089568A JP2010232670A JP2010232670A JP2012089568A JP 2012089568 A JP2012089568 A JP 2012089568A JP 2010232670 A JP2010232670 A JP 2010232670A JP 2010232670 A JP2010232670 A JP 2010232670A JP 2012089568 A JP2012089568 A JP 2012089568A
Authority
JP
Japan
Prior art keywords
electronic component
substrate
resin sheet
via hole
electrode portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010232670A
Other languages
English (en)
Inventor
Kenji Kubota
憲二 窪田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2010232670A priority Critical patent/JP2012089568A/ja
Publication of JP2012089568A publication Critical patent/JP2012089568A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 有機多層基板において、内蔵された積層型電子部品と前記基板の配線導体との電気的、機械的接続が、前記電子部品の外部電極の側面電極部だけで取られていた。このため、その接続信頼性は十分とはいえなかった。また、上述の両者の接続面が狭い、該接続面から前記電子部品の内部電極までの距離が長いことから、この部分に寄生の抵抗分やインダクタンス分が生じ、この基板を使った電子機器のレスポンスを劣化させるという問題があった。
【解決手段】 前記電子部品と前記基板の配線導体との電気的、機械的接続を、前記電子部品の外部電極の側面電極部に加えて、端面電極部でも取る構成とした。
【選択図】 図1

Description

本発明は、デバイスや回路が内蔵された有機多層基板に関する。
従来の有機多層基板としては、例えば、特許文献1に記載の図6に示すような有機多層基板100が知られている。この有機多層基板100は、基板本体99中に電気素子91が配置され、該電気素子91の外部電極92は、ビアホール94を介して、前記基板本体に配置された配線導体と電気的に接続されている。前記基板本体は、複数の熱可塑性樹脂シートを積層し、上下両面から加圧・加熱することにより相互に接着して構成されている。
ここで、前記電気素子91の外部電極92は、該電気素子の側面に形成された側面電極部と、該電気素子の端面に形成された端面電極部から成る。図6の有機多層基板に内蔵された電気素子91はその側面電極部で、前記基板本体のビアホール94と電気的に接続されており、その端面電極部は接続に供していない。
特開2003−86949号報
このような特許文献1に記載の有機多層基板90では、電気素子91と該基板本体に内蔵された回路との電気的接続は、外部電極92の側面電極部とビアホール94との間で取られているだけで、その端面電極部は接続に寄与していない。このため、製造時の電気素子91とビアホール94の間の位置ずれによる接続不良、前記外部電極92のエッジ部921での電極喰われ、実使用時のストレスによる断線等の不具合が生じやすい。
また、例えば、前記電気素子91が積層型電子部品である場合、その外部電極と前記ビアホール94との接続面から該積層型電子部品の内部電極までの信号経路が、上記の構成では細く、長くなる。このために、この経路に入る寄生の抵抗分やインダクタンス分が大きくなる。これら寄生分の増大は、前記有機多層基板が用いられる各種通信機器の応答速度が高速化する場合、そのレスポンスを劣化させる足かせとして顕在化するようになってきた。
本発明は、かかる実情に鑑み、前述の接続不良、断線を防ぐこと、寄生の抵抗分やインダクタンス分を抑え、高周波特性の劣化を抑えることのできる有機多層基板とその製造方法を提供することを目的とする。
本発明は上記課題を解決するために、以下のように構成した有機多層基板及びその製造方法を提供する。
本発明による有機多層基板は、基板本体中に電気素子が配置され、該電気素子は前記基板内部のビアホールを介して、前記基板に配置された配線導体と電気的に接続されてなる有機多層基板であって、前記基板は、熱可塑性樹脂からなる複数の樹脂シートを積層し、加熱・圧着して構成され、前記電気素子は、直方体状の素体と、該素体に形成された1組の外部電極とを備えており、該外部電極は、前記素体の端面に形成された端面電極部と、該端面電極部から延びる側面電極とで構成されており、前記電気素子は、前記外部電極の端面電極部と側面電極部で、前記ビアホールと電気的に接続されていることを特徴とする。
上記構成によれば、前記電気素子の電気的、機械的接続は、前記外部電極の側面電極部に加え、端面電極部でも取られることから、製造時の電気素子とビアホールの間の位置ずれによる接続不良や前記外部電極のエッジ部での電極喰われ、実使用時のストレスによる断線を低減することができる。
また、前記外部電極と前記ビアホールの接続面が広くなることから、この信号経路に入り込む寄生の抵抗分やインダクタンス分を低減でき、前記基板が用いられる各種通信機器のレスポンスの劣化を抑えることが可能となる。
本発明による有機多層基板の製造方法は、熱可塑性樹脂からなる複数枚の樹脂シートは、ビアホールを有し、前記電子部品を挿入するための貫通孔が形成された第1の樹脂シートと、ビアホールを有し、前記貫通孔が形成されていない第2の樹脂シートとを準備する工程、前記第1の樹脂シートと前記第2の樹脂シートを積層し、前記貫通孔で形成されるキャビティ部に前記電子部品を配置して積層体を作る工程、前記積層された積層体を加熱、圧着する工程を備える製造方法であって、前記積層体を作る工程において、前記電子部品の側面電極部面と前記樹脂シートのビアホール天面は、平面視したとき、前記側面電極部面から前記電子部品の端面側へはみ出るように位置決めされることを特徴とする。
上記製法によれば、前記電気素子の電気的、機械的接続は、前記外部電極の側面電極部に加え、端面電極部でも取られることから、製造時の電気素子とビアホールの間の位置ずれによる接続不良や実使用時のストレスによる断線を低減することができる。
本発明によれば、有機多層基板において、この基板に内蔵された電子部品とこの基板の配線導体との接続部分における、接続信頼性を向上するとともに、寄生の抵抗分やインダクタンス分を低減することができる。
本発明の実施形態に係る有機多層基板の断面図である。 本発明の実施形態による有機多層基板の製造工程を示す説明図である。 図2に示す製造工程に続く製造工程を示す説明図である。 図3に示す製造工程に続く製造工程を示す説明図である。 図4に示す製造工程に続く製造工程を示す説明図である。 特許文献1の有機多層基板の断面図である。
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。
本実施形態の有機多層基板10は、例えば図1(a)に示すように、複数の樹脂シート層11a、11b、11c、11dが積層された積層体11を備える。この基板10は、積層体11内の上下の樹脂シート層の界面に設けられた面内導体15a、15b、・・・と、樹脂シート層を貫通し、導体が充填された円柱状のビアホール14a、14b、14c、・・・を有する。この基板10は、面内導体やビアホールと電気的に接続された積層型電子部品12a、12bを備えて構成されている。この基板10は、積層体11の上下両面にはそれぞれ表面電極が形成され、表面実装部品が搭載されている。
また、図1(b)は、積層型電子部品12aとビアホールとが接続されている図1(a)の○で囲んだ箇所Xの要部を拡大した断面図(樹脂シートは図示せず)である。積層型電子部品12aの外部電極13は、側面電極部13aと端面電極部13bを備えている。
積層型電子部品は、図1(a)に示すように、樹脂シート層の界面に配置され、その外部端子電極がビアホールの上下の端面のうち、少なくともいずれか一方の端面に接続されている。
積層型電子部品12aの左右一対の外部電極13は、その下面に接触する樹脂シート層11aに形成されたビアホール14a、14bに接続されている。ビアホール14a、14bの上端面には、外部電極13の側面電極部13aと端面電極部13bが密着して接続されている。
以上のように構成された多層配線基板10では、積層型電子部品の各外部電極は、その端面電極部及び側面電極部の二面でビアホールに接続されている。この結果、製造時の電気素子とビアホールの間の位置ずれによる接続不良や実使用時のストレスによる断線を低減することができる。
また、積層型電子部品12aの外部電極13とビアホール14a、14bの接続面は、図1(b)に示すように、広く、かつ内部電極Yに近くなり、前記接続面から前記内部電極までの信号経路は太く、かつ短くなる。よって、電気素子と基板の配線導体の間に入り込む寄生の抵抗分やインダクタンス分は低減され、本有機多層基板が用いられる各種通信機器のレスポンスの劣化を抑えることが可能となる。
次いで、本実施形態の有機多層基板10の製造方法について図2〜図5を参照して説明する。なお、樹脂シートやビアの寸法、配置など細部において図1のものとは異なるが、これは例えを示すものであり、発明の本質部分が異なるわけではない。
まず、熱可塑性樹脂からなる複数枚の樹脂シート51aを準備する工程について説明する。樹脂シート51aの構成材料としては、熱可塑性樹脂であるLCP(液晶ポリマー)をはじめ、PEEK(ポリエーテルエーテルケトン)、PEI(ポリエーテルイミド)、PPS(ポニフェニレンスルファイド)、PI(ポリイミド)等が用いられる。
図2(a)に示すように、この樹脂シート51aは片面にCuからなる厚さ18μmの導体箔54を有している。なお、導体箔54の材料はCu以外にAg、Al、SUS、Ni、Auやその合金でもよい。また、この実施形態では18μmの厚さの導体箔を用いたが、導体箔54の厚みは3〜40μm程度で回路形成が可能な厚さであればよい。
次に、図2(b)に示すように、樹脂シート51aの樹脂シート側に炭酸ガスレーザーを照射してビア用の孔55aを形成する。その後、ビア用の孔55aのスミアを除去する。
次に、図2(c)に示すように、樹脂シート51aの導体箔54の上に回路パターンに対応するレジスト56を形成する。
次に、図2(d)に示すように、導体箔54のうち前記レジスト56で被覆されていない部分をエッチングする。その後、レジスト56を除去して配線導体57を形成する。
次に、図3(e)に示すように、前記ビア用の孔55aに、スクリーン印刷等により導電性ペーストを充填し、ビア55を形成する。充填する導電性ペーストはCuを主成分とする。この導電性ペーストは、熱圧着する温度で配線導体57の導体金属と合金層を形成するような金属粉を適量入れるとよい。この導電性ペーストには導体金属としてCuを用いているので、前記金属粉として、Ag、Cu、Niのうち少なくとも1種類と、Sn、Bi、Znのうち少なくとも1種類を入れるとよい。
次に、図3(f)に示すように、パンチ加工により後述の電子部品59と同じか、もしくはそれより大きい面積の貫通孔58aを形成する。これにより樹脂シート51aは第1の樹脂シート51となる。
次に、第2の樹脂シートを準備する。具体的には、図3(g)に示すように、前述の第1の樹脂シート51の製造工程に対し、図3(f)に示す貫通孔58aの形成が省略された樹脂シート521や、さらに例えば、この樹脂シート521とはビア55の数や配置が異なる図3(h)に示すような樹脂シート522がある。
次に、樹脂シートを積層し、形成されるキャビティ部に積層型電子部品を配置して積層体を作る工程について説明する。
図4(i)に示すように、第1の樹脂シート51及び前記第2の樹脂シート522を所定枚数積層する。まず、樹脂シート522を配線導体57が下側を向くように配置する。これにより配線導体57は外部電極60となる。次に、第2の樹脂シート522の上に、第1の樹脂シート51を、1層目は基板の下面に配線導体57が配置されるように、もう1層は基板の上面に配線導体57が配置されるように、併せて、第1の樹脂シート51に形成された貫通孔58aが連なって後述の電子部品が挿入されるための凹部が形成されるように配置する。
その後、後述の熱圧着温度より低い温度(150〜200℃)で仮圧着する。これにより、第1の樹脂シート51の貫通孔58aが連なりキャビティ58が形成される。
次に、図4(j)に示すように、電子部品59を前記キャビティ58に挿入する。このとき、電子部品59の外部電極の側面電極部面591と第2の樹脂シート522のビアホール55の天面は、平面視したとき、図4(k)に示すように、側面電極部面591から電子部品59の端面側へ、その一部がはみ出るように位置決めする。
次に、図5(l)に示すように、上層の前記第1の樹脂シート51及び電子部品59の上に、別の第2の樹脂シート521を基板の上面に配線導体57が来るように配置する。基板の上面に位置する第2の樹脂シート521に形成された配線導体57は、他の電子部品等を実装するための外部電極60となる。
次に、前記第1の樹脂シート51、第2の樹脂シート522を250℃〜300℃で熱圧着する。図5(m)に示すように、熱圧着することにより、隣接し合った樹脂シートは相互に接着されて絶縁基材501が形成される。熱圧着の際、キャビティ58に面する樹脂シートやビアホール55の導電性ペーストは、キャビティ58内のクリアランスを埋めるように流動し、前記導電性ペーストは、電気素子の外部電極591の端面電極部を這い上がるように拡がる。その結果、図5(m)に示すように、ビアホール55の導電ペーストと電子部品59の外部電極591との接続は、その側面電極部と端面電極部の双方で取られることとなる。
キャビティ58内の前記クリアランスは、電子部品59の入力側と出力側の両方にほぼ均等に配分されていることが望ましいが、一方に極端に偏った場合でも、前記樹脂シート及び前記導電性ペーストが流動状態にあるときの調心作用により、ビアホール55と外部電極591の接続は、上記した通りの格好となる。
熱圧着後、部品内蔵基板の上面及び下面に形成された外部電極60の表面に、NiやAuでめっき処理を施す。
10 有機多層基板
11 積層体
12a 積層型電子部品
13a 側面電極部
13b 端面電極部
14a、14b ビアホール
Y 積層型電子部品の内部電極
51 第1の樹脂シート
521、522 第2の樹脂シート
54 導体箔
55 ビアホール
55a ビアホール用の孔
58 キャビティ
59 電子部品
591 電子部品の外部電極

Claims (2)

  1. 基板本体中に電気素子が配置され、該電気素子は前記基板内部のビアホールを介して、前記基板に配置された配線導体と電気的に接続された有機多層基板であって、
    前記基板は、熱可塑性樹脂からなる複数の樹脂シートを積層し、加熱・圧着して構成され、
    前記電気素子は、直方体状の素体と、該素体に形成された1組の外部電極とを備えており、該外部電極は、前記素体の端面に形成された端面電極部と、該端面電極部から延びる側面電極とで構成されており、
    前記電気素子は、前記外部電極の端面電極部と側面電極部で、前記ビアホールと電気的に接続されていることを特徴とする有機多層基板。
  2. ビアホールを有し、前記電子部品を挿入するための貫通孔が形成された熱可塑性樹脂からなる第1の樹脂シートと、ビアホールを有し、前記貫通孔が形成されていない熱可塑性樹脂からなる第2の樹脂シートとを準備する工程、
    前記第1の樹脂シートと前記第2の樹脂シートを積層し、前記貫通孔で形成されるキャビティ部に前記電子部品を配置して積層体を作る工程、
    前記積層された積層体を加熱、圧着する工程を備える製造方法であって、
    前記積層体を作る工程において、前記電子部品は前記樹脂シートのビアホール天面が、平面視したとき、前記電子部品の側面電極部面から前記電子部品の端面側へはみ出るように位置決めされることを特徴とする有機多層基板の製造方法。
JP2010232670A 2010-10-15 2010-10-15 有機多層基板及びその製造方法 Pending JP2012089568A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010232670A JP2012089568A (ja) 2010-10-15 2010-10-15 有機多層基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010232670A JP2012089568A (ja) 2010-10-15 2010-10-15 有機多層基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2012089568A true JP2012089568A (ja) 2012-05-10

Family

ID=46260907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010232670A Pending JP2012089568A (ja) 2010-10-15 2010-10-15 有機多層基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP2012089568A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015056517A1 (ja) * 2013-10-15 2015-04-23 株式会社村田製作所 部品内蔵基板の製造方法および部品内蔵基板
US20150342054A1 (en) * 2014-05-26 2015-11-26 Samsung Electro-Mechanics Co., Ltd. Embedded coreless substrate and method for manufacturing the same
WO2016167081A1 (ja) * 2015-04-14 2016-10-20 オムロン株式会社 回路構造体
JPWO2015029783A1 (ja) * 2013-08-29 2017-03-02 株式会社村田製作所 部品一体型シートの製造方法、電子部品を内蔵した樹脂多層基板の製造方法、ならびに樹脂多層基板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1117326A (ja) * 1997-06-24 1999-01-22 Matsushita Electric Works Ltd 電子部品のハンダ付け方法
JP2003086949A (ja) * 2001-06-13 2003-03-20 Denso Corp プリント基板の製造方法およびその製造方法によって形成されるプリント基板
JP2007266196A (ja) * 2006-03-28 2007-10-11 Dainippon Printing Co Ltd 多層プリント配線板及びその製造方法
JP2007324550A (ja) * 2006-06-05 2007-12-13 Denso Corp 多層基板
JP2009033114A (ja) * 2007-06-29 2009-02-12 Tdk Corp 電子モジュール、及び電子モジュールの製造方法
JP2009289802A (ja) * 2008-05-27 2009-12-10 Tdk Corp 電子部品内蔵モジュール及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1117326A (ja) * 1997-06-24 1999-01-22 Matsushita Electric Works Ltd 電子部品のハンダ付け方法
JP2003086949A (ja) * 2001-06-13 2003-03-20 Denso Corp プリント基板の製造方法およびその製造方法によって形成されるプリント基板
JP2007266196A (ja) * 2006-03-28 2007-10-11 Dainippon Printing Co Ltd 多層プリント配線板及びその製造方法
JP2007324550A (ja) * 2006-06-05 2007-12-13 Denso Corp 多層基板
JP2009033114A (ja) * 2007-06-29 2009-02-12 Tdk Corp 電子モジュール、及び電子モジュールの製造方法
JP2009289802A (ja) * 2008-05-27 2009-12-10 Tdk Corp 電子部品内蔵モジュール及びその製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2015029783A1 (ja) * 2013-08-29 2017-03-02 株式会社村田製作所 部品一体型シートの製造方法、電子部品を内蔵した樹脂多層基板の製造方法、ならびに樹脂多層基板
JP5858203B2 (ja) * 2013-10-15 2016-02-10 株式会社村田製作所 部品内蔵基板の製造方法および部品内蔵基板
WO2015056517A1 (ja) * 2013-10-15 2015-04-23 株式会社村田製作所 部品内蔵基板の製造方法および部品内蔵基板
CN105103664A (zh) * 2013-10-15 2015-11-25 株式会社村田制作所 元器件内置基板的制造方法及元器件内置基板
US9730322B2 (en) 2013-10-15 2017-08-08 Murata Manufacturing Co., Ltd. Production method of component-embedded substrate, and component-embedded substrate
US20150342054A1 (en) * 2014-05-26 2015-11-26 Samsung Electro-Mechanics Co., Ltd. Embedded coreless substrate and method for manufacturing the same
WO2016167081A1 (ja) * 2015-04-14 2016-10-20 オムロン株式会社 回路構造体
JP2016201521A (ja) * 2015-04-14 2016-12-01 オムロン株式会社 回路構造体
KR20170120143A (ko) * 2015-04-14 2017-10-30 오므론 가부시키가이샤 회로 구조체
CN107431046A (zh) * 2015-04-14 2017-12-01 欧姆龙株式会社 电路结构体
US10334733B2 (en) 2015-04-14 2019-06-25 Omron Corporation Circuit structure
TWI677266B (zh) * 2015-04-14 2019-11-11 日商歐姆龍股份有限公司 電路結構體以及其製造方法
KR102062065B1 (ko) * 2015-04-14 2020-01-03 오므론 가부시키가이샤 회로 구조체
CN107431046B (zh) * 2015-04-14 2020-04-14 欧姆龙株式会社 电路结构体

Similar Documents

Publication Publication Date Title
JP5333680B2 (ja) 部品内蔵基板およびその製造方法
CN106332474B (zh) 刚性柔性基板及其制造方法
KR101161971B1 (ko) 다층 회로 기판 및 다층 회로 기판의 제조 방법
US20120325533A1 (en) Method of manufacturing multilayer circuit board and multilayer circuit board
JP6139653B2 (ja) 部品内蔵樹脂多層基板
CN103460822A (zh) 芯片元器件内置树脂多层基板及其制造方法
US10028388B2 (en) Component-embedded substrate
JP2012089568A (ja) 有機多層基板及びその製造方法
CN104254202B (zh) 具有内埋电子元件的电路板及其制作方法
US20150092369A1 (en) Component-embedded substrate and manufacturing method thereof
JP2005302854A (ja) 部品内蔵両面基板、部品内蔵両面配線板およびその製造方法
JP2019021863A (ja) 多層基板
JP4657870B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
TWI477214B (zh) 具有內埋元件的電路板及其製作方法
JP2013102047A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2014232812A (ja) プリント配線板およびその製造方法
JP5516830B2 (ja) 部品内蔵樹脂基板
JP2014157857A (ja) 部品内蔵樹脂多層基板およびその製造方法
WO2011132274A1 (ja) 部品内蔵基板及びこれを用いた多層基板並びに部品内蔵基板の製造方法
KR20070000644A (ko) 소자 내장 인쇄회로기판 및 그 제조방법
JP5091418B2 (ja) 部品内蔵プリント配線板、部品内蔵プリント配線板の製造方法および電子機器
US11910540B2 (en) Circuit board with solder mask on internal copper pad
CN211702527U (zh) 多层基板
JP5779908B2 (ja) 部品内蔵配線板
JP5633256B2 (ja) 部品内蔵基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130718

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20140110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140708