JP5737478B2 - 部品内蔵基板 - Google Patents

部品内蔵基板 Download PDF

Info

Publication number
JP5737478B2
JP5737478B2 JP2014523694A JP2014523694A JP5737478B2 JP 5737478 B2 JP5737478 B2 JP 5737478B2 JP 2014523694 A JP2014523694 A JP 2014523694A JP 2014523694 A JP2014523694 A JP 2014523694A JP 5737478 B2 JP5737478 B2 JP 5737478B2
Authority
JP
Japan
Prior art keywords
substrate
built
filler
component
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014523694A
Other languages
English (en)
Other versions
JPWO2014007129A1 (ja
Inventor
野田 悟
悟 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2014523694A priority Critical patent/JP5737478B2/ja
Application granted granted Critical
Publication of JP5737478B2 publication Critical patent/JP5737478B2/ja
Publication of JPWO2014007129A1 publication Critical patent/JPWO2014007129A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/284Applying non-metallic protective coatings for encapsulating mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036Multilayers with layers of different types
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0206Materials
    • H05K2201/0209Inorganic, non-metallic particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0263Details about a collection of particles
    • H05K2201/0269Non-uniform distribution or concentration of particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09136Means for correcting warpage
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10636Leadless chip, e.g. chip capacitor or resistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0126Dispenser, e.g. for solder paste, for supplying conductive paste for screen printing or for filling holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/0465Shape of solder, e.g. differing from spherical shape, different shapes due to different solder pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08Treatments involving gases
    • H05K2203/085Using vacuum or low pressure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305Moulding and encapsulation
    • H05K2203/1316Moulded encapsulation of mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305Moulding and encapsulation
    • H05K2203/1322Encapsulation comprising more than one layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3442Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Description

本発明は、電子部品が埋め込まれた部品内蔵基板に関する。特には、埋め込まれた電子部品がはんだ実装されている部品内蔵基板に関する。
電子部品の高密度実装のために、電子部品が埋め込まれた部品内蔵基板が利用されている。部品内蔵基板は、PWB(Printed Wiring Board)基板や、セラミック基板、支持板などに電子部品をはんだ実装し、熱硬化性樹脂などをラミネート、またはディスペンス、もしくは射出成型することで電子部品を埋め込み、熱硬化性樹脂を硬化させて構成される。
部品内蔵基板では、部品内蔵基板の製造時に生じる樹脂層の硬化収縮により、基板の反りが発生することがある。そこで、樹脂層の硬化収縮を抑制するために、無機フィラーが熱硬化性樹脂に添加されることがある(例えば、特許文献1参照。)。
図8は、特許文献1を参考にした部品内蔵基板の構成例を示す側面断面図である。
部品内蔵基板101は、配線基板110,120と、受動電子部品130と、半導体ICチップ131と、コンポジット材140と、樹脂材150と、を備えている。配線基板110,120は、コンポジット材140および樹脂材150を間に介して対向するように配置されている。コンポジット材140は、無機フィラーが添加された熱硬化性樹脂からなる。樹脂材150は、コンポジット材140の外側に配置されており、無機フィラーが添加されていない熱硬化性樹脂からなる。受動電子部品130はコンポジット材140に埋め込まれており、配線基板110の電極にはんだ付けして配線基板110に実装されている。半導体ICチップ131は、配線基板120の外面の電極にはんだ付けして配線基板120に実装されている。
この部品内蔵基板101では、受動電子部品130が埋め込まれているコンポジット材140に無機フィラーが添加されているので、熱硬化性樹脂の硬化収縮が抑制される。また、複数のモジュールが集成された状態から個別のモジュールを切り出す際に、無機フィラーが添加されているコンポジット材140が切断されると、ルータ等の切断刃の損耗が激しくなるため、無機フィラーが添加されていない樹脂材150が切断され、これにより切断刃の損耗が抑えられる。
特開2002−76571号公報
コンポジット材140に無機フィラーが添加されていることにより、受動電子部品130や配線基板110,120とコンポジット材140との界面での密着性は、コンポジット材140に無機フィラーが添加されていない場合よりも低下する。すると、部品内蔵基板101を電子機器の回路基板にリフローなどによって実装する際に、受動電子部品130や配線基板110,120とコンポジット材140との界面に、受動電子部品130の実装用はんだが再溶融して入り込んで接続不良が発生することがある。また、熱履歴(ヒートサイクル)の作用で受動電子部品130や配線基板110,120とコンポジット材140との界面の破断(デラミネーション)が生じやすくなる。
そこで本発明は、無機フィラーを利用して基板の反りを抑制しても、樹脂層の界面での密着性の低下を抑制することができる部品内蔵基板を提供することを目的とする。
本発明に係る部品内蔵基板は、基板部と、内蔵電子部品と、樹脂部と、を備えている。基板部は、内側主面と、内側主面に設けられた内部電極とを有している。内蔵電子部品は、端子電極を有し、端子電極と内部電極とに付着するはんだフィレットを介して基板部に実装されている。樹脂部は、内蔵電子部品が埋め込まれた状態で基板部に積層されている。そして、樹脂部は、フィラー非添加層とフィラー添加層とを備えている。フィラー非添加層は、無機フィラーが添加されておらず、内側主面から少なくともはんだフィレットを覆う高さまで設けられている。フィラー添加層は、無機フィラーが添加されており、フィラー非添加層との界面から少なくとも内蔵電子部品を覆う高さまで設けられている。
この部品内蔵基板は、第2の基板部と第2の内蔵電子部品とをさらに備えると好適である。第2の基板部は、樹脂部を間に介して前記基板部と対向するように配置される。第2の内蔵電子部品は、樹脂部に埋め込まれた状態で、第2の基板部に実装される。
本発明に係る部品内蔵基板は、第1の基板部と、第2の基板部と、第1の内蔵電子部品と、第2の内蔵電子部品と、樹脂部と、を備えている。第1の基板部および第2の基板部は、互いの内側主面が対向するように配置されており、それぞれ、内側主面に設けられた内部電極を有している。第1の内蔵電子部品は、端子電極を有し、端子電極と内部電極とに付着する第1のはんだフィレットを介して第1の基板部に実装されている。第2の内蔵電子部品は、端子電極を有し、端子電極と内部電極とに付着する第2のはんだフィレットを介して第2の基板部の内部電極に実装されている。樹脂部は、第1の基板部と第2の基板部との間に積層されており、第1の内蔵電子部品および第2の内蔵電子部品が埋め込まれている。そして、樹脂部は、第1のフィラー非添加層と第2のフィラー非添加層とフィラー添加層とを備えている。第1のフィラー非添加層は、無機フィラーが添加されておらず、第1の基板部の内側主面から少なくとも第1のはんだフィレットを覆う高さまで設けられている。第2のフィラー非添加層は、無機フィラーが添加されておらず、第2の基板部の内側主面から少なくとも第2のはんだフィレットを覆う高さまで設けられている。フィラー添加層は、無機フィラーが添加されており、第1のフィラー非添加層との界面から第2のフィラー非添加層との界面まで設けられている。
これらの構成によれば、フィラー添加層が設けられることで、部品内蔵基板の反りが低減される。また、フィラー非添加層が内側主面からはんだフィレットを覆う高さまで設けられることで、基板部や電子部品と樹脂部との密着性が高いものになる。
本発明によれば、部品内蔵基板の反りが低減される上、部品内蔵基板をリフローなどによって電子機器の回路基板などに実装する際に、内蔵電子部品や基板部と樹脂部との界面に内蔵電子部品の実装用はんだが再溶融して入り込むことを防ぐことができる。また、熱履歴(ヒートサイクル)の作用で内蔵電子部品や基板部と樹脂部との界面が破断することを防ぐことができる。
第1の実施形態に係る部品内蔵基板の構成を説明する側面断面図である。 第1の実施形態に係る部品内蔵基板における界面強度と不良発生数とについて説明する図である。 第1の実施形態に係る部品内蔵基板の製造方法を説明する側面断面図である。 第2の実施形態に係る部品内蔵基板の構成を説明する側面断面図である。 第2の実施形態に係る部品内蔵基板の製造方法を説明する側面断面図である。 第3の実施形態に係る部品内蔵基板の構成を説明する側面断面図である。 第4の実施形態に係る部品内蔵基板の構成を説明する側面断面図である。 従来の部品内蔵基板の構成を説明する側面断面図である。
以下、本発明の実施形態について図1〜7を参照して説明する。各図では、導電性を持つ部材を実直線によるハッチングで示し、絶縁性を持つ部材を非実直線によるハッチングで示す。
≪第1の実施形態≫
以下、本発明の第1の実施形態に係る部品内蔵基板の構成と製造方法とを説明する。
図1は、第1の実施形態に係る部品内蔵基板の側面断面図である。
図1に示す部品内蔵基板1は、基板部2と、内蔵電子部品3と、はんだフィレット4と、樹脂部5と、を備えている。
部品内蔵基板1は、基板部2に内蔵電子部品3を搭載し、未硬化状態の樹脂部5に内蔵電子部品3を埋め込み、樹脂部5を硬化させて構成されている。基板部2としては、PWB(Printed Wiring Board)基板や、セラミック基板、支持板などを採用することができる。内蔵電子部品としては、コンデンサやコイル、抵抗チップなどの受動部品や、ICチップなどの能動部品を採用することができる。樹脂部5としては、熱硬化性樹脂や光硬化性樹脂などを採用することができる。樹脂部5に内蔵電子部品3を埋め込むためには、ラミネート、ディスペンス、射出成型などの手法を採用することができる。
より具体的な部品内蔵基板1の構成を説明すると、基板部2は、ここではPWB基板からなり、互いに対向する内側主面2Aと外側主面2Bとを有している。また、基板部2は、内側主面2Aに2つの内部電極2Cが設けられ、外側主面2Bに2つの外部電極2Dが設けられ、内部に2つのビア電極2Eが設けられている。2つの内部電極2Cは、それぞれ平面形状が矩形であり、互いの間に間隔をあけて設けられている。2つの外部電極2Dは、それぞれ平面形状が矩形であり、互いの間に間隔をあけて設けられている。2つのビア電極2Eは、それぞれ1つの内部電極2Cと1つの外部電極2Dとに導通していて、互いの間に間隔をあけて設けられている。
内蔵電子部品3は、ここでは受動部品であり、直方体状の外面を有している。また、内蔵電子部品は、外面に2つの端子電極3Aが設けられている。2つの端子電極3Aは、それぞれ、内蔵電子部品3の対向する端面の全面と、その端面に交差する四側面における端面から一定距離の領域と、に設けられている。2つの端子電極3Aは、互いの間に間隔をあけて設けられている。
内蔵電子部品3は、各端子電極3Aを各内部電極2Cにはんだ付けすることで、基板部2の内側主面2Aに実装されている。そのため、2つのはんだフィレット4が、各端子電極3Aと各内部電極2Cとに付着して設けられている。各はんだフィレット4は、内部電極2Cに濡れ広がるとともに端子電極3Aに濡れ広がり、内部電極2Cと端子電極3Aとが近接する角付近に体積の大半が集まった状態で凝固している。ここでは、内部電極2Cの表面を基準にして内部電極2Cの表面から離れる方向に各はんだフィレット4が到達する距離(到達高さ)は、内部電極2Cの表面を基準にした内蔵電子部品3の高さ寸法よりも低くなっている。
樹脂部5は、内蔵電子部品3およびはんだフィレット4が埋め込まれた状態で基板部2の内側主面2Aに積層されている。そして、樹脂部5は、フィラー非添加層5Aとフィラー添加層5Bとを備えている。フィラー非添加層5Aは、無機フィラーが添加されていない熱硬化性樹脂から構成されている。フィラー添加層5Bは、フィラー非添加層5Aと同一の熱硬化性樹脂に、無機フィラーが添加されて構成されている。なお、フィラー非添加層5Aとフィラー添加層5Bとは、異なる種類の熱硬化性樹脂から構成されていてもよい。フィラー添加層5Bにおける無機フィラーの含有量は、部品内蔵基板1の反りに応じて調整されると好適である。
フィラー非添加層5Aは、基板部2の内側主面2Aから少なくとも、内部電極2Cおよびはんだフィレット4を覆う高さまで略一様な厚みで設けられている。フィラー非添加層5Aは、内蔵電子部品3と基板部2との間の、2つの内部電極2Cによって挟まれる空間にまで入り込んでいる。ここでは、前述のように、内部電極2Cの表面を基準にしたはんだフィレット4の到達高さが内蔵電子部品3の高さ寸法よりも低いため、フィラー非添加層5Aは、内部電極2Cおよびはんだフィレット4の全体を覆うが内蔵電子部品3の一部は露出するように設けられている。即ち、フィラー非添加層5Aは、内側主面2Aからはんだフィレット4の到達高さを超え、内蔵電子部品3の高さ寸法を超えることの無い厚みで設けられている。
フィラー添加層5Bは、フィラー非添加層5Aとの界面から少なくとも内蔵電子部品3の全体を覆う高さまで、略一様な厚みで設けられている。具体的には、フィラー添加層5Bは、内蔵電子部品3がフィラー非添加層5Aから突出する高さよりも、一定寸法だけ厚く設けられていて、これにより、内蔵電子部品3がフィラー添加層5Bの表面から一定の深さ以上に埋め込まれるようにしている。
ここで、無機フィラーが添加されていない熱硬化性樹脂と、無機フィラーが添加されている熱硬化性樹脂とで行った密着性試験について説明する。図2(A)は、密着性試験により得られた、各熱硬化性樹脂の基板界面での界面強度、および、部品界面での界面強度を示す図である。
密着性試験においては、無機フィラーが添加されていない熱硬化性樹脂、即ち、フィラー非添加層5Aと同等な材料を基板や部品に塗布して硬化させた複数のサンプルと、無機フィラーが添加されている熱硬化性樹脂、即ち、フィラー添加層5Bと同等な材料を基板や部品に塗布して硬化させた複数のサンプルと、に対して、界面の破断が生じる荷重、即ち界面強度を測定し、界面強度の平均値とばらつきを計測した。
この密着性試験によれば、フィラー非添加層5Aと同等な材料における基板界面での界面強度の平均値は、約105N(ニュートン)であった。一方、フィラー添加層5Bと同等な材料における基板界面での界面強度の平均値は、約61N(ニュートン)であった。即ち、熱硬化性樹脂に無機フィラーが添加されない場合には、無機フィラーが添加されている場合よりも、PWB基板との界面強度が約170%高いものであった。
また、フィラー非添加層5Aと同等な材料における部品界面での界面強度の平均値は、約114N(ニュートン)であった。一方、フィラー添加層5Bと同等な材料における部品界面での界面強度の平均値は、約72N(ニュートン)であった。即ち、熱硬化性樹脂に無機フィラーが添加されない場合には、無機フィラーを含有する場合よりも、電子部品との界面強度が約160%高いものであった。
このことから、本実施形態の部品内蔵基板1では、フィラー非添加層5Aの基板部2との密着性および内蔵電子部品3との密着性は、フィラー添加層5Bの基板部2との密着性および内蔵電子部品3との密着性よりも高いことが推認できる。このため、部品内蔵基板1のように、樹脂部5において、基板部2との界面近傍にフィラー非添加層5Aを設けることで、基板部2や内蔵電子部品3と樹脂部5との密着性を高めることができ、熱履歴(ヒートサイクル)の作用で基板部2や内蔵電子部品3と樹脂部5との界面に破断が発生することが殆ど無くなる。
また、次に、樹脂部をフィラー非添加層とフィラー添加層とで構成した部品内蔵基板と、樹脂部をフィラー添加層のみで構成した部品内蔵基板とにより行った不良試験について説明する。図2(B)は、不良試験により得られた不良発生回数を示す図である。
不良試験としては、樹脂部をフィラー非添加層とフィラー添加層とで構成した部品内蔵基板の複数のサンプルと、樹脂部をフィラー添加層のみで構成した部品内蔵基板の複数のサンプルと、に対して、MSL(Moisture Sensitivity Level)試験を実施した。MSL試験は、高湿環境下におかれたパッケージ部品の湿度感受性を測定する試験であり、ここでは、電子部品や基板部と樹脂部との界面に、電子部品の実装用はんだが再溶融して入り込んで接続不良が発生する回数を測定した。
まず、温度30℃、湿度60%RHの環境下に168時間置かれた部品内蔵基板に対して、最高温度260℃でのリフロー処理を5回行った場合について説明する。この場合には、樹脂部をフィラー非添加層とフィラー添加層とで構成したサンプルでは、接続不良が発生することはなかった。しかしながら、樹脂部をフィラー非添加層のみで構成したサンプルでは、接続不良が発生することがあった。
次に、温度30℃、湿度60%RHの環境下により長い期間、4週間置かれた部品内蔵基板に対して、最高温度260℃でのリフロー処理を5回行った場合について説明する。この場合にも、樹脂部をフィラー非添加層とフィラー添加層とで構成したサンプルでは、接続不良が発生することはなかったが、樹脂部をフィラー非添加層のみで構成したサンプルでは、接続不良が発生する回数が増加した。
このため、本実施形態の部品内蔵基板1においては、はんだフィレット4の近傍にフィラー非添加層5Aを設けているために、部品内蔵基板1を電子機器の回路基板にリフローなどによって実装する際に、内蔵電子部品3や基板部2と樹脂部5との界面に、はんだフィレット4が再溶融して入り込んで接続不良が発生することが殆ど無いといえる。
なお、本実施形態においては、内部電極2Cの表面を基準にしたはんだフィレット4の到達高さが内蔵電子部品3の高さ寸法よりも低い例を示したが、内部電極2Cの表面を基準にしたはんだフィレット4の到達高さが内蔵電子部品3の高さ寸法を超えるようにしてもよい。その場合には、フィラー非添加層5Aは、内部電極2C、はんだフィレット4、および、内蔵電子部品3の全体を覆う高さで設けるようにすると好適である。
また、ここでは、フィラー非添加層5Aおよびフィラー添加層5Bが熱硬化性樹脂により構成されている例を示したが、フィラー非添加層5Aおよびフィラー添加層5Bは光硬化性樹脂など、他の樹脂材により構成されていてもよい。
次に、部品内蔵基板1の製造方法の一例について説明する。
図3は、部品内蔵基板1の製造工程における側面断面図を示す図である。なお、一般に、部品内蔵基板1は、複数の部品内蔵基板1が一体に形成された母基板から切り出されて製造されるが、ここでは、母基板における1つの部品内蔵基板が形成される領域のみを図示する。
部品内蔵基板1の製造工程では、最初に、図3(S1)に示すはんだペースト塗布工程が実施される。はんだペースト塗布工程では、PWB基板からなる基板部2が用意され、内部電極2Cにはんだペースト4Aが印刷塗布される。はんだペースト4Aは、2つの内部電極2Cそれぞれの表面に一様な厚みで塗布される。
次に、図3(S2)に示す電子部品配置工程が実施される。電子部品配置工程では、内蔵電子部品3の端子電極3Aがはんだペースト4Aに接触するように、2つの内部電極2Cおよびはんだペースト4Aの上方に内蔵電子部品3が配置される。
次に、図3(S3)に示すリフロー工程が実施される。リフロー工程では、基板部2がリフロー炉で加熱され、はんだペースト4Aが溶融して端子電極3Aと内部電極2Cとに濡れ広がる。そして、基板部2が冷却されて、溶融したはんだペースト4Aが凝固することによりはんだフィレット4が形成される。このようにして、内蔵電子部品3が基板部2にはんだ実装される。
次に、図3(S4)に示す第1の樹脂層形成工程が実施される。第1の樹脂層形成工程では、無機フィラーが添加されていない熱硬化性樹脂ペーストが、ディスペンサを用いて基板部2の内側主面2Aに塗布される。そして、リフロー炉などで加熱されることで熱硬化性樹脂ペーストが硬化され、樹脂部5のフィラー非添加層5Aが形成される。この際、熱硬化性樹脂ペーストは、硬化収縮後にも、はんだフィレット4の全体が確実に覆われるような厚みで塗布される。
次に、図3(S5)に示す第2の樹脂層形成工程が実施される。第2の樹脂層形成工程では、無機フィラーが添加されている熱硬化性樹脂ペーストが、ディスペンサを用いてフィラー非添加層5Aの表面に塗布される。そして、リフロー炉などで加熱されることで熱硬化性樹脂ペーストが硬化され、樹脂部5のフィラー添加層5Bが形成される。この際、熱硬化性樹脂ペーストは、内蔵電子部品3の全体が硬化収縮後にも覆われるような厚みで塗布される。
以上のような製造方法により、本実施形態に係る部品内蔵基板1は製造することができる。なお、ここでは、第1の樹脂層形成工程で熱硬化性樹脂ペーストを加熱硬化させてフィラー非添加層5Aを形成する例を示したが、第1の樹脂層形成工程では熱硬化性樹脂ペーストを硬化させずに、第2の樹脂層形成工程において加熱硬化させて、フィラー非添加層5Aとフィラー添加層5Bとを同時に形成するようにしてもよい。
また、ここではディスペンサを用いて熱硬化性樹脂ペーストを塗布する例を示したが、ラミネートや射出成型などの手法を用いて、熱硬化性樹脂ペーストを設けるようにしてもよい。ラミネートの手法を用いてフィラー非添加層5Aを形成する場合には、半硬化状態の成型シートを基板部2に貼り付けるようにするとよい。また、フィラー非添加層5Aについては、ディスペンサやラミネートの手法を用いて基板部2に塗布形成し、フィラー添加層5Bについてのみ射出成型の手法を用いて形成するようにしてもよい。
その他、部品内蔵基板1の具体的構成や各製造工程の詳細などは、適宜設計変更可能であり、実施形態に記載された作用及び効果は、本発明から生じる作用及び効果を列挙したに過ぎず、本発明による作用及び効果は、実施形態の記載に限定されるものではない。
≪第2の実施形態≫
次に、本発明の第2の実施形態に係る部品内蔵基板の構成と製造方法とを説明する。
図4は、第2の実施形態に係る部品内蔵基板の側面断面図である。
図4に示す部品内蔵基板11は、基板部12と、内蔵電子部品13と、はんだフィレット14と、樹脂部15と、外付電子部品16と、外部接続電極17と、を備えている。
基板部12は、内側主面12Aと外側主面12Bとを有している。また、基板部12は、内側主面12Aに内部電極12Cが設けられ、外側主面12Bに外部電極12Dが設けられ、内部にビア電極12Eが設けられている。
外付電子部品16は、外部電極12D上にフリップチップ実装されている。この外付電子部品16は、ここでは通信系の高周波モジュールに用いられるICチップ(能動素子)である。内蔵電子部品13は、内部電極12C上にはんだ実装されている。内蔵電子部品13は、外面に端子電極13Aが設けられている。はんだフィレット14は、内蔵電子部品13の端子電極13Aと、基板部12の内部電極12Cとに付着している。
樹脂部15は、フィラー非添加層15Aとフィラー添加層15Bとを備えている。フィラー非添加層15Aは、はんだフィレット14の全体を覆うが、内蔵電子部品13の一部が露出するように、基板部12の内側主面12Aに積層して設けられている。フィラー添加層15Bは、フィラー非添加層15Aの表面に積層されており、内蔵電子部品13がフィラー非添加層15Aから突出する高さよりも、一定寸法だけ厚く設けられている。
外部接続電極17は、樹脂部15の内側主面12Aに対向する外面に形成されている。樹脂部15は、フィラー非添加層15Aおよびフィラー添加層15Bを貫通し、基板部12の内部電極12Cと外部接続電極17とに導通するビア電極15Cを備えている。
本実施形態に係る部品内蔵基板11においても、基板部12と樹脂部15との界面近傍にフィラー非添加層15Aが設けられているので、基板部12や内蔵電子部品13と樹脂部15との密着性を高めることができ、熱履歴(ヒートサイクル)の作用で基板部12や内蔵電子部品13と樹脂部15との界面に破断が発生することが殆ど無くなる。また、部品内蔵基板11を電子機器の回路基板にリフローなどによって実装する際に、内蔵電子部品13や基板部12と樹脂部15との界面に、はんだフィレット14が再溶融して入り込んで接続不良が発生することも殆ど無くなる。
次に、部品内蔵基板11の製造方法の一例について説明する。
図5は、部品内蔵基板11の製造工程における側面断面図を示す図である。
部品内蔵基板11の製造工程では、最初に、図5(S11)に示す積層体形成工程が実施される。積層体形成工程では、第1の実施形態において図3で示した手順と同様の手順で、基板部12に内蔵電子部品13がはんだ実装され、内蔵電子部品13を埋め込んだ状態でフィラー非添加層15Aが形成され、フィラー非添加層15Aの表面に無機フィラーを添加した熱硬化性樹脂のペースト15Cが塗布される。
次に、図5(S12)に示す電極膜形成工程が実施される。電極膜形成工程では、未硬化状態のペースト15Cの表面に銅箔17Aが張り付けられる。そして、リフロー炉などで加熱されることでペースト15Cが硬化され、樹脂部15のフィラー添加層15Bが形成される。
次に、図5(S13)に示す電極パターニング工程が実施される。電極パターニング工程では、サブトラクティブ法により、銅箔17Aがパターニングされ、外部接続電極17が形成される。
次に、図5(S14)に示すビア電極形成工程が実施される。ビア電極形成工程では、COレーザーにより、樹脂部15に内部電極12Cに到達するビア穴が形成され、ビア穴にCuやSnを主成分とするペーストが真空印刷で充填されてから硬化される。そして、外部接続電極17上にレジストが形成され、ビア穴内の導体露出部分にNiメッキとAuメッキとが施される。これによりビア電極15Cが形成される。
次に、図5(S15)に示す外付電子部品実装工程が実施される。外付電子部品実装工程では、外付電子部品16が、基板部12の外部電極12Dにフリップチップ実装される。
以上の工程により、本実施形態の部品内蔵基板11は製造することができる。
≪第3の実施形態≫
次に、本発明の第3の実施形態に係る部品内蔵基板の構成を説明する。
図6は、第3の実施形態に係る部品内蔵基板の側面断面図である。
図6に示す部品内蔵基板21は、第1の基板部22と、第2の基板部32と、第1の内蔵電子部品23と、第2の内蔵電子部品33と、第1のはんだフィレット24と、第2のはんだフィレット34と、樹脂部25と、外付電子部品26と、を備えている。
基板部22は、内側主面22Aと外側主面22Bとを有している。基板部22は、内側主面22Aに内部電極22Cが設けられ、外側主面22Bに外部電極22Dが設けられ、内部にビア電極22Eが設けられている。
また、基板部32とは、内側主面32Aと外側主面32Bとを有している。基板部32は、基板部22の内側主面22Aに対して内側主面32Aが対向するように、向かい合わせに配置されている。また、基板部32は、内側主面32Aに内部電極32Cが設けられ、外側主面32Bに外部電極32Dが設けられ、内部にビア電極32Eが設けられている。
外付電子部品26は、基板部32の外部電極32D上にはんだ実装されている。内蔵電子部品23は、基板部22の内部電極22C上にはんだ実装されている。内蔵電子部品33は、基板部32の内部電極32C上にはんだ実装されている。内蔵電子部品23,33は、外面に端子電極23A,33Aが設けられている。はんだフィレット24は、内蔵電子部品23の端子電極23Aと、基板部22の内部電極22Cとに付着している。はんだフィレット34は、内蔵電子部品33の端子電極33Aと、基板部32の内部電極32Cとに付着している。
樹脂部25は、フィラー非添加層25Aとフィラー添加層25Bとを備えている。フィラー非添加層25Aは、基板部22の内側主面22Aから内部電極22C、はんだフィレット24、および、内蔵電子部品23を覆う厚みで設けられている。フィラー添加層25Bは、基板部32の内側主面32Aから内部電極32C、はんだフィレット34、および、内蔵電子部品33を覆い、フィラー非添加層25Aの表面に到達する厚みで設けられている。
樹脂部25は、フィラー非添加層25Aおよびフィラー添加層25Bを貫通し、基板部22の内部電極22Cと基板部32の内部電極32Cとに導通するビア電極25Cを備えている。基板部22の外部電極22Dは、外部接続電極として利用されるものである。
本実施形態に係る部品内蔵基板21においては、第1の実施形態や第2の実施形態に係る部品内蔵基板1,11よりも、さらに多くの内蔵電子部品の高密度実装が可能になる。
また、部品内蔵基板21においては、基板部32と樹脂部25との界面近傍には、フィラー非添加層25Aではなく、フィラー添加層25Bが設けられているため、樹脂部25と基板部32との界面における破断が発生することや、内蔵電子部品33や基板部32と樹脂部25との界面にはんだフィレット34が再溶融して入り込んで接続不良が発生する危険性がある。しかしながら、基板部22と樹脂部25との界面近傍にはフィラー非添加層25Aが設けられているので、少なくとも、樹脂部25と基板部22との界面における破断が発生することは殆ど無い。また、部品内蔵基板21を電子機器の回路基板にリフローなどによって実装する際に、内蔵電子部品23や基板部22と樹脂部25との界面に、はんだフィレット24が再溶融して入り込んで接続不良が発生することも殆ど無い。
なお、部品内蔵基板21は、基板部22側の部材と基板部32側の部材とを貼り合わせて製造することができる。例えば、基板部22とフィラー非添加層25Aとを一体に形成した部材と、基板部32とフィラー添加層25Bとを一体に形成した部材とをそれぞれ形成しておき、両部材を導電性接着剤などで貼り合わせるようにして、部品内蔵基板21を製造するようにしてもよい。また、基板部22側の部材と基板部32側の部材とを、フィラー非添加層25Aやフィラー添加層25Bが未硬化の状態で貼り合わせて硬化させた後に、ビア電極25Cを作り込むようにして、部品内蔵基板21を製造するようにしてもよい。
また、本実施形態では、フィラー非添加層25Aを基板部22の近傍に設ける例を示したが、フィラー非添加層25Aを基板部32の近傍に設け、基板部22の近傍にはフィラー添加層25Bを設けるようにしてもよい。
≪第4の実施形態≫
次に、本発明の第4の実施形態に係る部品内蔵基板の構成を説明する。
図7は、第4の実施形態に係る部品内蔵基板の側面断面図である。
図7に示す部品内蔵基板41は、第1の基板部42と、第2の基板部52と、第1の内蔵電子部品43と、第2の内蔵電子部品53と、第1のはんだフィレット44と、第2のはんだフィレット54と、樹脂部45と、外付電子部品46と、を備えている。
基板部42は、内側主面42Aと外側主面42Bとを有している。基板部42は、内側主面42Aに内部電極42Cが設けられ、外側主面42Bに外部電極42Dが設けられ、内部にビア電極42Eが設けられている。
また、基板部52は、内側主面52Aと外側主面52Bとを有している。基板部52は、基板部42の内側主面42Aに対して内側主面52Aが対向するように、向かい合わせに配置されている。また、基板部52は、内側主面52Aに内部電極52Cが設けられ、外側主面52Bに外部電極52Dが設けられ、内部にビア電極52Eが設けられている。
外付電子部品46は、基板部52の外部電極52D上にはんだ実装されている。内蔵電子部品43は、基板部42の内部電極42C上にはんだ実装されている。内蔵電子部品53は、基板部52の内部電極52C上にはんだ実装されている。内蔵電子部品43,53は、外面に端子電極43A,53Aが設けられている。はんだフィレット44は、内蔵電子部品43の端子電極43Aと、基板部42の内部電極42Cとに付着している。はんだフィレット54は、内蔵電子部品53の端子電極53Aと、基板部52の内部電極52Cとに付着している。
樹脂部45は、第1のフィラー非添加層45Aとフィラー添加層45Bと第2のフィラー非添加層45Cとを備えている。フィラー非添加層45Aは、基板部42の内側主面42Aから内部電極42C、はんだフィレット44、および、内蔵電子部品43を覆う厚みで設けられている。フィラー非添加層45Cは、基板部52の内側主面52Aから内部電極52C、はんだフィレット54、および、内蔵電子部品53を覆う厚みで設けられている。フィラー添加層45Bは、フィラー非添加層45Aとフィラー非添加層45Cとの間に設けられている。
樹脂部45は、フィラー非添加層45A,45Cおよびフィラー添加層45Bを貫通し、基板部42の内部電極42Cと基板部52の内部電極52Cとに導通するビア電極45Dを備えている。基板部42の外部電極42Bは、外部接続電極として用いられるものである。
本実施形態に係る部品内蔵基板41においては、第1の実施形態や第2の実施形態に係る部品内蔵基板1,11よりも、さらに多くの内蔵電子部品の高密度実装が可能になる。
また、部品内蔵基板41においては、基板部42と樹脂部45との界面近傍にフィラー非添加層45Aが設けられているだけでなく、基板部52と樹脂部45との界面近傍にフィラー非添加層45Cが設けられている。したがって、基板部42や内蔵電子部品43と樹脂部45との密着性だけでなく、基板部52や内蔵電子部品53と樹脂部45との密着性も高い。これにより、基板部42,52と樹脂部45との界面は破断が発生することが殆ど無い。また、部品内蔵基板41を電子機器の回路基板にリフローなどによって実装する際に、内蔵電子部品43,53や基板部42,52と樹脂部45との界面に、はんだフィレット44,54が再溶融して入り込んで接続不良が発生することも殆ど無い。
なお、フィラー非添加層45A,45Cは、それぞれ、内蔵電子部品43,53の一部が突出するような厚みで設けられていてもよい。また、部品内蔵基板41は、基板部42側の部材と基板部52側の部材とを貼り合わせて製造することができる。例えば、基板部42側の部材と、基板部52側の部材とをそれぞれ形成しておき、両部材を導電性接着剤などで貼り合わせるようにして、部品内蔵基板41を製造するようにしてもよい。また、基板部42側の部材と基板部52側の部材とを、フィラー添加層45Bが未硬化の状態で貼り合わせて硬化させた後に、ビア電極45Dを作り込むようにして、部品内蔵基板41を製造するようにしてもよい。
1,11,21,41…部品内蔵基板
2,12,22,32,42,52…基板部
2A,12A,22A,32A,42A,52A…内側主面
2B,12B,22B,32B,42B,52B…外側主面
2C,12C,22C,32C,42C,52C…内部電極
2D,12D,22D,32D,42D,52D…外部電極
2E,12E,22E,32E,42E,52E,15C,25C,45D…ビア電極
3,13,23,33,43,53…内蔵電子部品
3A,13A,23A,33A,43A,53A…端子電極
4,14,24,34,44,54…はんだフィレット
4A…はんだペースト
5,15,25,45…樹脂部
5A,15A,25A,45A,45C…フィラー非添加層
5B,15B,25B,45B…フィラー添加層
16,26,46…外付電子部品
17…外部接続電極
17A…銅箔

Claims (4)

  1. 内側主面と、前記内側主面に設けられた内部電極と、を有する基板部と、
    端子電極を有し、前記端子電極と前記内部電極とに付着するはんだフィレットを介して前記基板部に実装されている内蔵電子部品と、
    前記内蔵電子部品が埋め込まれた状態で前記基板部に積層されている樹脂部と、
    を備える部品内蔵基板であって、
    前記樹脂部は、
    無機フィラーが添加されておらず、前記内側主面の全面に対向するように、前記内側主面から少なくとも前記はんだフィレットを覆う高さまで設けられているフィラー非添加層と、
    無機フィラーが添加されており、前記フィラー非添加層との界面から少なくとも前記内蔵電子部品を覆う高さまで設けられているフィラー添加層と、を備える、
    部品内蔵基板。
  2. 前記樹脂部を間に介して前記基板部と対向するように配置されている第2の基板部と、
    前記樹脂部に埋め込まれた状態で、前記第2の基板部に実装されている第2の内蔵電子部品と、
    を備える、請求項1に記載の部品内蔵基板。
  3. それぞれ内側主面と、前記内側主面に設けられた内部電極と、を有し、互いに前記内側主面が対向するように配置されている第1の基板部および第2の基板部と、
    端子電極を有し、前記端子電極と、前記第1の基板部の前記内部電極と、に付着する第1のはんだフィレットを介して前記第1の基板部に実装されている第1の内蔵電子部品と、
    端子電極を有し、前記端子電極と、前記第2の基板部の前記内部電極と、に付着する第2のはんだフィレットを介して前記第2の基板部に実装されている第2の内蔵電子部品と、
    前記第1の内蔵電子部品および前記第2の内蔵電子部品が埋め込まれた状態で前記基板部に積層されている樹脂部と、
    を備える部品内蔵基板であって、
    前記樹脂部は、
    無機フィラーが添加されておらず、前記前記第1の基板部の内側主面内側主面の全面に対向するように、前記第1の基板部の内側主面から少なくとも前記第1のはんだフィレットを覆う高さまで設けられている第1のフィラー非添加層と、
    無機フィラーが添加されておらず、前記第2の基板部の内側主面の全面に対向するように、前記第2の基板部の内側主面から少なくとも前記第2のはんだフィレットを覆う高さまで設けられている第2のフィラー非添加層と、
    無機フィラーが添加されており、前記第1のフィラー非添加層との界面から前記第2のフィラー非添加層との界面まで設けられているフィラー添加層と、を備える、
    部品内蔵基板。
  4. 前記内蔵電子部品は、前記端子電極が少なくとも、実装面に交差する側面に設けられており、前記ハンダフィレットは、前記内蔵電子部品の側面で前記端子電極に付着している、請求項1乃至3のいずれかに記載の部品内蔵基板。
JP2014523694A 2012-07-05 2013-06-27 部品内蔵基板 Active JP5737478B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014523694A JP5737478B2 (ja) 2012-07-05 2013-06-27 部品内蔵基板

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012151173 2012-07-05
JP2012151173 2012-07-05
PCT/JP2013/067597 WO2014007129A1 (ja) 2012-07-05 2013-06-27 部品内蔵基板
JP2014523694A JP5737478B2 (ja) 2012-07-05 2013-06-27 部品内蔵基板

Publications (2)

Publication Number Publication Date
JP5737478B2 true JP5737478B2 (ja) 2015-06-17
JPWO2014007129A1 JPWO2014007129A1 (ja) 2016-06-02

Family

ID=49881886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014523694A Active JP5737478B2 (ja) 2012-07-05 2013-06-27 部品内蔵基板

Country Status (5)

Country Link
US (1) US9918381B2 (ja)
JP (1) JP5737478B2 (ja)
KR (1) KR101613912B1 (ja)
CN (1) CN104380848B (ja)
WO (1) WO2014007129A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9502490B2 (en) * 2014-05-21 2016-11-22 Qualcomm Incorporated Embedded package substrate capacitor
JP2018098302A (ja) * 2016-12-09 2018-06-21 株式会社デンソー 電子装置
JP6677318B2 (ja) * 2016-12-15 2020-04-08 株式会社村田製作所 電子モジュールおよび電子モジュールの製造方法
JP2019021768A (ja) * 2017-07-18 2019-02-07 株式会社デンソー 電子装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191156A (ja) * 2003-12-25 2005-07-14 Mitsubishi Electric Corp 電気部品内蔵配線板およびその製造方法
JP2006186058A (ja) * 2004-12-27 2006-07-13 Matsushita Electric Ind Co Ltd 部品内蔵モジュールとその製造方法
JP2010141282A (ja) * 2008-11-12 2010-06-24 Fujitsu Ltd 部品内蔵基板及びその製造方法
JP2011029623A (ja) * 2009-06-29 2011-02-10 Murata Mfg Co Ltd 部品内蔵基板、その部品内蔵基板を用いたモジュール部品および部品内蔵基板の製造方法
WO2011132274A1 (ja) * 2010-04-21 2011-10-27 株式会社メイコー 部品内蔵基板及びこれを用いた多層基板並びに部品内蔵基板の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5241456A (en) * 1990-07-02 1993-08-31 General Electric Company Compact high density interconnect structure
JP3806294B2 (ja) 2000-08-29 2006-08-09 株式会社神和 回路基板の製造方法
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
TW503496B (en) * 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
WO2006011320A1 (ja) * 2004-07-30 2006-02-02 Murata Manufacturing Co., Ltd. 複合型電子部品及びその製造方法
JP2008305937A (ja) * 2007-06-07 2008-12-18 Panasonic Corp 電子部品内蔵モジュールおよびその製造方法
JP4518114B2 (ja) * 2007-07-25 2010-08-04 Tdk株式会社 電子部品内蔵基板及びその製造方法
US8823186B2 (en) * 2010-12-27 2014-09-02 Shin-Etsu Chemical Co., Ltd. Fiber-containing resin substrate, sealed substrate having semiconductor device mounted thereon, sealed wafer having semiconductor device formed thereon, a semiconductor apparatus, and method for manufacturing semiconductor apparatus

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191156A (ja) * 2003-12-25 2005-07-14 Mitsubishi Electric Corp 電気部品内蔵配線板およびその製造方法
JP2006186058A (ja) * 2004-12-27 2006-07-13 Matsushita Electric Ind Co Ltd 部品内蔵モジュールとその製造方法
JP2010141282A (ja) * 2008-11-12 2010-06-24 Fujitsu Ltd 部品内蔵基板及びその製造方法
JP2011029623A (ja) * 2009-06-29 2011-02-10 Murata Mfg Co Ltd 部品内蔵基板、その部品内蔵基板を用いたモジュール部品および部品内蔵基板の製造方法
WO2011132274A1 (ja) * 2010-04-21 2011-10-27 株式会社メイコー 部品内蔵基板及びこれを用いた多層基板並びに部品内蔵基板の製造方法

Also Published As

Publication number Publication date
CN104380848B (zh) 2019-07-23
US9918381B2 (en) 2018-03-13
CN104380848A (zh) 2015-02-25
KR20140143425A (ko) 2014-12-16
KR101613912B1 (ko) 2016-04-20
US20150116964A1 (en) 2015-04-30
JPWO2014007129A1 (ja) 2016-06-02
WO2014007129A1 (ja) 2014-01-09

Similar Documents

Publication Publication Date Title
JP5093353B2 (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
US20090052150A1 (en) Wiring board, method of manufacturing the same, and semiconductor device having wiring board
US9560769B2 (en) Printed wiring board
US9338891B2 (en) Printed wiring board
JP2015065400A (ja) 素子内蔵型印刷回路基板及びその製造方法
JP5737478B2 (ja) 部品内蔵基板
JP6677318B2 (ja) 電子モジュールおよび電子モジュールの製造方法
WO2011148915A1 (ja) モジュール基板およびその製造方法
US9474159B2 (en) Component-embedded board and method of manufacturing same
JP5229401B2 (ja) 電子部品内蔵樹脂基板および電子回路モジュール
JP5397012B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
WO2011135926A1 (ja) 電子部品内蔵基板、および複合モジュール
JP5539453B2 (ja) 電子部品搭載多層配線基板及びその製造方法
JP4788754B2 (ja) 部品内蔵配線基板および部品内蔵配線基板の製造方法
JP2017028024A (ja) 部品搭載基板、部品内蔵基板、部品搭載基板の製造方法および部品内蔵基板の製造方法
JP2007103776A (ja) 電子部品内蔵基板の製造方法
KR20140060517A (ko) 부품 내장 기판의 제조 방법 및 이를 이용한 부품 내장 기판
JP5601413B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5078451B2 (ja) 電子部品内蔵モジュール
JP5561683B2 (ja) 部品内蔵基板
KR101086839B1 (ko) 소자 매립형 인쇄회로기판과 그 제조방법
JP5003528B2 (ja) 電子部品モジュールの製造方法
JP2008311508A (ja) 電子部品パッケージおよびその製造方法
KR20160103270A (ko) 인쇄회로기판 및 그 제조방법
JP5428612B2 (ja) 電子部品の実装構造

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150324

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150406

R150 Certificate of patent or registration of utility model

Ref document number: 5737478

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150