JP5078451B2 - 電子部品内蔵モジュール - Google Patents
電子部品内蔵モジュール Download PDFInfo
- Publication number
- JP5078451B2 JP5078451B2 JP2007153435A JP2007153435A JP5078451B2 JP 5078451 B2 JP5078451 B2 JP 5078451B2 JP 2007153435 A JP2007153435 A JP 2007153435A JP 2007153435 A JP2007153435 A JP 2007153435A JP 5078451 B2 JP5078451 B2 JP 5078451B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- circuit board
- module
- hole
- thermosetting resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Combinations Of Printed Boards (AREA)
Description
この電子部品内蔵モジュール300は、電気絶縁性基板1と、電気絶縁性基板1の一主面上及び他主面上に形成された配線パターン2a,2bと、電気絶縁性基板1の内部に配置されるとともに配線パターン2aに接続された電子部品3a,3bと、配線パターン2aと配線パターン2bの間を電気的に接続するインナービア4とを有している。
また、前記絶縁層の前記貫通穴の部分は、前記絶縁層の部分が無機粉末と熱硬化性樹脂からなる多孔質材料で埋められ、前記第1回路基板の前記貫通穴の部分は、空洞であることを特徴とする。
(実施の形態1)
図1と図2は本発明の実施の形態1を示す。
11は少なくとも電気絶縁性を有する無機粉末と熱硬化性樹脂からなる絶縁層、12a,12bは配線層として多層回路基板、13a,13b,13c,13dは多層回路基板12a,12bの各表層に形成された回路導体層である。15は多層回路基板12bの任意の位置に任意の断面形状で形成した貫通孔である。14は一端が貫通孔15を通じて電子部品内蔵モジュール100外部に面した、多孔質構造を有する孔で、孔14の内部には無機粉末と熱硬化性樹脂が充填されている。また、16a,16bは上下の多層回路基板12a,12bを接続する熱硬化性の導電物質(導電性金属粉末と熱硬化性樹脂)からなるインナービアである。
ステップS1では、電気絶縁性を有する無機粉末と未硬化状態の熱硬化性樹脂からなるシート11Aに、後に孔14となる凹部14Aを形成し、この凹部14Aに離型皮膜を形成した無機粉末と未硬化状態の熱硬化性樹脂からなるペースト材料Bを充填する。充填されたペースト材料Bの凹部14Aにおける固体分体積比率は、凹部14Aの体積に対して90%以下である。
ここで、後に図1の絶縁層11となるシート11Aを構成する材料としては、無機粉末としてAl2O3、MgO、BN、AlN、SiO2などから選ばれ、熱硬化性樹脂としてエポキシ樹脂、フェノール樹脂、シアネート樹脂から選ばれる。
ステップS4では、電子部品を実装した多層回路基板12aの主面上に、図2aで作製したシートを載置し、その上に多層回路基板12bを載置する。
(実施の形態2)
上記の各実施の形態では、多層回路基板12aに実装されている半導体パッケージ部品17bの上面付近に発生すると予想される隙間空間による影響を低減するために、半導体パッケージ部品17bの上面に対応して孔14を形成したが、図3に示すように、多層回路基板12bにも樹脂モールド工法によりパッケージ化されている半導体パッケージ部品17cが実装されていて、これらを内蔵した電子部品内蔵モジュール100の場合には、半導体パッケージ部品17cの上面に対応して同様に、一端が半導体パッケージ部品17cの近傍で開口し、他端が多層回路基板12aの貫通孔15bを介して外部に連通する多孔質な構造を有する孔14aを形成する。
上記の各実施の形態のステップS5の電子部品内蔵モジュール100の上に更に重ねて、絶縁層と多層回路基板を図4に示すように繰り返した積層することで、従来の電子部品内蔵モジュールのように多段化することも、もちろん可能である。ここでは、絶縁層と多層回路基板からなる部分100Aを電子部品内蔵モジュール100の上に積層したような形状に仕上げられており、電子部品内蔵モジュール100の孔14は、上側に積層されている部分100Aに形成されている孔14bと貫通孔15bを介して外部に連通されている。孔14bは孔14aと同じ多孔質である。
11 絶縁層
11A シート
12a,12b 多層回路基板(配線層)
13a〜13d 回路導体層
14 多孔質な構造を有する孔
14A 凹部
15 回路基板に形成した貫通孔
16a,16b インナービア
17a チップ型受動部品(電子部品)
17b 半導体パッケージ部品(電子部品)
Claims (2)
- 第1回路基板と、第2回路基板と、前記第1回路基板と前記第2回路基板とに挟まれた絶縁層とからなる電子部品内蔵モジュールであって、
前記絶縁層は、電気絶縁性を有する無機粉末と熱硬化性樹脂からなり、前記無機粉末と前記熱硬化性樹脂とでその表面が覆われた電子部品を含み、
前記第1回路基板と前記絶縁層とに渡って形成され、一端が前記電子部品の表面で開口し、他端が外部に連通した貫通穴があり、
前記貫通穴は、無機粉末と熱硬化性樹脂からなる多孔質材料で一部分が埋められていることを特徴とする
電子部品内蔵モジュール。 - 前記絶縁層の前記貫通穴の部分は、前記絶縁層の部分が無機粉末と熱硬化性樹脂からなる多孔質材料で埋められ、前記第1回路基板の前記貫通穴の部分は、空洞であることを特徴とする
請求項1記載の電子部品内蔵モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007153435A JP5078451B2 (ja) | 2007-06-11 | 2007-06-11 | 電子部品内蔵モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007153435A JP5078451B2 (ja) | 2007-06-11 | 2007-06-11 | 電子部品内蔵モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008306077A JP2008306077A (ja) | 2008-12-18 |
JP5078451B2 true JP5078451B2 (ja) | 2012-11-21 |
Family
ID=40234497
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007153435A Expired - Fee Related JP5078451B2 (ja) | 2007-06-11 | 2007-06-11 | 電子部品内蔵モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5078451B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20110038521A (ko) * | 2009-10-08 | 2011-04-14 | 엘지이노텍 주식회사 | 인쇄회로기판 및 그 제조방법 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002335081A (ja) * | 2001-05-09 | 2002-11-22 | Hitachi Cable Ltd | 多層配線基板及びその製造方法 |
JP2005197427A (ja) * | 2004-01-07 | 2005-07-21 | Toppan Printing Co Ltd | 受動素子内蔵プリント配線板およびその製造方法 |
-
2007
- 2007-06-11 JP JP2007153435A patent/JP5078451B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008306077A (ja) | 2008-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102380304B1 (ko) | 전자부품 내장 기판 및 그 제조방법 | |
JP5088138B2 (ja) | 実装基板および電子機器 | |
KR102425753B1 (ko) | 인쇄회로기판, 인쇄회로기판의 제조 방법 및 이를 포함하는 반도체 패키지 | |
US20090052150A1 (en) | Wiring board, method of manufacturing the same, and semiconductor device having wiring board | |
JP5093353B2 (ja) | 部品内蔵モジュールの製造方法及び部品内蔵モジュール | |
WO2006011320A1 (ja) | 複合型電子部品及びその製造方法 | |
WO2007126090A1 (ja) | 回路基板、電子デバイス装置及び回路基板の製造方法 | |
KR101516072B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
JP2006324568A (ja) | 多層モジュールとその製造方法 | |
US7827681B2 (en) | Method of manufacturing electronic component integrated substrate | |
JP2012074536A (ja) | ハイブリッドコア基板とその製造方法、半導体集積回路パッケージ、及びビルドアップ基板とその製造方法 | |
WO2011030542A2 (ja) | 電子部品モジュールおよびその製造方法 | |
JPWO2014162478A1 (ja) | 部品内蔵基板及びその製造方法 | |
JP5462450B2 (ja) | 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法 | |
WO2010067508A1 (ja) | 多層基板およびその製造方法 | |
JP5397012B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
US20150156882A1 (en) | Printed circuit board, manufacturing method thereof, and semiconductor package | |
US20160353572A1 (en) | Printed circuit board, semiconductor package and method of manufacturing the same | |
JP5078451B2 (ja) | 電子部品内蔵モジュール | |
JP2006186058A (ja) | 部品内蔵モジュールとその製造方法 | |
JP4287757B2 (ja) | 回路部品内蔵モジュール及びその製造方法 | |
JP2005235807A (ja) | 積層型電子部品およびその製造方法 | |
KR20150059086A (ko) | 칩 내장 기판 및 그 제조 방법 | |
JP2008135483A (ja) | 電子部品内蔵基板およびその製造方法 | |
JP2007201035A (ja) | 積層基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100308 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111220 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120731 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120828 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |